CN104201128B - 一种检测图形尺寸对离子阱形貌影响的方法 - Google Patents
一种检测图形尺寸对离子阱形貌影响的方法 Download PDFInfo
- Publication number
- CN104201128B CN104201128B CN201410440456.XA CN201410440456A CN104201128B CN 104201128 B CN104201128 B CN 104201128B CN 201410440456 A CN201410440456 A CN 201410440456A CN 104201128 B CN104201128 B CN 104201128B
- Authority
- CN
- China
- Prior art keywords
- ion trap
- type ion
- size
- pattern
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005040 ion trap Methods 0.000 title claims abstract description 147
- 238000012360 testing method Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims description 39
- 230000008859 change Effects 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000002411 adverse Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 13
- 238000004458 analytical method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 5
- 230000002547 anomalous effect Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 22
- 230000002159 abnormal effect Effects 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical group [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及到集成电路制造技术领域，尤其涉及到一种检测图形尺寸对离子阱形貌影响的方法，通过设计一表面覆盖一光阻层且去除氧化隔离层的一半导体衬底，并观察形成位于NMOS晶体管和PMOS晶体管的各源极、漏极上的金属接触孔的亮暗程度，判断光阻层尺寸影响到离子阱的偏移从而对器件的性能造成影响；而且通过分析发生亮度异常变化的金属接触孔所对应光阻层的开口尺寸，可以确定光阻层的开口尺寸对产品性能的影响，并且通过进一步的分析可以确定离子阱间距对产品性能的影响。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及到一种检测图形尺寸对离子阱形貌影响的方法。
背景技术
在现有的技术领域中，信息技术的基础都围绕着一个场效应晶体管展开，并且随着信息技术的不断向前发展，集成电路工艺表现的越来越成熟。
现有芯片上的电路制造工艺都包含几百步的工序，主要分为光刻、刻蚀、清洗、薄膜生长和离子注入等几大模块工艺，因此随着集成电路工艺的发展及特征尺寸的不断缩小，芯片上电路的分布也越来越复杂，在如此高密度分布情况下，特别的是当集成电路制造工艺出现异常时晶体管之间的相互影响也会越来越大，如图1，最终会影响到产品的良率。例如在器件的离子注入工艺时，所需要的离子注入的区域是通过光阻层的覆盖与否以及覆盖量进行控制，但是随着当器件尺寸不断缩小，光刻工艺条件下特别的是光阻层的尺寸和形貌发生稍微的变化，都有可能导致离子注入工艺中离子阱的形貌发生变化，从而使得一种离子阱的载流子扩散到另一离子阱中导致器件的性能失效。而且离子阱的形貌出现异常在生产工艺中是比较难于发现的，需要在最终的电性测试中才能反映出来，因此一旦出现异常可能往往会器件的生产造成极高的风险隐患。
中国专利(CN102087471A)公开了一种用于沟槽工艺改善光刻关键尺寸的方法，步骤一，在沟槽和硅片的表面旋涂负性光刻胶，然后进行烘烤；步骤二，利用具有前层沟槽图形的掩模板进行曝光，显影；步骤三，在沟槽内形成的图形上进行底部抗反射材料BARC(Bottom-Anti Reflective Coating，底部抗反射涂层)的旋涂，烘烤。
通过该专利的方法提高并改善了沟槽工艺中光刻关键尺寸的控制能力以及优化工艺，因此在后续的填充氧化物以及离子注入工艺中减少了离子扩散效应的缺陷，但是上述专利并未公开如何通过监控光刻工艺条件下离子注入对离子阱形貌的影响，进而分析对器件性能的影响。
发明内容
鉴于上述问题，本发明提供一种检测图形尺寸对离子阱形貌影响的方法。通过该方法可以测出P离子阱与N离子阱是否出现异常的工作状态，同时解决了如何通过监控光刻工艺条件下离子注入对离子阱形貌的影响，进而分析对器件性能的影响的缺陷。
本发明解决上述技术问题所采用的技术方案为：
一种检测图形尺寸对离子阱形貌影响的方法，其特征在于，所述方法包括：
步骤S1、于一衬底分别掺杂P型离子和N型离子，形成多个不同尺寸离子阱组，各所述离子阱组均包括相邻的一P型离子阱和一N型离子阱；
步骤S2、于所述P型离子阱上制作一NMOS晶体管，于所述N型离子阱上制作一PMOS晶体管；
步骤S3、形成所述NMOS晶体管和PMOS晶体管各自包括的源极、漏极上的金属接触孔；
步骤S4、观察各离子阱组中邻近PMOS晶体管的P型离子阱的源极或漏极与邻近NMOS晶体管的N型离子阱的源极或漏极上的金属接触孔的亮暗变化；
其中，通过观察所述金属接触孔的亮暗变化，检测P型离子阱或N型离子阱的形貌变化对器件性能未造成负面影响的光阻层最小开口尺寸。
上述的检测图形尺寸对离子阱形貌影响的方法，其中，所述不同尺寸离子阱组形成的方法包括：提供一表面覆盖有光阻层的衬底，该光阻层中设置有若干不同尺寸的开口，利用所述开口于衬底中掺杂P型离子和N型离子，以在衬底中形成多个不同尺寸离子阱组。
上述的检测图形尺寸对离子阱形貌影响的方法，其中，所述光阻层的开口尺寸以对应工艺平台中光阻层的最小关键尺寸为基准等比例放大。
上述的检测图形尺寸对离子阱形貌影响的方法，其中，所述放大比例为正负30％。
上述的检测图形尺寸对离子阱形貌影响的方法，其中，步骤S1中，采用离子注入法于所述衬底中分别注入不同种类和不同剂量的P型离子和N型离子。
上述的检测图形尺寸对离子阱形貌影响的方法，其中，步骤S1中，采用离子注入法于所述衬底中分别注入不同种类或不同剂量的P型离子和N型离子。
上述的检测图形尺寸对离子阱形貌影响的方法，其中，通过一电子显微镜观察所述源极、漏极上的金属接触孔的亮暗程度。
上述的检测图形尺寸对离子阱形貌影响的方法，其中，若其中一离子阱组的金属接触孔的亮暗未出现变化，且与其相邻的离子阱组的金属接触孔的亮暗出现变化，则金属接触孔亮暗未出现变化的离子阱组对应的光阻层的开口尺寸为离子阱扩散的最佳安全的开口尺寸。
上述技术方案具有如下优点或有益效果：
本发明公开的一种检测图形尺寸离子阱形貌影响的方法，通过设计一表面覆盖一光阻层且去除氧化隔离层的一半导体衬底，并观察形成位于NMOS晶体管和PMOS晶体管的各源极、漏极上的金属接触孔的亮暗程度，判断光阻层尺寸影响到离子阱的偏移从而对器件的性能造成影响。而且通过分析发生亮度异常变化的金属接触孔所对应光阻层的开口尺寸，可以确定光阻层的开口尺寸对产品性能的影响，并且通过进一步的分析可以确定离子阱间距对产品性能的影响。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是现有技术中的晶体管剖面结构示意图；
图2是本发明实施例中晶体管剖面结构示意图；
图3是本发明实施例中离子阱组示意图；
图4是本发明实施例中正常离子阱组中的金属接触孔呈亮暗特征示意图；
图5是本发明实施例中离子阱形貌偏移的晶体管剖面结构示意图；
图6和图7是本发明实施例中离子阱组中的金属接触孔亮度异常的示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
具体的如图1-7所示，首先在一覆盖有设置有若干不同开口尺寸的光阻层的半导体衬底中掺杂P型离子与N型离子，形成多个不同尺寸的离子阱组。如图2所示，该若干数量的离子阱组中均包括相邻的一P型离子阱1与一N型离子阱2(该P型离子阱1与N型离子阱2均为该衬底的一部分，两个离子阱之间未填充STI(Shallow Trench Isolation，浅沟槽隔离)结构7)。其中，光阻层的开口尺寸以对应工艺平台中光阻层的最小关键尺寸为基准等比例放大。
在一种可选但非限制性的实施例中，在半导体衬底形成若干数量的离子阱组，如图3，并将它们作为多个监控组或者测试组(a1、a2...an-m...an)，其中n大于m并为非零自然数，且测试组(a1、a2...an-m...an)中各组离子阱中的P型离子阱与N型离子阱的间距相同且测试组尺寸(d1、d2...dn-m...dn)各不相同(光阻层的开口尺寸为(d1、d2...dn-m...dn)，并通过离子注入形成尺寸也为(d1、d2...dn-m...dn)的离子阱组)。在该若干数量的测试组中，预先设定好最小尺寸的测试组假设为an-m(该测试组中的P型离子阱Pn-m与N型离子阱Nn-m的表面预先覆盖的光阻层开口尺寸为对应工艺平台中光阻层的最小关键尺寸)，并以该测试组表面对应的光阻层的开口尺寸为基准进行正负X％依次放大，并在后续工艺中形成尺寸分别为(d1、d2...dn-m...dn)的测试组(a1、a2...an-m...an)。在一种可选但非限制性的实施例中，第n-m个测试组an-m与前一个测试组an-m-1的尺寸dn-m-1额外减少X％(X＝30)，与后一个测试组an-m+1尺寸dn-m+1额外增大X％(X＝30)并以此类推，形成如图3所示的结构。
在本发明的实施例中，优选的采用离子注入法于该半导体衬底中注入不同种类和不同剂量的离子，形成测试组(a1、a2...an-m...an)。例如向该半导体衬底中注入浓度为j的磷和硼离子形成磷N型离子阱和硼P型离子阱，或者向该半导体衬底中注入浓度为k的砷和硼化氟离子形成砷N型离子阱和硼化氟P型离子阱。其中上述离子的具体浓度和种类根据生产工艺的需求而设定，并不仅仅固定于某一定值，只要能达到本发明目的即可。
然后，在上述图2中的P型离子阱1上制作一NMOS晶体管，并于N型离子阱2上制作一PMOS晶体管；同时形成位于该NMOS晶体管和PMOS晶体管中栅极4两侧、源极5及漏极6上的金属接触孔3。
进一步的，观察各测试组中邻近PMOS晶体管的P型离子阱1的漏极6与邻近NMOS晶体管的N型离子阱2的源极5上的金属接触孔3的亮暗变化。
如图4所示，正常的测试组(a1、a2...an-m...an)中的P型离子阱(P1、P2...Pn-m...Pn)对应的金属接触孔3呈亮色，N型离子阱(N1、N2...Nn-m...Nn)对应的金属接触孔3呈暗色，根据这一原理，在本发明的实施例中，通过观察金属接触孔3的亮暗变化，检测光阻层开口尺寸对器件的性能造成的影响。
在一种可选但非限制性的实施例中该测试组(a1、a2...an-m...an)中倘若采用离子注入工艺这步骤中发生测试组中离子阱形貌偏移，例如，如图5所示的临近PMOS晶体管的某一P型离子阱形貌发生偏移(多余的P型离子阱偏移物8)。
进一步的，通过一电子显微镜观察该测试组(a1、a2...an-m...an)中P型离子阱1与N型离子阱2对应的源极5、漏极6之上的金属接触孔3的亮暗变化，优选的，以测试组(a1、a2...an-m...an)表面预先设置的光阻层的开口尺寸(d1、d2...dn-m...dn)逐渐变大的方向观察所对应的金属接触孔3的亮暗变化，例如，如图6所示，倘若测试组(a1、a2...an-m)中只邻近NMOS晶体管的N型离子阱2源极5上的金属接触孔3的亮暗变化出现异常即邻近PMOS晶体管的P型离子阱1的漏极6之上的金属接触孔3呈亮色，但是与邻近NMOS晶体管的N型离子阱2的源极5上的金属接触孔3由暗色变成亮色，说明该测试组(a1、a2...an-m)表面预先设置的光阻层的开口尺寸导致后续离子注入时离子阱形貌偏移较大并对器件的性能造成了负面的影响；与此同时倘若测试组(an-m+1...an)中邻近NMOS晶体管的N型离子阱2的源极5上的金属接触孔3的亮暗变化未出现异常即邻近PMOS晶体管的P型离子阱2的漏极6之上的金属接触孔3呈亮色，与邻近NMOS晶体管的N型离子阱2的源极5上的金属接触孔3呈暗色，说明该测试组(an-m+1...an)表面预先设置的光阻层的开口尺寸(dn-m+1...dn)导致后续离子注入时离子阱形貌偏移较小或者未发生偏移，对器件的性能未造成负面的影响。因此检测P型离子阱1或N型离子阱2的形貌变化对器件性能未造成负面影响的光阻层的开口尺寸最小为dn-m+1，同样从另一方面来说无论离子阱形貌偏移量多少，只要保证离子阱组(P型离子阱1与N型离子阱2)表面预先设置的光阻层的开口尺寸至少为dn-m+1即可。
在本发明又一实施例中，将该光阻层的开口尺寸dn-m+1设为最佳开口尺寸，进一步也可以分析出在最佳开口尺寸dn-m+1的条件下，P型离子阱与N型离子阱的最佳间距，具体的如图7所示：在另一若干测试组(c1、c2...cn-m...cn)中各测试组的尺寸均为dn-m+1。在该若干数量的测试组中，预先设定好最小距离尺寸的测试组假设为cn-m(该测试组中的Pn-m 丿阱与Nn-m 丿阱的间距为工艺制造中离子阱的最小距离尺寸)，并以该测试组为基准根据P、N型离子阱间距尺寸的正负50％依次放大，形成P型离子阱1与N型离子阱2间的间距分别为(b1、b2...bn-m...bn)的上述测试组(c1、c2...cn-m...cn)，其中n大于m并为任一非零自然数。
在本发明的实施例中，栅极4对P型离子阱1或者N型离子阱2源极5与漏极6具有隔离效应：即在采用离子注入法于P型离子阱1以及N型离子阱2进行上述的离子注入时，由于测试组(a1、a2...an-m...an)中栅极4隔离后的离子阱的面积逐渐减小(即图7中A1-An中的离子阱的面积逐渐减小，或者间距(b1、b2...bn-m...bn)逐渐变大))，由于其整个离子注入的剂量较大，因此在P、N型离子阱间距较小时更易观察到离子阱形貌的偏移以及对器件性能的影响。
优选的，以P型离子阱1与N型离子阱2之间的间距(b1、b2...bn-m...bn)逐渐变大的方向观察所对应的金属接触孔3的亮暗变化，例如，如图7所示，倘若测试组(c1、c2...cn-m)中只邻近NMOS晶体管的N型离子阱2源极5上的金属接触孔3的亮暗变化出现异常即邻近PMOS晶体管的P型离子阱1的漏极6之上的金属接触孔3呈亮色，但是与邻近NMOS晶体管的N型离子阱2的源极5上的金属接触孔3由暗色变成亮色，说明该测试组(c1、c2...cn-m)中P型离子阱1与N型离子阱2之间的间距(b1、b2...bn-m)在离子阱形貌偏移情况下对器件的性能造成的负面的影响；与此同时测试组(cn-m+1...cn)中邻近NMOS晶体管的N型离子阱2的源极5上的金属接触孔3的亮暗变化未出现异常即邻近PMOS晶体管的P型离子阱2的漏极6之上的金属接触孔3呈亮色，与邻近NMOS晶体管的N型离子阱2的源极5上的金属接触孔3呈暗色，说明该测试组(cn-m+1...cn)中P型离子阱1与N型离子阱2之间的间距(bn-m+1...bn)在离子阱形貌偏移情况下对器件的性能未造成负面的影响。因此检测P型离子阱1或N型离子阱2的形貌变化对器件性能未造成负面影响的P、N型离子阱的最小间距为bn-m+1，也就是说离子阱组在最佳开口尺寸均为dn-m+1的条件下，P型离子阱与N型离子阱的最佳间距为bn-m+1。
通过本发明的技术，可以在线的检测离子注入条件下，P型离子阱1与N型离子阱2发生形貌变化对晶体管器件性能的影响，而且通过进一步的分析发生金属接触孔3的亮度异常的离子阱表面预先设置的光阻层的开口尺寸，可以分析出不同的光阻层的开口尺寸影响到离子阱的形貌进而对器件性能造成影响。
综上所述，本发明公开的一种检测图形尺寸离子阱形貌影响的方法，通过设计一表面覆盖一光阻层且去除氧化隔离层的一半导体衬底，并观察形成位于NMOS晶体管和PMOS晶体管的各源极、漏极上的金属接触孔的亮暗程度，判断光阻层尺寸影响到离子阱的偏移从而对器件的性能造成影响。而且通过分析发生亮度异常变化的金属接触孔所对应光阻层的开口尺寸，可以确定光阻层的开口尺寸对产品性能的影响，并且通过进一步的分析可以确定离子阱间距对产品性能的影响。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (8)
1.一种检测图形尺寸对离子阱形貌影响的方法，其特征在于，所述方法包括：
步骤S1、于一衬底分别掺杂P型离子和N型离子，形成多个不同尺寸离子阱组，各所述离子阱组均包括相邻的一P型离子阱和一N型离子阱；
步骤S2、于所述P型离子阱上制作一NMOS晶体管，于所述N型离子阱上制作一PMOS晶体管；
步骤S3、形成所述NMOS晶体管和PMOS晶体管各自包括的源极、漏极上的金属接触孔；
步骤S4、观察各离子阱组中邻近PMOS晶体管的P型离子阱的源极或漏极与邻近NMOS晶体管的N型离子阱的源极或漏极上的金属接触孔的亮暗变化；
其中，通过观察所述金属接触孔的亮暗变化，检测P型离子阱或N型离子阱的形貌变化对器件性能未造成负面影响的光阻层最小开口尺寸。
2.如权利要求1所述的检测图形尺寸对离子阱形貌影响的方法，其特征在于，所述不同尺寸离子阱组形成的方法包括：提供一表面覆盖有光阻层的衬底，该光阻层中设置有若干不同尺寸的开口，利用所述开口于衬底中掺杂P型离子和N型离子，以在衬底中形成多个不同尺寸离子阱组。
3.如权利要求2所述的检测图形尺寸对离子阱形貌影响的方法，其特征在于，所述光阻层的开口尺寸以对应工艺平台中光阻层的最小关键尺寸为基准等比例放大。
4.如权利要求3所述的检测图形尺寸对离子阱形貌影响的方法，其特征在于，所述放大比例为正负30％。
5.如权利要求1所述的检测图形尺寸对离子阱形貌影响的方法，其特征在于，步骤S1中，采用离子注入法于所述衬底中分别注入不同种类和不同剂量的P型离子和N型离子。
6.如权利要求1所述的检测图形尺寸对离子阱形貌影响的方法，其特征在于，步骤S1中，采用离子注入法于所述衬底中分别注入不同种类或不同剂量的P型离子和N型离子。
7.如权利要求1所述的检测图形尺寸对离子阱形貌影响的方法，其特征在于，通过一电子显微镜观察所述源极、漏极上的金属接触孔的亮暗程度。
8.如权利要求1-7任意一项所述的检测图形尺寸对离子阱形貌影响的方法，其特征在于，若其中一离子阱组的金属接触孔的亮暗未出现变化，且与其相邻的离子阱组的金属接触孔的亮暗出现变化，则金属接触孔亮暗未出现变化的离子阱组对应的光阻层的开口尺寸为离子阱扩散的最佳安全的开口尺寸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410440456.XA CN104201128B (zh) | 2014-09-01 | 2014-09-01 | 一种检测图形尺寸对离子阱形貌影响的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410440456.XA CN104201128B (zh) | 2014-09-01 | 2014-09-01 | 一种检测图形尺寸对离子阱形貌影响的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104201128A CN104201128A (zh) | 2014-12-10 |
| CN104201128B true CN104201128B (zh) | 2017-07-07 |
Family
ID=52086401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410440456.XA Active CN104201128B (zh) | 2014-09-01 | 2014-09-01 | 一种检测图形尺寸对离子阱形貌影响的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201128B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555503B (zh) * | 2021-09-17 | 2021-12-21 | 材料科学姑苏实验室 | 一种离子阱芯片的制备方法、离子阱芯片和量子计算机 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102768968A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 检测井区注入离子在不同浓度条件下扩散能力的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5970167A (en) * | 1995-11-08 | 1999-10-19 | Alpha Innotech Corporation | Integrated circuit failure analysis using color voltage contrast |
| CN102376600B (zh) * | 2010-08-24 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 接触孔失效评估方法 |
| CN103354212B (zh) * | 2013-06-25 | 2016-04-06 | 上海华力微电子有限公司 | 测算接触孔与多晶硅栅极对准偏差值的方法 |
-
2014
- 2014-09-01 CN CN201410440456.XA patent/CN104201128B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102768968A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 检测井区注入离子在不同浓度条件下扩散能力的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104201128A (zh) | 2014-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733343B (zh) | 栅氧层缺陷检测方法及器件漏电检测方法 | |
| CN102494792A (zh) | 精确监控高温退火工艺在线产品温度的方法 | |
| US20150145551A1 (en) | Semiconductor substrate evaluating method, semiconductor substrate for evaluation, and semiconductor device | |
| CN104201128B (zh) | 一种检测图形尺寸对离子阱形貌影响的方法 | |
| CN107993957A (zh) | 离子注入浓度检测方法及不同离子机台离子注入浓度一致性的评测方法 | |
| CN101789384A (zh) | 退火的检测方法 | |
| CN106910696B (zh) | 图形光罩连接孔缺陷检查测试结构及方法 | |
| CN107579014A (zh) | 一种多晶硅上接触孔高阻值缺陷检测方法 | |
| CN109449095B (zh) | 一种监控离子注入掺杂浓度的方法 | |
| US9935021B2 (en) | Method for evaluating a semiconductor wafer | |
| CN103645197A (zh) | 芯片缺陷的检测方法 | |
| CN103943527B (zh) | 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法 | |
| CN102402126B (zh) | 一种用于检测光刻过程中照明条件的结构及其检测方法 | |
| KR0161736B1 (ko) | 접합 리키지 전류 측정방법 | |
| CN109473369B (zh) | 一种监控高温炉管内掺杂浓度的方法 | |
| JP2005072591A (ja) | イオン注入の誤整列判断方法 | |
| US6313480B1 (en) | Structure and method for evaluating an integrated electronic device | |
| CN107507786A (zh) | 一种多晶硅上接触孔粘结层异常缺陷检测方法 | |
| CN104269364B (zh) | 一种检测离子阱注入形貌对器件性能影响的方法 | |
| CN104124233B (zh) | N型轻掺杂离子注入对准度的监控结构及方法 | |
| TWI601213B (zh) | 應用於半導體裝置之形成淺接面的方法 | |
| CN104241157B (zh) | 一种对图形结构刻蚀能力的检测方法 | |
| CN103887195B (zh) | 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法 | |
| CN111933545B (zh) | 一种光阻层阻挡能力的检测方法及检测系统 | |
| CN103545231B (zh) | 镍侵蚀缺陷在线检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |