CN103645197B - 芯片缺陷的检测方法 - Google Patents

芯片缺陷的检测方法 Download PDF

Info

Publication number
CN103645197B
CN103645197B CN201310554305.2A CN201310554305A CN103645197B CN 103645197 B CN103645197 B CN 103645197B CN 201310554305 A CN201310554305 A CN 201310554305A CN 103645197 B CN103645197 B CN 103645197B
Authority
CN
China
Prior art keywords
chip
defect
chipset
measured
detection equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310554305.2A
Other languages
English (en)
Other versions
CN103645197A (zh
Inventor
倪棋梁
陈宏璘
龙吟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310554305.2A priority Critical patent/CN103645197B/zh
Publication of CN103645197A publication Critical patent/CN103645197A/zh
Application granted granted Critical
Publication of CN103645197B publication Critical patent/CN103645197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种芯片缺陷的检测方法,包括如下步骤:提供一待测芯片组和一缺陷检测设备;将所述待测芯片组中每个芯片上不同种类器件的离子注入电路图分别导入所述缺陷检测设备中;分别设定不同种类器件的缺陷检测条件,由所述缺陷检测设备依次根据每个种类器件的离子注入电路图和与该种类器件对应的缺陷检测条件,对所述待测芯片组中每个芯片进行扫描,并保存所述扫描结果;由所述缺陷检测设备分别对所述待测芯片组中相邻芯片的相同种类器件的扫描结果进行比对来确定缺陷的位置。本发明采用将芯片上不同器件的离子注入电路图导入缺陷检测设备以及根据不同器件设定不同的检测条件,从而避免了正常检测中会生成非常多的噪音的问题。

Description

芯片缺陷的检测方法
技术领域
本发明涉及半导体制造的技术领域,尤其涉及一种芯片缺陷的检测方法。
背景技术
先进的集成电路制造工艺一般都包含几百步的工序,任何环节的微小错误都将导致整个芯片的失效,特别是随着电路关键尺寸的不断缩小,其对工艺控制的要求就越严格,所以在生产过程中为能及时的发现和解决问题,一般都配置有光学和电子的缺陷检测设备对产品进行在线的检测。
不管是光学还是电子的缺陷检测,其工作的基本原理都是通过设备获得几个芯片的信号,然后再进行数据的比对,图1-图3为本发明背景技术中缺陷检测的示意图,图1表示为相邻的3个芯片,通过对3个芯片的图形数据进行同时采集,然后通过B芯片和C芯片的比较得出有信号差异的位置如图2所示,再通过B芯片和C芯片的比较得出有信号差异的位置如图3所示,那么这两个对比结果中差异信号的相同位置就是B芯片上检测到的缺陷的位置。
然而对于电子缺陷检测,芯片上信号的获得和器件的结构类型和表面的电荷分布都是相关的,如图4是在电子束缺陷设备下观察到的灰阶图像,可以看到由于接触孔下面器件的类型不同其表现的亮暗程度是明显不一样的。在实际的集成电路制造过程中,通过不同的离子注入,芯片上往往具有很多种的不同类型和离子浓度的器件结构,目前的电子束缺陷检测在复杂的逻辑区域不能识别器件上的这类差异,如图5表示为在一定的电场条件下逻辑区域中不同器件A、B、C、D上接触孔在电子束下成像后的亮暗的差异,但是由于器件结构的多样性,在一个电场下有的器件处于饱和的稳定状态,而有的处在非饱和的不稳定状态,所以就很难设定一个稳定通用的缺陷检测条件,如图6就表示芯片在一个缺陷检测条件下,正常器件C和D上的其中之一的接触孔由于芯片表面电子电场的分布为非饱合状态,所以同一种器件上的接触孔亮暗程度有很大的差别,从而造成正常电子束检测中会生成非常多的噪音而不能进行正常的电子束检测和分析。
中国专利(公开号:CN103346104A)公开了一种芯片缺陷检测方法,方法包括以下步骤:提供一表面制备有多个相同芯片的晶圆,且该多个相同芯片在所述晶圆上呈矩阵式排列;选定一待测芯片,并根据该待测芯片选择至少两个对比芯片,由所述待测芯片和全部的所述对比芯片构成的一芯片组,该芯片组中的芯片均等间距的分布于同一直线上;获取所述待检测芯片和所述对比芯片的数据图像;将每个所述对比芯片的数据图像分别与所述待测芯片的数据图像进行一一对比后,若发现异常,则该待测芯片具有缺陷;其中,所述芯片组中相邻的芯片之间的间距值为N,且N为正整数。
中国专利(公开号:CN101042423A)公开了一种用来检测一芯片上一缺陷的方法,该方法包含有:利用多个扫描型样来扫描该芯片上多个扫描链;对于每一个扫描型样,取得至少一嫌疑节点集合或一安全节点集合;取得所有非空集合的嫌疑节点集合的一交集,其中非空集合的嫌疑节点集合为至少包含有一嫌疑节点的嫌疑节点集合;取得对应该多个扫描型样的所有安全节点集合的一联集;将该交集减去该联集,以取得一结果嫌疑节点集合;以及根据该结果嫌疑节点集合,以检测该芯片上的该缺陷。
上述两件专利均公开了芯片缺陷的检测方法,但其采用的技术方案以及与本发明所采用的技术方案并不相同。
发明内容
针对上述存在的问题,本发明公开了一种缺陷检测的方法,以克服现有技术中由于芯片上的不同器件都采用同一缺陷检测条件进行缺陷检测,在这个缺陷检测条件下会有某些器件处于不稳定状态,导致芯片上同一种器件的接触孔亮暗程度有很大差别,从而造成缺陷检测中生成非常多的噪音而不能进行正常的缺陷检测和分析。
为了实现上述目的,本发明采用如下技术方案:
一种芯片缺陷的检测方法,包括如下步骤:
S1,提供一待测芯片组和一缺陷检测设备;
S2,将所述待测芯片组中每个芯片上不同种类器件的离子注入电路图分别导入所述缺陷检测设备中;
S3,分别设定不同种类器件的缺陷检测条件,由所述缺陷检测设备依次根据每个种类器件的离子注入电路图和与该种类器件对应的缺陷检测条件,对所述待测芯片组中每个芯片进行扫描,并保存所述扫描结果;
S4,由所述缺陷检测设备分别对所述待测芯片组中相邻芯片的相同种类器件的扫描结果进行比对来确定缺陷的位置。
上述的芯片缺陷的检测方法,其中,在所述步骤S3中,对所述待测芯片组中每个芯片进行扫描,并保存所述扫描结果,具体为:
所述缺陷检测设备扫描所述待测芯片组中每个芯片,并采集所述待测芯片组中每个芯片的信号图像,之后由所述缺陷检测设备将所述信号图像转变为数据图像,所述数据图像为扫描结果,将所述数据图像保存至所述缺陷检测设备的数据库中。
上述的芯片缺陷的检测方法,其中,所述步骤S4为:由所述缺陷检测设备分别对保存在所述缺陷检测设备的数据库中的所述待测芯片组中相邻芯片的相同种类器件的数据图像进行比对,以确定缺陷的位置。
上述的芯片缺陷的检测方法,其中,所述信号图像包括所述待测芯片组中每个芯片上的所有器件的接触孔在所述缺陷检测设备中的成像。
上述的芯片缺陷的检测方法,其中,所述信号图像中的所有器件的接触孔为亮度不一的圆孔状图像。
上述的芯片缺陷的检测方法,其中,所述缺陷检测设备为电子束检测设备。
上述的芯片缺陷的检测方法,其中,所述缺陷检测条件为电场条件。
上述的芯片缺陷的检测方法,其中,所述芯片组至少包括相邻的三个芯片。
上述发明具有如下优点或者有益效果:
采用本发明的芯片缺陷的检测方法,缺陷检测设备在每个离子注入电路图下检测时扫描的器件的种类是单一的,缺陷检测设备可以根据器件的种类单独设定稳定的缺陷检测条件,从而使得缺陷检测时芯片上的每种器件都处于稳定的缺陷检测条件下,同时在进行芯片与芯片间的数据比对时,缺陷检测设备只会对芯片每个器件种类在设定的缺陷检测条件下的检测的数据进行缺陷的定位和分类,从而实现芯片上针对不同的器件结构在接触孔形成之后进行稳定和有效地缺陷检测。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图,重点在于示出本发明的主旨。
图1是本发明背景技术中三个相邻芯片组的结构示意图;
图2是图1中相邻芯片B和A的数据进行比对以检测缺陷的示意图;
图3是图1中相邻芯片B和C的数据进行比对以检测缺陷的示意图;
图4是本发明背景技术中缺陷检测设备下观察到不同器件接触孔的图像;
图5是本发明在各自稳定的检测条件下不同种类器件上接触孔亮暗差异的示意图;
图6是本发明背景技术中芯片正常器件在一个检测条件下接触孔的亮暗差异示意图;
图7a-7d分别是本发明实施例中A,B,C,D四种器件的离子注入电路图示意图;
图8a-8d分别是本发明实施例中缺陷检测设备对A,B,C,D四种器件进行扫描的示意图。
其中,1是A种器件的接触孔;2是B种器件的接触孔;3是C种器件的接触孔;4是D种器件的接触孔;51是A种器件离子注入电路图中的光阻区域;52是B种器件离子注入电路图中的光阻区域;53是为C种器件离子注入电路图中的光阻区域;54是D种器件离子注入电路图中的光阻区域。
具体实施方
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
实施例:
如图5、图7a-7d和图8a-8d所示,本实施例涉及一种芯片缺陷的检测方法,包括如下步骤:
首先,提供一具有A、B、C、D四种器件待测芯片组和一缺陷检测设备;
将所述待测芯片组中每个芯片上的A、B、C、D四种器件的离子注入电路图分别导入缺陷检测设备中,51、52、53、54分别为A、B、C、D四种器件的离子注入电路图中的光阻区域,光阻区域可以覆盖缺陷检测设备的扫描区域;
分别设定A、B、C、D四种器件的缺陷检测条件,以使得A、B、C、D四种器件在各自的缺陷检测条件下都处于稳定状态,由导入离子注入电路图的缺陷检测设备依次根据每个种类器件的离子注入电路图和与该种类器件对应的缺陷检测条件,对待测芯片组中每个芯片进行扫描,因A、B、C、D四种器件的离子注入电路图中的光阻区域51、52、53、54除该种类器件区域外分别覆盖了芯片上其他种类的器件,使得缺陷检测设备在每个离子注入电路图下扫描的器件种类是单一的。
缺陷检测设备采集所述芯片的信号图像,并将所述信号图像转变为数据图像,并保存所述数据图像。
最后,由所述缺陷检测设备分别对所述待测芯片组中相邻芯片的相同种类器件的数据图像进行比对来确定缺陷的位置。
其中,缺陷检测设备为电子束缺陷检测设备;信号图像为芯片上不同器件上接触孔在缺陷检测设备中的成像,A种器件的接触孔成像为最亮的白色图形1,B种器件的接触孔为较亮的斜纹比较密集的图形2;C种器件的接触孔为较暗的斜纹比较稀疏的图形3,C种器件的接触孔为最暗的黑色图形4;缺陷检测条件为电场条件,针对特定种类的器件设定的电场条件,可使得该种类器件在设定的电场条件下处于饱和的稳定状态,从而使得该器件的接触孔在缺陷检测设备中的成像亮度一致,不会对缺陷检测造成干扰;芯片组至少包括相邻的三个芯片,以便进行芯片缺陷的比对。
由本实施例可知,将四个不同器件种类的离子注入的电路设计图导入到缺陷检测设备中,从而使得缺陷检测设备在每个离子注入电路图下检测时扫描的器件的种类是单一的,缺陷检测设备可以每个器件种类设定稳定的缺陷检测条件,从而使得芯片上的每种器件都处于稳定的缺陷检测条件下,同时在进行芯片与芯片间的数据比对时,缺陷检测设备只会对芯片每个器件种类在设定的缺陷检测条件下的检测的数据进行缺陷的定位和分类,从而实现芯片上针对不同的器件结构在接触孔形成之后进行稳定和有效地缺陷检测。
本领域技术人员应该理解,本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例,在此不做赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种芯片缺陷的检测方法,其特征在于,包括如下步骤:
S1,提供一待测芯片组和一缺陷检测设备;
S2,将所述待测芯片组中每个芯片上不同种类器件的离子注入电路图分别导入所述缺陷检测设备中;
S3,分别设定不同种类器件的缺陷检测条件,由所述缺陷检测设备依次根据每个种类器件的离子注入电路图和与该种类器件对应的缺陷检测条件,对所述待测芯片组中每个芯片进行扫描,并保存所述扫描结果;
S4,由所述缺陷检测设备分别对所述待测芯片组中相邻芯片的相同种类器件的扫描结果进行比对来确定缺陷的位置。
2.如权利要求1所述的芯片缺陷的检测方法,其特征在于,在所述步骤S3中,对所述待测芯片组中每个芯片进行扫描,并保存所述扫描结果,具体为:
所述缺陷检测设备扫描所述待测芯片组中每个芯片,并采集所述待测芯片组中每个芯片的信号图像,之后由所述缺陷检测设备将所述信号图像转变为数据图像,所述数据图像为扫描结果,将所述数据图像保存至所述缺陷检测设备的数据库中。
3.如权利要求2所述的芯片缺陷的检测方法,其特征在于,所述步骤S4为:由所述缺陷检测设备分别对保存在所述缺陷检测设备的数据库中的所述待测芯片组中相邻芯片的相同种类器件的数据图像进行比对,以确定缺陷的位置。
4.如权利要求2所述的芯片缺陷的检测方法,其特征在于,所述信号图像包括所述待测芯片组中每个芯片上的所有器件的接触孔在所述缺陷检测设备中的成像。
5.如权利要求4所述的芯片缺陷的检测方法,其特征在于,所述信号图像中的所有器件的接触孔为亮度不一的圆孔状图像。
6.如权利要求1所述的芯片缺陷的检测方法,其特征在于,所述缺陷检测设备为电子束检测设备。
7.如权利要求1所述的芯片缺陷的检测方法,其特征在于,所述缺陷检测条件为电场条件。
8.如权利要求1所述的芯片缺陷的检测方法,其特征在于,所述芯片组至少包括相邻的三个芯片。
CN201310554305.2A 2013-11-08 2013-11-08 芯片缺陷的检测方法 Active CN103645197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310554305.2A CN103645197B (zh) 2013-11-08 2013-11-08 芯片缺陷的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310554305.2A CN103645197B (zh) 2013-11-08 2013-11-08 芯片缺陷的检测方法

Publications (2)

Publication Number Publication Date
CN103645197A CN103645197A (zh) 2014-03-19
CN103645197B true CN103645197B (zh) 2015-12-02

Family

ID=50250448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310554305.2A Active CN103645197B (zh) 2013-11-08 2013-11-08 芯片缺陷的检测方法

Country Status (1)

Country Link
CN (1) CN103645197B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104978752B (zh) * 2014-04-01 2018-05-04 中芯国际集成电路制造(上海)有限公司 用于芯片缺陷扫描的关注区域划分方法
KR102578485B1 (ko) 2017-11-27 2023-09-14 하마마츠 포토닉스 가부시키가이샤 해석 방법, 해석 장치, 해석 프로그램, 및 해석 프로그램을 기록하는 기록 매체
CN110969175B (zh) * 2018-09-29 2022-04-12 长鑫存储技术有限公司 晶圆处理方法及装置、存储介质和电子设备
CN111653500A (zh) * 2020-06-19 2020-09-11 上海华力集成电路制造有限公司 判断晶圆良率损失的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09264914A (ja) * 1996-03-29 1997-10-07 Toshiba Corp 波形検査装置及びこれを用いた半導体装置の製造機構
US5804981A (en) * 1996-05-07 1998-09-08 Advanced Micro Devices, Inc. Method of detecting heavy metal impurities introduced into a silicon wafer during ion implantation
JP3436456B2 (ja) * 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
JP2001230289A (ja) * 2000-02-15 2001-08-24 Hitachi Ltd 欠陥解析方法および欠陥解析システム
CN103178053B (zh) * 2011-12-23 2015-10-14 上海华虹宏力半导体制造有限公司 晶圆级测试结构和测试方法
CN103354212B (zh) * 2013-06-25 2016-04-06 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法

Also Published As

Publication number Publication date
CN103645197A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
CN102396058B (zh) 检测晶片上的缺陷
CN103645197B (zh) 芯片缺陷的检测方法
US10228421B2 (en) Method and system for intelligent defect classification and sampling, and non-transitory computer-readable storage device
KR101242319B1 (ko) 하전 입자선 장치
US20190086340A1 (en) Smart defect calibration system and the method thereof
US11144778B2 (en) Descriptor guided fast marching method for analyzing images and systems using the same
CN103346104B (zh) 一种芯片缺陷检测方法
JP2004177397A (ja) 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
CN110031188B (zh) 集成电路光学芯片光圈测试方法
CN106575649A (zh) 以其他方式用于填充单元、抽头单元、解耦电容器单元、刻线和/或虚设填充的区域中的ic测试结构和/或e‑波束目标焊盘的伺机放置,以及包含相同结构的产品ic芯片
CN103489808B (zh) 一种可按照离子注入区域分类的电子束缺陷检测方法
CN104122272B (zh) 半导体器件缺陷的光学检测方法
JP2010164487A (ja) 欠陥検査装置及び欠陥検査方法
CN103344660B (zh) 一种按照电路图形进行缺陷检测的电子显微镜分析方法
CN110783214A (zh) 晶片级测试方法及其测试结构
CN103915361A (zh) 芯片缺陷的检测方法
CN104103543A (zh) 晶圆缺陷尺寸校正方法
CN107036710A (zh) 采用多探测器的光场光强分布测量方法
KR20080061938A (ko) 웨이퍼 상의 공정 결함 검사 방법
CN113643995A (zh) 一种检测方法和装置
CN106057696A (zh) 基于光电分离的二极管光电测试方法
CN104319244B (zh) 一种芯片失效中心点的定位方法
CN103904002A (zh) 一种验证缺陷检测程序灵敏度的方法
CN103886156B (zh) 一种pcb设计中器件位号错位的检查方法
US20220270849A1 (en) Photo-electrical evolution defect inspection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant