CN110969175B - 晶圆处理方法及装置、存储介质和电子设备 - Google Patents

晶圆处理方法及装置、存储介质和电子设备 Download PDF

Info

Publication number
CN110969175B
CN110969175B CN201811149380.XA CN201811149380A CN110969175B CN 110969175 B CN110969175 B CN 110969175B CN 201811149380 A CN201811149380 A CN 201811149380A CN 110969175 B CN110969175 B CN 110969175B
Authority
CN
China
Prior art keywords
wafer
grade
determining
chip
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811149380.XA
Other languages
English (en)
Other versions
CN110969175A (zh
Inventor
潘晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811149380.XA priority Critical patent/CN110969175B/zh
Priority to PCT/CN2019/108058 priority patent/WO2020063721A1/en
Publication of CN110969175A publication Critical patent/CN110969175A/zh
Priority to US17/212,912 priority patent/US11995543B2/en
Application granted granted Critical
Publication of CN110969175B publication Critical patent/CN110969175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
    • G06F18/214—Generating training patterns; Bootstrap methods, e.g. bagging or boosting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/82—Arrangements for image or video recognition or understanding using pattern recognition or machine learning using neural networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20084—Artificial neural networks [ANN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/40—Extraction of image or video features
    • G06V10/44—Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
    • G06V10/443—Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components by matching or filtering
    • G06V10/449—Biologically inspired filters, e.g. difference of Gaussians [DoG] or Gabor filters
    • G06V10/451—Biologically inspired filters, e.g. difference of Gaussians [DoG] or Gabor filters with interaction between the filter responses, e.g. cortical complex cells
    • G06V10/454—Integrating the filters into a hierarchical structure, e.g. convolutional neural networks [CNN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V2201/00—Indexing scheme relating to image or video recognition or understanding
    • G06V2201/06—Recognition of objects for industrial automation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Databases & Information Systems (AREA)
  • Medical Informatics (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种晶圆处理方法及装置、存储介质和电子设备，涉及集成电路制造技术领域，可以应用于晶圆堆叠的场景中，该晶圆处理方法包括：根据目标晶圆上各芯片的测试数据确定目标晶圆上各预划分区域的等级标记；将所述目标晶圆上各预划分区域的等级标记输入一训练后的分类模型中，以确定所述目标晶圆的分类等级。本公开可以提高堆叠后集成电路的良率。

Description

晶圆处理方法及装置、存储介质和电子设备
技术领域
本公开涉及集成电路制造技术领域，具体而言，涉及一种晶圆处理方法、晶圆处理装置、存储介质和电子设备。
背景技术
随着微电子技术的进步，手机、计算机、平板等电子产品得到了快速发展。集成电路芯片的功能越来越复杂，芯片上晶体管的数目也越来越多，当晶体管的栅极长度和氧化层厚度趋于物理极限时，二维集成电路将无法继续得到发展。
在这种情况下，三维集成电路(3D IC)应运而生，三维集成电路不再局限于二维平面上，应用场景相比于二维集成电路大大得到了提升。在三维集成电路的设计中，关键在于如何对晶圆进行堆叠。
目前，通过对待堆叠的晶圆进行简单的测试来确定相似的晶圆，并对相似的晶圆进行堆叠。然而，目前确定晶圆是否相似的方法精确度较低且过程需要人为参与，由此，在可能消耗过多的人力成本的同时，还会造成堆叠后的集成电路良率低的问题。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种晶圆处理方法、晶圆处理装置、存储介质和电子设备，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的堆叠后集成电路良率低的问题。
根据本公开的一个方面，提供一种晶圆处理方法，包括：根据目标晶圆上各芯片的测试数据确定目标晶圆上各预划分区域的等级标记；将目标晶圆上各预划分区域的等级标记输入一训练后的分类模型中，以确定目标晶圆的分类等级。
可选地，晶圆处理方法还包括：确定分类等级与目标晶圆的分类等级相同的晶圆；将目标晶圆与分类等级与目标晶圆的分类等级相同的晶圆进行堆叠。
可选地，根据目标晶圆上各芯片的测试数据确定目标晶圆上各预划分区域的等级标记包括：确定目标晶圆上各芯片的测试数据；根据测试数据确定各芯片的等级标记；基于目标晶圆上各预划分区域内各芯片的等级标记确定各预划分区域的等级标记。
可选地，基于目标晶圆上各预划分区域内各芯片的等级标记确定各预划分区域的等级标记包括：确定目标晶圆上一预划分区域内各芯片不同等级标记的数量；将数量最多的等级标记确定为预划分区域的等级标记。
可选地，等级标记为基于预划分区域上各芯片的测试数据而确定出的图像特征；其中，将晶圆上各预划分区域的等级标记输入一训练后的分类模型中包括：将晶圆上各预划分区域对应的图像特征输入一训练后的分类模型中。
可选地，晶圆处理方法还包括：基于一预划分区域上各芯片的测试数据确定各芯片的测试等级；根据各芯片的测试等级确定预划分区域的测试等级；基于一预设对应关系表确定与预划分区域的测试等级对应的图像特征。
可选地，根据各芯片的测试等级确定预划分区域的测试等级包括：确定各芯片不同测试等级的数量；将数量最多的测试等级确定为预划分区域的测试等级。
可选地，分类模型为卷积神经网络；其中，卷积神经网络包括3个卷积池化层和3个全连接层。
可选地，3个卷积池化层中的每一个卷积池化层均包括一个卷积层和一个最大池化层，3个卷积池化层分别为第一卷积池化层、第二卷积池化层和第三卷积池化层；其中，第一卷积池化层包括16个大小为3×3的卷积核；第二卷积池化层包括32个大小为3×3的卷积核；第三卷积池化层包括64个大小为3×3的卷积核。
可选地，3个全连接层包括维度均为256的第一全连接层和第二全连接层以及与分类数量相关的第三全连接层。
根据本公开的一个方面，提供一种晶圆处理装置，该晶圆处理装置可以包括区域等级确定模块和晶圆分类模块。
具体的，区域等级确定模块可以用于根据目标晶圆上各芯片的测试数据确定目标晶圆上各预划分区域的等级标记；晶圆分类模块可以用于将目标晶圆上各预划分区域的等级标记输入一训练后的分类模型中，以确定目标晶圆的分类等级。
可选地，晶圆处理装置还可以包括晶圆确定模块和晶圆堆叠模块。
具体的，晶圆确定模块可以用于确定分类等级与目标晶圆的分类等级相同的晶圆；晶圆堆叠模块可以用于将目标晶圆与分类等级与目标晶圆的分类等级相同的晶圆进行堆叠。
可选地，区域等级确定模块可以包括测试数据确定单元、芯片标记确定单元和区域标记确定单元。
具体的，测试数据确定单元可以用于确定目标晶圆上各芯片的测试数据；芯片标记确定单元可以用于根据测试数据确定各芯片的等级标记；区域标记确定单元可以用于基于目标晶圆上各预划分区域内各芯片的等级标记确定各预划分区域的等级标记。
可选地，区域标记确定单元具体可以用于确定目标晶圆上一预划分区域内各芯片不同等级标记的数量，并将数量最多的等级标记确定为预划分区域的等级标记。
可选地，等级标记为基于预划分区域上各芯片的测试数据而确定出的图像特征；其中，晶圆分类模块用于将晶圆上各预划分区域对应的图像特征输入一训练后的分类模型中，以确定目标晶圆的分类等级。
可选地，区域等级确定模块可以包括芯片等级确定单元、区域等级确定单元和图像特征确定单元。
具体的，芯片等级确定单元可以用于基于一预划分区域上各芯片的测试数据确定各芯片的测试等级；区域等级确定单元可以用于根据各芯片的测试等级确定预划分区域的测试等级；图像特征确定单元可以用于基于一预设对应关系表确定与预划分区域的测试等级对应的图像特征。
可选地，区域等级确定单元具体可以确定各芯片不同测试等级的数量，并将数量最多的测试等级确定为预划分区域的测试等级。
可选地，分类模型为卷积神经网络；其中，卷积神经网络包括3个卷积池化层和3个全连接层。
可选地，3个卷积池化层中的每一个卷积池化层均包括一个卷积层和一个最大池化层，3个卷积池化层分别为第一卷积池化层、第二卷积池化层和第三卷积池化层；其中，第一卷积池化层包括16个大小为3×3的卷积核；第二卷积池化层包括32个大小为3×3的卷积核；第三卷积池化层包括64个大小为3×3的卷积核。
可选地，3个全连接层包括维度均为256的第一全连接层和第二全连接层以及与分类数量相关的第三全连接层。
根据本公开的一个方面，提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项所述的晶圆处理方法。
根据本公开的一个方面，提供一种电子设备，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行上述任意一项所述的晶圆处理方法。
在本公开的一些实施例所提供的技术方案中，根据目标晶圆上各芯片的测试数据确定目标晶圆上各预划分区域的等级标记，将目标晶圆上各预划分区域的等级标记输入一训练后的分类模型中，以确定目标晶圆的分类等级。采用本公开的晶圆处理方案可以实现晶圆的精确分类，可以利用分类结果实现相似晶圆的堆叠，进而提高集成电路良率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施方式的晶圆处理方法的流程图；
图2示出了对晶圆进行区域划分的示意图；
图3示出了根据各芯片的测试等级确定对应预划分区域的测试等级的示意图；
图4示出了根据预划分区域的测试等级确定预划分区域的图像特征的示意图；
图5示出了将晶圆上各预划分区域的图像特征输入CNN模型的过程的示意图；
图6示出了根据本公开的示例性实施方式的CNN网络结构的示意图；
图7示出了根据本公开的示例性实施方式的晶圆处理方法的过程的示意图；
图8示意性示出了根据本公开的示例性实施方式的晶圆处理装置的方框图；
图9示意性示出了根据本公开的另一示例性实施方式的晶圆处理装置的方框图；
图10示意性示出了根据本公开的示例性实施方式的区域等级确定模块的方框图；
图11示意性示出了根据本公开的另一示例性实施方式的区域等级确定模块的方框图；
图12示出了根据本公开的示例性实施方式的存储介质的示意图；以及
图13示意性示出了根据本公开的示例性实施方式的电子设备的方框图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的步骤。例如，有的步骤还可以分解，而有的步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
本公开的晶圆处理方法及装置可以由测试机(tester)来实现，也就是说，测试机可以执行下述晶圆处理方法中的各步骤，并且本公开的晶圆处理装置可以包含于测试机内。然而，本公开的晶圆处理方法及装置还可以由其他具有处理功能的设备(如服务器)实现，本示例性实施方式中对此不做特殊限定。
图1示意性示出了本公开的示例性实施方式的晶圆处理方法的流程图。参考图1，所述晶圆处理方法可以包括以下步骤：
S10.根据目标晶圆上各芯片的测试数据确定目标晶圆上各预划分区域的等级标记。
在本公开的示例性实施方式中，目标晶圆可以是通过晶圆测试(Wafer Test，WT)以及晶圆探针测试(又称芯片测试，Circuit Probe，CP)后的待分类晶圆，本公开对晶圆的尺寸、晶圆上器件的类型不做特殊限制。
目标晶圆上包括多个芯片。首先，测试机可以获取目标晶圆上各芯片的测试数据，其中，该测试数据可以是测试机对目标晶圆进行晶圆探针测试后生成的数据，这些数据可以例如为基于JEDEC SPEC的Basic IDD、IPP、IDDQ测试、读写功能测试项目等测试项目所产生的数据。
接下来，测试机可以采用一预设的等级确定算法对测试数据进行分析，以确定各芯片的等级标记。其中，预设的等级确定算法可以基于芯片的应用场景而设定，例如，在晶圆探针测试中存在10个测试项目，每一测试项目对应一个测试阈值，判断每一测试项目的测试结果是否达到对应的测试阈值，并根据达到测试阈值的测试项目的数量确定芯片的等级标记，如有8项测试项目的结果达到对应测试阈值，则确定芯片的等级标记为A，如有3项测试项目的结果达到对应测试阈值，则确定芯片的等级标记为D、另外，可以预先配置测试项目的权重，综合权重与测试阈值来确定芯片的等级标记。根据本公开的一些实施例，芯片由高到低的等级标记可以例如为1、A、B、C、D，也就是说，等级标记为1的芯片性能最好，而等级标记为D的芯片性能最差。
此外，可以预先对目标晶圆划分区域。如图2所示，可以对目标晶圆上的芯片进行划分以生成各预划分区域。容易理解的是，图2所示划分前的芯片数量仅是示意性的，另外，划分后形成13个预划分区域也是示例性的划分方式。可以人为指定划分方式以确定目标晶圆上的预划分区域，本示例性实施方式中对此不做特殊限定。
在确定目标晶圆上各芯片的等级标记后，可以根据各芯片的等级标记确定各预划分区域的等级标记。具体的，首先，可以确定目标晶圆上一预划分区域内各芯片不同等级标记的数量；接下来，可以确定数量最多的等级标记，并将该等级标记作为预划分区域的等级标记。
参考图3，可以根据每一预划分区域内各芯片的等级标记确定预划分区域的等级标记，且芯片的等级标记的类型与预划分区域的等级标记的类型相同。以图3左上角预划分区域为例，其包含的5个芯片的等级标记分别为：1、1、A、B、1，可知等级标记为1的芯片的数量最多，则可以将该预划分区域的等级标记确定为1。
S12.将目标晶圆上各预划分区域的等级标记输入一训练后的分类模型中，以确定目标晶圆的分类等级。
在本公开的示例性实施方式中，分类模型可以是一卷积神经网络(CNN)模型。在这种情况下，可以预先对CNN模型进行训练，具体的，首先，可以获取多个晶圆的历史测试数据，并基于历史测试数据确定出所述多个晶圆中各预划分区域的等级标记，将这些等级标记作为CNN模型的输入；接下来，可以通过人工分析确定出这些晶圆的分类等级；随后，采用人为确定的分类等级以及所述多个晶圆中预划分区域的等级标记对该CNN模型进行训练，以不断调整CNN模型中各卷积核的权重。
另外，还可以人为确定出测试集，以便对训练后的CNN模型进行测试，以进一步确保CNN模型分类的准确性。
除CNN模型外，本公开还可以采用例如机器学习模型来实现上述分类功能，本示例性实施方式中对此不做特殊限定。
测试机可以将目标晶圆上各预划分区域的等级标记输入上述训练后的分类模型中，分类模型的输出即可以是目标晶圆的分类等级，分类等级例如可以表示为1类、2类、3类等，本公开对具体的表示形式不做特殊限制。另外，分类模型输出的结果还可以是每一分类等级的概率，选取其中最大的概率作为目标晶圆的分类等级。
根据另外一些实施例，本公开的示例性实施方式还包括在对晶圆进行分类后，对同一类的一个或多个晶圆进行堆叠的方案。
首先，测试机可以确定分类等级与目标晶圆的分类等级相同的一个或多个晶圆；接下来，可以将目标晶圆与所述一个或多个晶圆进行堆叠。具体的，测试机可以向一用于晶圆堆叠的装置(例如，机械手)发送晶圆堆叠指令，该装置可以响应该指令将对应的晶圆进行堆叠。
在上述晶圆处理方法的过程中，预划分区域的等级标记是指上述例如1、A、B、C、D的标记。在下面的示例性实施方式中，本公开预划分区域的等级标记还可以是基于预划分区域上各芯片的测试数据而确定出的图像特性，其中，图像特征可以包括颜色、形状等。下面将以颜色作为图像特征为例，对本公开的另一实施方式进行说明。
首先，测试机可以基于预划分区域上各芯片的测试数据确定各芯片的测试等级，这里所述的各芯片的测试等级可以例如表示为1、A、B、C、D；接下来，测试机可以根据各芯片的测试等级确定预划分区域的测试等级，具体的，可以确定各芯片不同测试等级的数量，并将数量最多的测试等级确定为预划分区域的测试等级，另外，这里所述的预划分区域的测试等级可以例如表示为1、A、B、C、D。
随后，测试机可以基于一预设对应关系表确定与预划分区域的测试等级对应的图像特征。其中，预设对应关系表可以由测试人员预先配置，以确保每一测试等级对应唯一的颜色，例如，测试等级1对应蓝色、测试等级A对应绿色、测试等级B对应红色、测试等级C对应黑色、测试等级D对应灰色等。参考图4，颜色通过不同的形状示意性示出。
参考图5，在确定出目标晶圆上各预划分区域的图像特征后，可以将这些图像特征输入一CNN模型，以得到目标晶圆对应的分类等级。
图6示出了该CNN模型的网络结构图。参考图6，该CNN模型可以包括3个卷积池化层、3个全连接层和softmax层619。其中，3个卷积池化层中的每一个卷积池化层均包括一个卷积层和一个最大池化层，3个卷积池化层分别为第一卷积池化层、第二卷积池化层和第三卷积池化层。
具体的，第一卷积池化层包括卷积层601和最大池化层603，其中，卷积层601包括16个大小为3×3的卷积核；第二卷积池化层包括卷积层605和最大池化层607，其中，卷积层605包括32个大小为3×3的卷积核；第三卷积池化层包括卷积层609和最大池化层611，其中，卷积层609包括64个大小为3×3的卷积核。另外，最大池化层603、最大池化层607和最大池化层611的大小均为2×2，用于降低图片特征的维度。
此外，3个全连接层可以包括第一全连接层613、第二全连接层615、第三全连接层617。其中，第一全连接层613和第二全连接层615的维度均为256，第三全连接层617与分类数量有关，例如，可以将第三全连接层617记为FC-N，当分类数量为4时，N可以为2；当分类数量为8时，N可以为3，也就是说，N可以为分类数量的算数平方根。
针对图6所述的CNN模型，本公开可以采用Binary_crossentropy函数和RMSprop函数对模型进行优化调整，其中，Binary_crossentropy函数为损失函数，用于度量模型所拟合出的结果与真实值的差异，然后通过该差异修正上述全连接层中的权重(weight)和偏置(bias)。RMSprop函数用于提供更新权重和偏置的方案。
下面参考图7对本公开的晶圆处理方法的过程进行说明。首先，可以根据晶圆探针测试702的测试结果和晶圆区域划分704的划分结果确定预划分区域等级706，可以根据确定出的预划分区域等级确定区域图像特征708，将区域图像特征输入一CNN模型710，基于CNN模型的输出确定出该晶圆的分类等级712。另外，可以对同一类的晶圆进行堆叠714。
综上所述，基于本公开示例性实施方式的晶圆处理方法，可以实现晶圆的精确分类，可以利用分类结果实现相似晶圆的堆叠，进而提高集成电路良率。另外，本公开可以利用卷积神经网络模型对表征晶圆的图像进行自动化分类，准确度高。
应当注意，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
进一步的，本示例实施方式中还提供了一种晶圆处理装置。
参考图8，本公开的示例性实施方式的晶圆处理装置8可以包括区域等级确定模块81和晶圆分类模块83。
具体的，区域等级确定模块81可以用于根据目标晶圆上各芯片的测试数据确定目标晶圆上各预划分区域的等级标记；晶圆分类模块83可以用于将目标晶圆上各预划分区域的等级标记输入一训练后的分类模型中，以确定目标晶圆的分类等级。
根据本公开的示例性实施例，参考图9，相比于晶圆处理装置8，晶圆处理装置9除包括区域等级确定模块81和晶圆分类模块83外，还可以包括晶圆确定模块91和晶圆堆叠模块93。
具体的，晶圆确定模块91可以用于确定分类等级与目标晶圆的分类等级相同的晶圆；晶圆堆叠模块93可以用于将目标晶圆与分类等级与目标晶圆的分类等级相同的晶圆进行堆叠。
根据本公开的示例性实施例，参考图10，区域等级确定模块81可以包括测试数据确定单元101、芯片标记确定单元103和区域标记确定单元105。
具体的，测试数据确定单元101可以用于确定目标晶圆上各芯片的测试数据；芯片标记确定单元103可以用于根据测试数据确定各芯片的等级标记；区域标记确定单元105可以用于基于目标晶圆上各预划分区域内各芯片的等级标记确定各预划分区域的等级标记。
根据本公开的示例性实施例，区域标记确定单元105具体可以用于确定目标晶圆上一预划分区域内各芯片不同等级标记的数量，并将数量最多的等级标记确定为预划分区域的等级标记。
根据本公开的示例性实施例，等级标记为基于预划分区域上各芯片的测试数据而确定出的图像特征；其中，晶圆分类模块83用于将晶圆上各预划分区域对应的图像特征输入一训练后的分类模型中，以确定目标晶圆的分类等级。
根据本公开的示例性实施例，参考图11，区域等级确定模块81可以包括芯片等级确定单元111、区域等级确定单元113和图像特征确定单元115。
具体的，芯片等级确定单元111可以用于基于一预划分区域上各芯片的测试数据确定各芯片的测试等级；区域等级确定单元113可以用于根据各芯片的测试等级确定预划分区域的测试等级；图像特征确定单元115可以用于基于一预设对应关系表确定与预划分区域的测试等级对应的图像特征。
根据本公开的示例性实施例。区域等级确定单元113具体可以确定各芯片不同测试等级的数量，并将数量最多的测试等级确定为预划分区域的测试等级。
根据本公开的示例性实施例，分类模型为卷积神经网络；其中，卷积神经网络包括3个卷积池化层和3个全连接层。
根据本公开的示例性实施例，3个卷积池化层中的每一个卷积池化层均包括一个卷积层和一个最大池化层，3个卷积池化层分别为第一卷积池化层、第二卷积池化层和第三卷积池化层；其中，第一卷积池化层包括16个大小为3×3的卷积核；第二卷积池化层包括32个大小为3×3的卷积核；第三卷积池化层包括64个大小为3×3的卷积核。
根据本公开的示例性实施例，3个全连接层包括维度均为256的第一全连接层和第二全连接层以及与分类数量相关的第三全连接层。
基于本公开示例性实施方式的晶圆处理装置，可以实现晶圆的精确分类，可以利用分类结果实现相似晶圆的堆叠，进而提高集成电路良率。另外，本公开可以利用卷积神经网络模型对表征晶圆的图像进行自动化分类，准确度高。
由于本发明实施方式的程序运行性能分析装置的各个功能模块与上述方法发明实施方式中相同，因此在此不再赘述。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
参考图12所示，描述了根据本发明的实施方式的用于实现上述方法的程序产品1200，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
下面参照图13来描述根据本发明的这种实施方式的电子设备1300。图13显示的电子设备1300仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图13所示，电子设备1300以通用计算设备的形式表现。电子设备1300的组件可以包括但不限于：上述至少一个处理单元1310、上述至少一个存储单元1320、连接不同系统组件(包括存储单元1320和处理单元1310)的总线1330、显示单元1340。
其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元1310执行，使得所述处理单元1310执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元1310可以执行如图1中所示的步骤S10至S12。
存储单元1320可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)13201和/或高速缓存存储单元13202，还可以进一步包括只读存储单元(ROM)13203。
存储单元1320还可以包括具有一组(至少一个)程序模块13205的程序/实用工具13204，这样的程序模块13205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线1330可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备1300也可以与一个或多个外部设备1400(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备1300交互的设备通信，和/或与使得该电子设备1300能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口1350进行。并且，电子设备1300还可以通过网络适配器1360与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器1360通过总线1330与电子设备1300的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备1300使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (14)

1.一种晶圆处理方法，其特征在于，包括：
确定目标晶圆上各芯片的测试数据；
根据所述测试数据确定各芯片的等级标记；
确定所述目标晶圆上一预划分区域内各芯片不同等级标记的数量；
将数量最多的等级标记确定为所述预划分区域的等级标记；
将所述目标晶圆上各预划分区域的等级标记输入一训练后的分类模型中，以确定所述目标晶圆的分类等级。
2.根据权利要求1所述的晶圆处理方法，其特征在于，所述晶圆处理方法还包括：
确定分类等级与所述目标晶圆的分类等级相同的晶圆；
将所述目标晶圆与所述分类等级与所述目标晶圆的分类等级相同的晶圆进行堆叠。
3.根据权利要求1所述的晶圆处理方法，其特征在于，所述等级标记为基于预划分区域上各芯片的测试数据而确定出的图像特征；其中，将所述晶圆上各预划分区域的等级标记输入一训练后的分类模型中包括：
将所述晶圆上各预划分区域对应的图像特征输入一训练后的分类模型中。
4.根据权利要求3所述的晶圆处理方法，其特征在于，所述晶圆处理方法还包括：
基于一预划分区域上各芯片的测试数据确定各芯片的测试等级；
根据各芯片的测试等级确定所述预划分区域的测试等级；
基于一预设对应关系表确定与所述预划分区域的测试等级对应的图像特征。
5.根据权利要求4所述的晶圆处理方法，其特征在于，根据各芯片的测试等级确定所述预划分区域的测试等级包括：
确定各芯片不同测试等级的数量；
将数量最多的测试等级确定为所述预划分区域的测试等级。
6.根据权利要求3至5中任一项所述的晶圆处理方法，其特征在于，所述分类模型为卷积神经网络；
其中，所述卷积神经网络包括3个卷积池化层和3个全连接层。
7.根据权利要求6所述的晶圆处理方法，其特征在于，所述3个卷积池化层中的每一个卷积池化层均包括一个卷积层和一个最大池化层，所述3个卷积池化层分别为第一卷积池化层、第二卷积池化层和第三卷积池化层；
其中，所述第一卷积池化层包括16个大小为3×3的卷积核；
所述第二卷积池化层包括32个大小为3×3的卷积核；
所述第三卷积池化层包括64个大小为3×3的卷积核。
8.根据权利要求6所述的晶圆处理方法，其特征在于，所述3个全连接层包括维度均为256的第一全连接层和第二全连接层以及与分类数量相关的第三全连接层。
9.一种晶圆处理装置，其特征在于，包括：
区域等级确定模块，用于根据目标晶圆上各芯片的测试数据确定所述目标晶圆上各预划分区域的等级标记；
晶圆分类模块，用于将所述目标晶圆上各预划分区域的等级标记输入一训练后的分类模型中，以确定所述目标晶圆的分类等级；
所述区域等级确定模块包括：
测试数据确定单元，用于确定目标晶圆上各芯片的测试数据；
芯片标记确定单元，用于根据所述测试数据确定各芯片的等级标记；
区域标记确定单元，用于确定所述目标晶圆上一预划分区域内各芯片不同等级标记的数量，将数量最多的等级标记确定为所述预划分区域的等级标记。
10.根据权利要求9所述的晶圆处理装置，其特征在于，所述晶圆处理装置还包括：
晶圆确定模块，用于确定分类等级与所述目标晶圆的分类等级相同的晶圆；
晶圆堆叠模块，用于将所述目标晶圆与所述分类等级与所述目标晶圆的分类等级相同的晶圆进行堆叠。
11.根据权利要求9所述的晶圆处理装置，其特征在于，所述等级标记为基于预划分区域上各芯片的测试数据而确定出的图像特征；
其中，所述晶圆分类模块用于将所述晶圆上各预划分区域对应的图像特征输入一训练后的分类模型中，以确定所述目标晶圆的分类等级。
12.根据权利要求11所述的晶圆处理装置，其特征在于，所述区域等级确定模块包括：
芯片等级确定单元，用于基于一预划分区域上各芯片的测试数据确定各芯片的测试等级；
区域等级确定单元，用于根据各芯片的测试等级确定所述预划分区域的测试等级；
图像特征确定单元，用于基于一预设对应关系表确定与所述预划分区域的测试等级对应的图像特征。
13.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至8中任一项所述的晶圆处理方法。
14.一种电子设备，其特征在于，包括：
处理器；以及
存储器，用于存储所述处理器的可执行指令；
其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1至8中任一项所述的晶圆处理方法。
CN201811149380.XA 2018-09-29 2018-09-29 晶圆处理方法及装置、存储介质和电子设备 Active CN110969175B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811149380.XA CN110969175B (zh) 2018-09-29 2018-09-29 晶圆处理方法及装置、存储介质和电子设备
PCT/CN2019/108058 WO2020063721A1 (en) 2018-09-29 2019-09-26 Wafer processing method and apparatus, storage medium and electronic device
US17/212,912 US11995543B2 (en) 2018-09-29 2021-03-25 Wafer processing method and apparatus, storage medium and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811149380.XA CN110969175B (zh) 2018-09-29 2018-09-29 晶圆处理方法及装置、存储介质和电子设备

Publications (2)

Publication Number Publication Date
CN110969175A CN110969175A (zh) 2020-04-07
CN110969175B true CN110969175B (zh) 2022-04-12

Family

ID=69949545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811149380.XA Active CN110969175B (zh) 2018-09-29 2018-09-29 晶圆处理方法及装置、存储介质和电子设备

Country Status (3)

Country Link
US (1) US11995543B2 (zh)
CN (1) CN110969175B (zh)
WO (1) WO2020063721A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733365B (zh) * 2020-03-10 2021-07-11 瑞昱半導體股份有限公司 晶圓測試機台及訓練人工智慧模型以測試晶圓的方法
CN113130016B (zh) * 2020-06-04 2024-02-02 北京星云联众科技有限公司 一种基于人工智能的晶片质量分析评价方法
CN112415365B (zh) * 2020-11-18 2022-09-27 海光信息技术股份有限公司 一种芯片测试方法、装置、电子设备及存储介质
CN114695087B (zh) * 2020-12-30 2024-05-24 科磊股份有限公司 一种制造集成电路的方法和系统
CN113096113B (zh) * 2021-04-27 2024-06-14 上海华虹宏力半导体制造有限公司 芯片标记方法、系统、电子设备及计算机可读存储介质
US12061669B2 (en) * 2021-06-10 2024-08-13 United Microelectronics Corp Manufacturing data analyzing method and manufacturing data analyzing device
CN113387167B (zh) * 2021-06-18 2023-04-28 上海金东唐科技有限公司 激光芯片的处理方法、装置及电子设备
CN114201350A (zh) * 2021-12-29 2022-03-18 上海赛美特软件科技有限公司 一种晶圆芯片的测试方法、装置、电子设备及存储介质
CN115083958B (zh) * 2022-05-25 2023-04-25 深圳新益昌科技股份有限公司 吸取晶圆的方法和电子设备

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128277A (ko) * 2005-06-10 2006-12-14 삼성전자주식회사 웨이퍼 결함 검사 방법
CN101090083A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 晶片检测方法
CN101295659A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的缺陷检测方法
CN101738400A (zh) * 2008-11-14 2010-06-16 中芯国际集成电路制造(上海)有限公司 判断晶圆表面重复缺陷的方法及装置
CN102023168A (zh) * 2010-11-08 2011-04-20 北京大学深圳研究生院 半导体晶圆表面的芯片检测方法及系统
CN102522350A (zh) * 2011-11-29 2012-06-27 上海华力微电子有限公司 故障生产机台检测的方法和装置
CN102937597A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种缺陷检测的方法
CN103185730A (zh) * 2011-12-28 2013-07-03 敖翔科技股份有限公司 缺陷分类法则建立方法、缺陷分类与致命缺陷判断方法
CN103311146A (zh) * 2012-03-12 2013-09-18 三菱电机株式会社 缺陷检查方法
CN103645197A (zh) * 2013-11-08 2014-03-19 上海华力微电子有限公司 芯片缺陷的检测方法
CN103646893A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 晶圆缺陷检测方法
CN103674965A (zh) * 2013-12-06 2014-03-26 深圳市大族激光科技股份有限公司 一种晶圆外观缺陷的分类以及检测方法
CN104062305A (zh) * 2014-07-28 2014-09-24 上海华力微电子有限公司 一种集成电路缺陷的分析方法
CN104201130A (zh) * 2014-09-01 2014-12-10 上海华力微电子有限公司 一种用于缺陷分类的光学检测方法
CN107561738A (zh) * 2017-08-30 2018-01-09 湖南理工学院 基于fcn的tft‑lcd表面缺陷快速检测方法
CN108122799A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 预测晶圆缺陷的方法
CN108376655A (zh) * 2018-01-30 2018-08-07 北京世纪金光半导体有限公司 一种晶圆制造过程中检测缺陷的定位和跟踪方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160572A (ja) * 1999-12-02 2001-06-12 Hitachi Ltd 不良解析方法およびそのシステム並びに歩留り成分のシミュレーション方法および仮想歩留り算出方法
US7162071B2 (en) * 2002-12-20 2007-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Progressive self-learning defect review and classification method
JP4954469B2 (ja) * 2004-12-20 2012-06-13 株式会社トプコン 外観検査方法
JP2006170922A (ja) * 2004-12-20 2006-06-29 Topcon Corp 外観検査方法およびその装置
KR101195226B1 (ko) * 2005-12-29 2012-10-29 삼성전자주식회사 반도체 웨이퍼 분석 시스템
US7512501B2 (en) * 2006-08-22 2009-03-31 Kabushiki Kaisha Toshiba Defect inspecting apparatus for semiconductor wafer
JP5537282B2 (ja) * 2009-09-28 2014-07-02 株式会社日立ハイテクノロジーズ 欠陥検査装置および欠陥検査方法
US9098893B2 (en) * 2011-12-21 2015-08-04 Applied Materials Israel, Ltd. System, method and computer program product for classification within inspection images
CN103367188B (zh) * 2012-03-28 2016-08-03 无锡华润上华科技有限公司 晶圆良率分析方法及系统
US8977035B2 (en) * 2012-06-13 2015-03-10 Applied Materials Israel, Ltd. System, method and computer program product for detection of defects within inspection images
CN104008550A (zh) * 2014-06-05 2014-08-27 深圳市大族激光科技股份有限公司 晶圆表面缺陷特征分析方法、系统、分类方法和系统
CN105203941B (zh) * 2014-06-20 2018-01-16 旺宏电子股份有限公司 晶圆测试特殊图案及探针卡缺陷的检验方法
CN105990170B (zh) * 2015-01-28 2019-01-29 中芯国际集成电路制造(上海)有限公司 晶圆良率分析方法和装置
CN105990171B (zh) * 2015-01-30 2019-01-08 华邦电子股份有限公司 晶片测试图样的损失率计算方法
US10186026B2 (en) * 2015-11-17 2019-01-22 Kla-Tencor Corp. Single image detection
US11205119B2 (en) * 2015-12-22 2021-12-21 Applied Materials Israel Ltd. Method of deep learning-based examination of a semiconductor specimen and system thereof
US10657638B2 (en) * 2017-04-28 2020-05-19 Mentor Graphics Corporation Wafer map pattern detection based on supervised machine learning

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128277A (ko) * 2005-06-10 2006-12-14 삼성전자주식회사 웨이퍼 결함 검사 방법
CN101090083A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 晶片检测方法
CN101295659A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的缺陷检测方法
CN101738400A (zh) * 2008-11-14 2010-06-16 中芯国际集成电路制造(上海)有限公司 判断晶圆表面重复缺陷的方法及装置
CN102023168A (zh) * 2010-11-08 2011-04-20 北京大学深圳研究生院 半导体晶圆表面的芯片检测方法及系统
CN102522350A (zh) * 2011-11-29 2012-06-27 上海华力微电子有限公司 故障生产机台检测的方法和装置
CN103185730A (zh) * 2011-12-28 2013-07-03 敖翔科技股份有限公司 缺陷分类法则建立方法、缺陷分类与致命缺陷判断方法
CN103311146A (zh) * 2012-03-12 2013-09-18 三菱电机株式会社 缺陷检查方法
CN102937597A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种缺陷检测的方法
CN103645197A (zh) * 2013-11-08 2014-03-19 上海华力微电子有限公司 芯片缺陷的检测方法
CN103646893A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 晶圆缺陷检测方法
CN103674965A (zh) * 2013-12-06 2014-03-26 深圳市大族激光科技股份有限公司 一种晶圆外观缺陷的分类以及检测方法
CN104062305A (zh) * 2014-07-28 2014-09-24 上海华力微电子有限公司 一种集成电路缺陷的分析方法
CN104201130A (zh) * 2014-09-01 2014-12-10 上海华力微电子有限公司 一种用于缺陷分类的光学检测方法
CN108122799A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 预测晶圆缺陷的方法
CN107561738A (zh) * 2017-08-30 2018-01-09 湖南理工学院 基于fcn的tft‑lcd表面缺陷快速检测方法
CN108376655A (zh) * 2018-01-30 2018-08-07 北京世纪金光半导体有限公司 一种晶圆制造过程中检测缺陷的定位和跟踪方法

Also Published As

Publication number Publication date
US11995543B2 (en) 2024-05-28
CN110969175A (zh) 2020-04-07
WO2020063721A1 (en) 2020-04-02
US20210209749A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
CN110969175B (zh) 晶圆处理方法及装置、存储介质和电子设备
US9996768B2 (en) Neural network patch aggregation and statistics
US7333962B2 (en) Techniques to organize test results
CN106290378A (zh) 缺陷分类方法和缺陷检查系统
KR101889451B1 (ko) 트레이닝 데이터를 위한 가중치 이득 평가기
US8204714B2 (en) Method and computer program product for finding statistical bounds, corresponding parameter corners, and a probability density function of a performance target for a circuit
CN110096929A (zh) 基于神经网络的目标检测
US20180157991A1 (en) Apparatus and method for evaluating complexity of classification task
US20210406600A1 (en) Learning device, classification device, learning method, classification method, learning program, and classification program
CN112420125A (zh) 分子属性预测方法、装置、智能设备和终端
CN115565020A (zh) 一种基于改进神经网络的齿面损伤识别方法及装置
JP2018195643A (ja) 分類プログラム、分類装置および分類方法
Francisco et al. Multilayer CMP hotspot modeling through deep learning
Bach et al. Analyzing classifiers: Fisher vectors and deep neural networks
CN113449778A (zh) 用于量子数据分类的模型训练方法以及量子数据分类方法
CN116205918B (zh) 基于图卷积的多模态融合半导体检测方法、装置及介质
US20240346809A1 (en) Procedural video assessment
US20230029163A1 (en) Wafer map analysis system using neural network and method of analyzing wafer map using the same
CN113010687B (zh) 一种习题标签预测方法、装置、存储介质以及计算机设备
CN110895630B (zh) 晶圆堆叠方法及装置、存储介质和电子设备
CN114741697A (zh) 恶意代码分类方法、装置、电子设备和介质
CN113850479A (zh) 基于指标差异和变化机理的装备作战效能综合评估方法
CN111832629A (zh) 一种基于FPGA的faster-RCNN目标检测方法
US11978280B2 (en) Method and device for evaluating effect of classifying fuzzy attribute
US12074075B2 (en) Data analysis method, electronic device, and storage medium for graphical analysis of wafer yield

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant