CN105203941B - 晶圆测试特殊图案及探针卡缺陷的检验方法 - Google Patents
晶圆测试特殊图案及探针卡缺陷的检验方法 Download PDFInfo
- Publication number
- CN105203941B CN105203941B CN201410274164.3A CN201410274164A CN105203941B CN 105203941 B CN105203941 B CN 105203941B CN 201410274164 A CN201410274164 A CN 201410274164A CN 105203941 B CN105203941 B CN 105203941B
- Authority
- CN
- China
- Prior art keywords
- test
- wafer
- value
- chips
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种晶圆测试特殊图案及探针卡缺陷的检验方法。晶圆测试特殊图案检验方法是将晶圆区分为多个测试区块,其中各个测试区块包括多个芯片,利用探针卡的多个接点分别测试晶圆的各个测试区块中的芯片,以取得晶圆的测试图。然后,累加测试图的各个测试区块内有缺陷及无缺陷的芯片个数,分别进行卡方检定并计算其最大P值(P‑value)。最后,判断所有测试区块的最大P值的最小值是否小于某个预设的门限值,而若此最小值小于门限值,即判定晶圆的测试结果具有特殊图案。
Description
技术领域
本发明是有关于一种晶圆测试,且特别是有关于一种晶圆测试特殊图案及探针卡缺陷的检验方法。
背景技术
集成电路于最后封装测试之前,必须对晶圆中的各个芯片进行芯片探针测试(Chip Probing,CP),以过滤掉具有缺陷的芯片,并降低制作成本。芯片探针测试是利用探针卡的探针接触晶圆上的芯片,将测试讯号经由探针传导至芯片上,以测试芯片的功能,最后由测试程序判定各个芯片的好坏,以取得晶圆的测试图(map)。
在晶圆测试的过程中,可能会因为测试机台设定错误、探针卡误用或是探针卡损坏等原因,导致测试机台误判。如此,不但会造成良率不佳,亦造成产品的损失及测试时间的浪费。图1(a)及图1(b)绘示已知芯片针测的坏点(bad die)分布图,其中的每一个点代表芯片针测后所得到的坏点。图1(a)晶圆测试图的坏点分布呈随机图案,而图1(b)的坏点分布则具有特殊芯片针测图案(即集中于左上方的区块)。此特殊芯片针测图案很有可能是由上述各种原因所造成,而需要有效率地从一般的随机芯片针测图案中找出来,以减少测试机台误判的机率。
目前晶圆测试的结果均仰赖工程师依据经验判断是否具有特殊芯片针测图案,藉以提早发现并修复测试机台。然而,采用人工判断的方式通常没有效率且浪费人力成本。
发明内容
本发明提供一种晶圆测试特殊图案及探针卡缺陷的检验方法,可自动侦测出晶圆测试的特殊图案及探针卡缺陷。
本发明的晶圆测试特殊图案的检验方法,适于由测试机台判断晶圆的测试结果是否具有特殊图案。此方法是将晶圆区分为多个测试区块(partition),其中各个测试区块包括多个芯片(die),并利用探针卡(probe card)的多个接点(site)分别测试晶圆的各个测试区块中的芯片。然后,累加测试图的各个测试区块内有缺陷及无缺陷的芯片个数,分别进行卡方检定并计算其最大P值(P-value)。最后,判断所有测试区块的最大P值中的最小值是否小于某个预设的门限值,而若此最小值小于门限值,即判定晶圆的测试结果具有特殊图案。
在本发明的一实施例中,上述将晶圆区分为多个测试区块的步骤包括以晶圆的中心为圆心,将晶圆区分为多个扇形区块,并以不同半径的圆,将这些扇形区块区分为所述测试区块。
在本发明的一实施例中,上述将晶圆区分为多个测试区块的步骤包括将晶圆区分为宽度相同的多个长条区块,以做为所述测试区块。
在本发明的一实施例中,上述将晶圆区分为多个测试区块的步骤包括调整测试区块的范围,使得这些测试区块的面积相同。
在本发明的一实施例中,在上述利用多个接点分别测试所述芯片是否有缺陷,取得测试图的步骤之后,所述方法更包括以晶圆的中心为圆心,旋转测试区块的范围,并累加测试图中在旋转后的各个测试区块内有缺陷及无缺陷的芯片的个数,针对各个测试区块分别进行卡方检定并计算最大P值,以根据所有最大P值中的最小值是否小于门限值,判定晶圆的测试结果是否具有特殊图案。
在本发明的一实施例中,在上述判断最大P值中的最小值是否小于门限值的步骤中,若最小值小于门限值,所述方法便可确认其所对应的测试区块的测试图具有特殊图案。
本发明的晶圆测试探针卡缺陷的检验方法,适于由透过测试机台来判断探针卡是否具有缺陷。此方法是将晶圆区分为多个测试区块,其中各个测试区块包括多个芯片,并利用探针卡的多个接点分别测试至少一个晶圆,以判检测各个测试区块中的芯片是否有缺陷。接着,在接点测试之后,累加各个测试区块中有缺陷及无缺陷的芯片个数,分别进行卡方检定并计算最大P值。最后,判断所有接点的最大P值中的最小值是否小于门限值,而若最小值小于门限值,即判定探针卡具有缺陷。
在本发明的一实施例中,上述累加各个测试区块中有缺陷及无缺陷的芯片的个数时,将位于晶圆边缘的芯片的结果排除。
在本发明的一实施例中,上述累加各个测试区块中有缺陷及无缺陷的芯片的个数,分别进行卡方检定并计算最大P值的步骤时,更计算各个接点测试所述晶圆的芯片的总数,并判断此总数是否到达默认值,而当此总数到达默认值时,针对各个接点所测试的芯片,累加有缺陷及无缺陷的芯片的个数,并分别进行卡方检定以计算最大P值。
本发明的晶圆测试的检验方法,适于透过测试机台判断晶圆的测试图是否具有特殊图案。此方法是将晶圆区分为多个测试区块,其中各个测试区块包括多个芯片,并利用探针卡的多个接点分别测试至少一个晶圆中各个测试区块中的芯片。然后,累加各个晶圆中各个测试区块内有缺陷及无缺陷的芯片的个数,分别进行卡方检定以计算最大P值。最后,判断所有测试区块的的最大P值中的最小值是否小于门限值,而若此最小值小于门限值,即判定此晶圆测试具有缺陷。
基于上述,本发明的晶圆测试特殊图案及探针卡缺陷的检验方法通过将晶圆切分为多个测试区块,并针对各个测试区块进行测试,从而累加有缺陷及无缺陷的芯片个数,最后再以统计方法判定晶圆测试图是否具有特殊图案,或判定探针卡是否具有缺陷。藉此,可自动侦测晶圆测试特殊图案及探针卡缺陷,达到节省人力成本的目的。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1(a)及图1(b)绘示已知芯片针测的坏点分布图。
图2是依照本发明一实施例所绘示的晶圆测试特殊图案的检验方法流程图。
图3(a)~图3(c)是依照本发明一实施例所绘示的区分晶圆测试区块的示意图。
图4(a)~图4(c)是依照本发明一实施例所绘示的旋转晶圆测试区块的示意图。
图5是依照本发明一实施例所绘示的晶圆测试探针卡缺陷的检验方法流程图。
图6是依照本发明一实施例所绘示的探针卡测试区块的示意图。
图7是依照本发明一实施例所绘示的晶圆测试的示意图。
图8是依照本发明一实施例所绘示的排除边缘芯片的测试结果的示意图。
图9是依照本发明一实施例所绘示的晶圆测试的检验方法流程图。
【符号说明】
32、34、36、60、80:晶圆
62:区块
64、82:芯片
72、74、76:范围
S202~S212:本发明一实施例的晶圆测试特殊图案的检验方法的各步骤
S502~S512:本发明一实施例的晶圆测试探针卡缺陷的检验方法的各步骤
S902~S912:本发明一实施例的晶圆测试的检验方法的各步骤
具体实施方式
本发明是依据测试需求将晶圆区分为多个测试区块(partition),经由探针卡测试各个测试区块内的芯片(die)后,计算各个测试区块中有缺陷及无缺陷的芯片个数,再利用卡方检定(Chi-square Test)等统计方法做检验。藉此,可自动判定出晶圆测试图是否具有特殊图案,亦可判定用以测试芯片的探针卡是否具有缺陷。以下将分别举实施例详细说明。
关于晶圆测试特殊图案的检验,图2是依照本发明一实施例所绘示的晶圆测试特殊图案的检验方法流程图。请参照图2,本实施例的方法适于由测试机台判断晶圆的测试结果是否具有特殊图案,其步骤如下:
首先,由测试机台根据测试人员的测试需求,将晶圆区分为多个测试区块,其中各个测试区块包括多个芯片(步骤S202)。其中,测试机台可依据测试人员所要测试的芯片探针测试(Chip Probing,CP)图案将晶圆划分为多个测试区块,以进行后续的测试。此芯片针测图案例如包括群聚图案(cluster pattern)、直线图案或其他各种形状的图案,在此不设限。
详言之,在一实施例中,若测试人员选择要测试群聚图案,测试机台即会以晶圆的中心为圆心,将晶圆切分为多个扇形区块,并以不同半径的圆,再将这些扇形区块区分为多个测试区块。在另一实施例中,若测试人员选择要测试直线图案,测试机台则会直接将晶圆切分为多个宽度相同的长条区块,以做为测试区块。
举例来说,图3(a)~图3(c)是依照本发明一实施例所绘示的区分晶圆测试区块的示意图。其中,若要判断测试结果是否具有群聚图案,由于有缺陷芯片的群聚可能集中在晶圆上的特定区块,故可采用如图3(a)所示的区分方式。即,以晶圆32的中心为圆心,将晶圆32区分为多个扇形区块,并将晶圆32的半径切为三等分(每等分的长度为r),而分别以半径为r、2r的圆再将这些扇形区块区分为如图3(a)所示的多个测试区块。
需注意的是,图3(a)的区分方式是个别比较每个测试区块以判断是否具有群聚图案,而在另一实施例中,则可进一步调整这些测试区块的范围,使得各个测试区块的面积相同。基于面积相同的条件下,每个测试区块中的总芯片数(gross die counts)相同,故此种区分方式可进一步在测试区块之间比较出,有较多缺陷芯片的区块(即具有群聚图案)。如图3(b)所示,除了以晶圆34的中心为圆心,将晶圆34区分为多个扇形区块外,可进一步调整用以区分扇形区块的圆,使得圆心及各个圆之间的距离为r1、r2、r3,且r1>r2>r3,从而使得经由这些圆区分后的测试区块的面积相同。
另一方面,若要判断测试结果是否具有直线图案,则可采用如图3(c)所示的区分方式。即,将晶圆36区分为宽度为d的多个长条区块,以做为测试区块。
回到图2的流程,接着测试机台即可利用探针卡(probe card)的多个接点(site)分别对晶圆各个测试区块中的芯片进行测试,以取得晶圆的测试图(map)(步骤S204)。其中,随着探针卡种类的不同,其中配置的接点数目可能有32、64甚至数百个,而配置有多个接点的探针卡可在每一次的测试中,同时针对相同数目的芯片进行芯片针测。利用探针卡对单一晶圆中不同区块的芯片分别进行芯片针测,最后再整合各个区块的芯片针测结果,即可得到整个晶圆的测试图。此测试图可表示出晶圆中有缺陷及无缺陷的芯片位置。
接着,测试机台会针对各个测试区块中有缺陷及无缺陷的芯片进行卡方检定,以判断有缺陷或无缺陷的芯片是否具有特殊图案。详言之,测试机台会累加测试图中各个测试区块内有缺陷及无缺陷的芯片的个数,分别进行卡方检定并计算最大P值(步骤S206)。其中,针对各个测试区块,测试机台会累加有缺陷的芯片个数,进行卡方检定并计算其P值,并累加无缺陷的芯片的个数,进行卡方检定并计算其P值,然后再取这两个P值中的最大值做为最大P值。
举例来说,假设晶圆总共区分为m个测试区块。在判断第i个测试区块中有缺陷芯片(fail die)是否具有特殊图案时,可计算其卡方统计量如下:
接着,可计算P值FPVi如下:
其中,Fi和EFi分别代表第i个测试区块中有缺陷芯片的真实数目及预测数目,而代表自由度(degrees of freedom)为1的卡方分布(chi-square distribution)。
另一方面,在判断第i个测试区块中无缺陷芯片(pass die)是否具有特殊图案时,可计算其卡方统计量如下:
接着,可计算P值PPVi如下:
其中,Pi和EPi分别代表第i个测试区块中无缺陷芯片的真实数目及预测数目。
针对每一个测试区块i,由上述计算的有缺陷芯片的P值FPVi和及无缺陷芯片的P值PPVi中取最大值,即可得到最大P值PVi如下:
PVi=max(FPVi,PPVi),i=1,...,m (5)
最后,测试机台会判断所有测试区块的最大P值中的最小值是否小于一个门限值(步骤S208)。其中,此门限值为名义误警率(Nominal false-alarm rate)α,其数值例如为0.05,但不限于此。上述判断式可以数学式表示如下:
min(PV1,…,PVm)<α (6)
其中,若所有测试区块的最大P值中的最小值小于门限值,即可判定此晶圆的测试图具有特殊图案(步骤S210)。反之,若所有测试区块的最大P值中的最小值皆不小于门限值,则可判定晶圆的测试图不具有特殊图案(步骤S212)。
通过上述方法,即可自动侦测出晶圆测试中的特殊图案,并可找出具有特殊图案的测试区块以便测试人员进行修复,达到节省人力成本的目的。
值得一提的是,采用上述实施例所述的区分方式,可能会将属于同一个群聚或同一条直线的芯片切分成两个或多个测试区块,造成统计结果无法反映真实的分布状况。对此,在一实施例中,测试机台在取得晶圆的测试图之后,除了会针对各个测试区块判断有缺陷或无缺陷的芯片是否具有特殊图案外,还会进一步以晶圆的中心为圆心,旋转这些测试区块的范围,并累加测试图中在旋转后的各个测试区块内有缺陷及无缺陷的所述芯片的个数,分别进行卡方检定并计算最大P值,以根据这些最大P值中的最小值是否小于门限值,来判定晶圆的测试图是否具有特殊图案。
举例来说,图4(a)~图4(c)是依照本发明一实施例所绘示的旋转晶圆测试区块的示意图。本实施例适于判断测试结果是否具有群聚图案,在图4(a)中,测试机台是以类似上述图3(a)的方式将晶圆区分为多个测试区块。待测试机台针对图4(a)的测试区块检验是否具有特殊图案后,即会以图4(b)的方式将测试区块旋转一定角度,并针对旋转后的测试区块再次进行卡方检定,以判定此晶圆是否具有特殊图案。待测试机台针对图4(b)的测试区块判定是否具有特殊图案后,即会以图4(c)的方式再将测试区块旋转一定角度,并针对旋转后的测试区块再次进行卡方检定,以判定此晶圆是否具有特殊图案。上述旋转的角度可由测试人员依其需求自由选定,在此不设限。通过多次旋转测试区块以进行特殊图案的判定,可降低因为芯片群聚被切分至不同测试区块而导致误判的机率,提升特殊图案判定的准确性。
此外,通过上述方法,除了可自动侦测出晶圆测试具有特殊图案外,还可进一步判断出特殊图案的位置,以便测试人员进行修复。详言之,测试机台可从上述所计算的所有最大P值中,找出小于门限值的最大P值所对应的测试区块,从而认定该测试区块内的芯片测试结果具有特殊图案。
另一方面,关于晶圆测试探针卡缺陷的检验,图5是依照本发明一实施例所绘示的晶圆测试探针卡缺陷的检验方法流程图。请参照图2,本实施例的方法适于由测试机台判断用以测试晶圆的探针卡是否具有缺陷,其步骤如下:
首先,由测试机台根据探针卡的种类及尺寸,将晶圆区分为多个测试区块,其中各个测试区块包括多个芯片(步骤S502)。其中,与前述实施例不同的是,在本实施例中,测试机台是根据所使用探针卡接点的数目来区分测试区块。详言之,探针卡接点的数目可决定测试机台每次进行芯片针测可测试的芯片数目,而探针卡上接点的排列则可决定测试机台进行芯片针测可测试的测试区块。
举例来说,图6是依照本发明一实施例所绘示的探针卡测试区块的示意图。请参照图6,当测试机台使用的探针卡具有6个接点且6个接点是采用3×2的方形排列时,可将晶圆60对应区分为多个3×2的方形区块(例如区块62),以便由探针卡进行芯片针测。其中,各个区块左上角的芯片(例如芯片64)即是由探针卡上位于左上角的接点来进行芯片针测。通过探针卡依序对晶圆60的这些区块进行晶圆针测,最后即可得到整个晶圆的测试图,而统计各个区块中不同位置芯片(例如左上角芯片)的针测结果,则可用以判断探针卡是否具有缺陷。
回到图5的流程,测试机台接着利用探针卡的多个接点分别对至少一个晶圆中各个测试区块的芯片进行测试(步骤S504)。其中,测试机台是利用探针卡依序对上述所区分的测试区块进行芯片针测,但所测试的晶圆不限于一个。详言之,晶圆测试结果除了会受到探针卡接点良率(site yield)的影响,也会受到晶圆良率(wafer yield)的影响。为了避免单一晶圆的测试受到该晶圆良率的影响,无法真实反映出探针卡接点的缺陷,且仅测试单一晶圆时样本可能不足,故本实施例的测试机台可同时测试多个晶圆。以图7为例,测试机台可先针对晶圆1~5(范围72)进行测试,再针对晶圆2~6(范围74)进行测试,再针对晶圆3~7(范围76)进行测试,以此类推。
接着,测试机台会累加各个接点测试上述测试区块中有缺陷及无缺陷的芯片个数,分别进行卡方检定以计算最大P值(步骤S506)。详言之,针对各个接点所测试的芯片,测试机台例如会累加有缺陷的芯片的个数,进行卡方检定以计算其P值,并累加无缺陷的芯片的个数,进行卡方检定以计算其P值,然后再取这两个P值中的最大值做为最大P值。类似于上述实施例针对每个测试区块的测试结果中有缺陷及无缺陷的芯片进行卡方检定的方式,本实施例是针对每个接点对每个晶圆的每个测试区块的测试结果中有缺陷及无缺陷的芯片进行卡方检定,从而得到最大P值,其计算方法与前述实施例相类似,故在此不再赘述。
需注意的是,由于位于晶圆边缘的芯片容易受到各种因素的影响而有较高的失效率(fail rate),因此在一实施例中,测试机台在累加有缺陷及无缺陷的芯片的个数时,例如会将位于晶圆边缘的芯片的测试结果排除。以图8为例,测试机台会将位于晶圆80边缘的芯片(例如芯片82)的测试结果排除,即不将这些芯片是否具有缺陷的结果计入卡方检定的范围内。
此外,在另一实施例中,在进行卡方检定前,测试机台会累加每个接点所测试的芯片总数,以确定其所测试的芯片数目足以用来判定其是否具有缺陷。详言之,测试机台累加各个接点测试所述晶圆的测试区块的芯片总数(排除边缘芯片),并判断此总数是否到达一个默认值(例如300个),而当总数到达此默认值时,才针对各个接点所测试的芯片,累加有缺陷及无缺陷的芯片的个数,并分别进行卡方检定以计算最大P值。
最后,测试机台会判断所有接点的最大P值中的最小值是否小于门限值(步骤S508)。其中,若所有接点的最大P值中的最小值小于门限值,即可判定探针卡具有缺陷(步骤S510)。反之,若所有接点的最大P值中的最小值皆不小于门限值,则可判定探针卡不具有缺陷(步骤S512)。
通过上述方法,除了可自动侦测出晶圆测试中探针卡的缺陷外,还可进一步判断出具有缺陷的接点的位置,以便测试人员进行修复。详言之,测试机台可从上述所计算的所有最大P值中,找出小于门限值的最大P值所对应的接点,从而认定该接点具有缺陷。
值得一提的是,本发明的方法不仅可应用于特殊图案与探针卡缺陷的检验,还可应用至晶圆上具有两个种类的任意特征的特殊图案侦测或其他缺陷的侦测,甚至可应用至任意对象上的特殊图案侦测或缺陷侦测,而不限于上述实施方式。以下则再举一实施例详细说明。
图9是依照本发明一实施例所绘示的晶圆测试的检验方法流程图。请参照图9,本实施例的方法适于由测试机台判断晶圆的测试结果是否具有缺陷,其步骤如下:
首先,由测试机台根据测试人员的测试需求,将晶圆区分为多个测试区块,其中各个测试区块包括多个芯片(步骤S902)。其中,测试机台可依据测试人员所要测试的芯片针测图案、接点的测试范围或其他条件,将晶圆划分为多个测试区块,以进行后续的测试。
接着,由测试机台利用探针卡的多个接点分别对至少一个晶圆中各个晶圆的测试区块中的芯片进行测试(步骤S904)。其中,测试机台例如是利用探针卡依序对上述所区分的测试区块进行芯片针测,但所测试的晶圆不限于一个。
然后,测试机台会累加各个晶圆的各个测试区块内有缺陷及无缺陷的芯片的个数,分别进行卡方检定以计算最大P值(步骤S906)。与前述实施例不同的是,在本实施例中,测试机台可针对不同晶圆内的不同测试区块进行卡方检定,而不限于单一晶圆,也不限于接点位置。
最后,测试机台会判断所有测试区块的最大P值中的最小值是否小于门限值(步骤S908)。其中,若所有测试区块的最大P值中的最小值小于门限值,即可判定晶圆测试具有缺陷(步骤S910)。反之,若所有测试区块的最大P值中的最小值不小于门限值,则可判定晶圆测试不具有缺陷(步骤S912)。
通过上述方法,即可自动侦测出晶圆测试中的缺陷,并可找出具有缺陷的测试区块以便测试人员进行修复,达到节省人力成本的目的。
综上所述,本发明的晶圆测试特殊图案及探针卡缺陷的检验方法依据所要测试的特殊图案或探针卡接点配置将晶圆区分为多个测试区块以分别进行芯片针测,针对各个测试区块的测试结果,本发明利用卡方检定的方式,以检验测试结果是否出现异常,从而自动判断出晶圆测试的特殊图案及探针卡缺陷。藉此,可节省测试人员自行判断所花费的人力。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (10)
1.一种晶圆测试特殊图案的检验方法,适于由一测试机台判断一晶圆的测试结果是否具有特殊图案,该方法包括下列步骤:
区分该晶圆为多个测试区块(partition),其中各所述测试区块包括多个芯片(die);
利用一探针卡(probe card)的多个接点(site)分别测试该晶圆的各所述测试区块中的所述芯片,取得该晶圆的一测试图(map);
累加该测试图的各所述测试区块内有缺陷及无缺陷的所述芯片的个数,分别进行卡方检定并计算一最大P值(P value);
判断所有测试区块的所述最大P值中的一最小值是否小于一门限值;以及
若该最小值小于该门限值,则判定该晶圆的该测试图具有该特殊图案;
其中,所述累加该测试图的各所述测试区块内有缺陷及无缺陷的所述芯片的个数,分别进行卡方检定并计算一最大P值,包括:
假设晶圆总共区分为m个测试区块,在判断第i个测试区块中有缺陷芯片是否具有特殊图案时,可计算其卡方统计量如下:
<mrow>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>F</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>=</mo>
<mfrac>
<msup>
<mrow>
<mo>(</mo>
<msub>
<mi>F</mi>
<mi>i</mi>
</msub>
<mo>-</mo>
<msub>
<mi>EF</mi>
<mi>i</mi>
</msub>
<mo>)</mo>
</mrow>
<mn>2</mn>
</msup>
<mrow>
<msub>
<mi>EF</mi>
<mi>i</mi>
</msub>
</mrow>
</mfrac>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
</mrow>
接着,可计算P值FPVi如下:
<mrow>
<msub>
<mi>FPV</mi>
<mi>i</mi>
</msub>
<mo>=</mo>
<mi>P</mi>
<mrow>
<mo>(</mo>
<msubsup>
<mi>&chi;</mi>
<mn>1</mn>
<mn>2</mn>
</msubsup>
<mo>></mo>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>F</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>2</mn>
<mo>)</mo>
</mrow>
</mrow>
其中,Fi和EFi分别代表第i个测试区块中有缺陷芯片的真实数目及预测数目,而代表自由度为1的卡方分布;
另一方面,在判断第i个测试区块中无缺陷芯片是否具有特殊图案时,可计算其卡方统计量如下:
<mrow>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>=</mo>
<mfrac>
<msup>
<mrow>
<mo>(</mo>
<msub>
<mi>P</mi>
<mi>i</mi>
</msub>
<mo>-</mo>
<msub>
<mi>EP</mi>
<mi>i</mi>
</msub>
<mo>)</mo>
</mrow>
<mn>2</mn>
</msup>
<mrow>
<msub>
<mi>EP</mi>
<mi>i</mi>
</msub>
</mrow>
</mfrac>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>3</mn>
<mo>)</mo>
</mrow>
</mrow>
接着,可计算P值PPVi如下:
<mrow>
<msub>
<mi>PPV</mi>
<mi>i</mi>
</msub>
<mo>=</mo>
<mi>P</mi>
<mrow>
<mo>(</mo>
<msubsup>
<mi>&chi;</mi>
<mn>1</mn>
<mn>2</mn>
</msubsup>
<mo>></mo>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>4</mn>
<mo>)</mo>
</mrow>
</mrow>
其中,Pi和EPi分别代表第i个测试区块中无缺陷芯片的真实数目及预测数目;
针对每一个测试区块i,由上述计算的有缺陷芯片的P值FPVi和无缺陷芯片的P值PPVi中取最大值,即可得到最大P值PVi如下:
PVi=max(FPVi,PPVi),i=1,...,m (5)。
2.根据权利要求1所述的晶圆测试特殊图案的检验方法,其中区分该晶圆为所述测试区块的步骤包括:
以该晶圆的中心为圆心,区分该晶圆为多个扇形区块,并以不同半径的圆,区分所述扇形区块为所述测试区块。
3.根据权利要求1所述的晶圆测试特殊图案的检验方法,其中区分该晶圆为所述测试区块的步骤包括:
区分该晶圆为宽度相同的多个长条区块,以做为所述测试区块。
4.根据权利要求1所述的晶圆测试特殊图案的检验方法,其中区分该晶圆为所述测试区块的步骤包括:
调整所述测试区块的范围,使得所述测试区块的面积相同。
5.根据权利要求1所述的晶圆测试特殊图案的检验方法,其中在利用该探针卡的所述接点分别测试该晶圆的各所述测试区块中的所述芯片,取得该晶圆的该测试图的步骤之后,更包括:
以该晶圆的中心为圆心,旋转所述测试区块的范围;以及
累加该测试图中在旋转后的各所述测试区块内有缺陷及无缺陷的所述芯片的个数,分别进行该卡方检定并计算该最大P值,以根据所述最大P值中的该最小值是否小于该门限值,判定该晶圆的该测试结果是否具有该特殊图案。
6.根据权利要求1所述的晶圆测试特殊图案的检验方法,其中在判断所述最大P值中的该最小值是否小于该门限值的步骤中,若该最小值小于该门限值,所述方法更包括:
判断小于该门限值的该最大P值所对应的该测试区块的该测试结果具有该特殊图案。
7.一种晶圆测试探针卡缺陷的检验方法,适于由一测试机台判断用以测试晶圆的一探针卡是否具有缺陷,该方法包括下列步骤:
区分该晶圆为多个测试区块,其中各所述测试区块包括多个芯片;
利用该探针卡的多个接点分别测试至少一晶圆中各所述晶圆的所述测试区块中的所述芯片;
累加各所述接点测试所述晶圆的所述测试区块的所述芯片的结果中有缺陷及无缺陷的所述芯片的个数,分别进行卡方检定以计算一最大P值;
判断所有接点的所述最大P值中的一最小值是否小于一门限值;以及
若该最小值小于该门限值,判定该探针卡具有缺陷;
其中,所述累加各所述接点测试所述晶圆的所述测试区块的所述芯片的结果中有缺陷及无缺陷的所述芯片的个数,分别进行卡方检定以计算一最大P值,包括:
假设晶圆总共区分为m个测试区块,在判断第i个测试区块中有缺陷芯片是否具有特殊图案时,可计算其卡方统计量如下:
<mrow>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>F</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>=</mo>
<mfrac>
<msup>
<mrow>
<mo>(</mo>
<msub>
<mi>F</mi>
<mi>i</mi>
</msub>
<mo>-</mo>
<msub>
<mi>EF</mi>
<mi>i</mi>
</msub>
<mo>)</mo>
</mrow>
<mn>2</mn>
</msup>
<mrow>
<msub>
<mi>EF</mi>
<mi>i</mi>
</msub>
</mrow>
</mfrac>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
</mrow>
接着,可计算P值FPVi如下:
<mrow>
<msub>
<mi>FPV</mi>
<mi>i</mi>
</msub>
<mo>=</mo>
<mi>P</mi>
<mrow>
<mo>(</mo>
<msubsup>
<mi>&chi;</mi>
<mn>1</mn>
<mn>2</mn>
</msubsup>
<mo>></mo>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>F</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>2</mn>
<mo>)</mo>
</mrow>
</mrow>
其中,Fi和EFi分别代表第i个测试区块中有缺陷芯片的真实数目及预测数目,而代表自由度为1的卡方分布;
另一方面,在判断第i个测试区块中无缺陷芯片是否具有特殊图案时,可计算其卡方统计量如下:
<mrow>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>=</mo>
<mfrac>
<msup>
<mrow>
<mo>(</mo>
<msub>
<mi>P</mi>
<mi>i</mi>
</msub>
<mo>-</mo>
<msub>
<mi>EP</mi>
<mi>i</mi>
</msub>
<mo>)</mo>
</mrow>
<mn>2</mn>
</msup>
<mrow>
<msub>
<mi>EP</mi>
<mi>i</mi>
</msub>
</mrow>
</mfrac>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>3</mn>
<mo>)</mo>
</mrow>
</mrow>
接着,可计算P值PPVi如下:
<mrow>
<msub>
<mi>PPV</mi>
<mi>i</mi>
</msub>
<mo>=</mo>
<mi>P</mi>
<mrow>
<mo>(</mo>
<msubsup>
<mi>&chi;</mi>
<mn>1</mn>
<mn>2</mn>
</msubsup>
<mo>></mo>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>4</mn>
<mo>)</mo>
</mrow>
</mrow>
其中,Pi和EPi分别代表第i个测试区块中无缺陷芯片的真实数目及预测数目;
针对每一个测试区块i,由上述计算的有缺陷芯片的P值FPVi和无缺陷芯片的P值PPVi中取最大值,即可得到最大P值PVi如下:
PVi=max(FPVi,PPVi),i=1,...,m (5)。
8.根据权利要求7所述的晶圆测试探针卡缺陷的检验方法,其中累加各所述接点测试所述晶圆的所述测试区块的所述芯片的结果中有缺陷及无缺陷的所述芯片的个数,分别进行卡方检定以计算该最大P值的步骤更包括:
在累加有缺陷及无缺陷的所述芯片的个数时,排除位于所述晶圆的一边缘的所述芯片的该结果。
9.根据权利要求7所述的晶圆测试探针卡缺陷的检验方法,其中累加各所述接点测试所述晶圆的所述测试区块的所述芯片的结果中有缺陷及无缺陷的所述芯片的个数,分别进行卡方检定以计算该最大P值的步骤更包括:
累加各所述接点测试所述晶圆的所述测试区块的所述芯片的总数,并判断该总数是否到达一默认值;以及
当该总数到达该默认值时,针对各所述接点所测试的所述芯片,累加有缺陷及无缺陷的所述芯片的个数,并分别进行卡方检定以计算该最大P值。
10.一种晶圆测试的检验方法,适于由一测试机台判断一晶圆的测试结果是否具有缺陷,该方法包括下列步骤:
区分该晶圆为多个测试区块,其中各所述测试区块包括多个芯片;
利用一探针卡的多个接点分别测试至少一晶圆中各所述晶圆的所述测试区块中的所述芯片;
累加各所述晶圆的各所述测试区块内有缺陷及无缺陷的所述芯片的个数,分别进行卡方检定以计算一最大P值;
判断所有测试区块的所述最大P值的一最小值是否小于一门限值;以及
若该最小值小于该门限值,判定该晶圆测试具有该缺陷;
其中,所述累加各所述晶圆的各所述测试区块内有缺陷及无缺陷的所述芯片的个数,分别进行卡方检定以计算一最大P值,包括:
假设晶圆总共区分为m个测试区块,在判断第i个测试区块中有缺陷芯片是否具有特殊图案时,可计算其卡方统计量如下:
<mrow>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>F</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>=</mo>
<mfrac>
<msup>
<mrow>
<mo>(</mo>
<msub>
<mi>F</mi>
<mi>i</mi>
</msub>
<mo>-</mo>
<msub>
<mi>EF</mi>
<mi>i</mi>
</msub>
<mo>)</mo>
</mrow>
<mn>2</mn>
</msup>
<mrow>
<msub>
<mi>EF</mi>
<mi>i</mi>
</msub>
</mrow>
</mfrac>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
</mrow>
接着,可计算P值FPVi如下:
<mrow>
<msub>
<mi>FPV</mi>
<mi>i</mi>
</msub>
<mo>=</mo>
<mi>P</mi>
<mrow>
<mo>(</mo>
<msubsup>
<mi>&chi;</mi>
<mn>1</mn>
<mn>2</mn>
</msubsup>
<mo>></mo>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>F</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>2</mn>
<mo>)</mo>
</mrow>
</mrow>
其中,Fi和EFi分别代表第i个测试区块中有缺陷芯片的真实数目及预测数目,而代表自由度为1的卡方分布;
另一方面,在判断第i个测试区块中无缺陷芯片是否具有特殊图案时,可计算其卡方统计量如下:
<mrow>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>=</mo>
<mfrac>
<msup>
<mrow>
<mo>(</mo>
<msub>
<mi>P</mi>
<mi>i</mi>
</msub>
<mo>-</mo>
<msub>
<mi>EP</mi>
<mi>i</mi>
</msub>
<mo>)</mo>
</mrow>
<mn>2</mn>
</msup>
<mrow>
<msub>
<mi>EP</mi>
<mi>i</mi>
</msub>
</mrow>
</mfrac>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>3</mn>
<mo>)</mo>
</mrow>
</mrow>
接着,可计算P值PPVi如下:
<mrow>
<msub>
<mi>PPV</mi>
<mi>i</mi>
</msub>
<mo>=</mo>
<mi>P</mi>
<mrow>
<mo>(</mo>
<msubsup>
<mi>&chi;</mi>
<mn>1</mn>
<mn>2</mn>
</msubsup>
<mo>></mo>
<msubsup>
<mi>&chi;</mi>
<mrow>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mn>2</mn>
</msubsup>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>4</mn>
<mo>)</mo>
</mrow>
</mrow>
其中,Pi和EPi分别代表第i个测试区块中无缺陷芯片的真实数目及预测数目;
针对每一个测试区块i,由上述计算的有缺陷芯片的P值FPVi和无缺陷芯片的P值PPVi中取最大值,即可得到最大P值PVi如下:
PVi=max(FPVi,PPVi),i=1,...,m (5)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410274164.3A CN105203941B (zh) | 2014-06-20 | 2014-06-20 | 晶圆测试特殊图案及探针卡缺陷的检验方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410274164.3A CN105203941B (zh) | 2014-06-20 | 2014-06-20 | 晶圆测试特殊图案及探针卡缺陷的检验方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105203941A CN105203941A (zh) | 2015-12-30 |
CN105203941B true CN105203941B (zh) | 2018-01-16 |
Family
ID=54951723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410274164.3A Active CN105203941B (zh) | 2014-06-20 | 2014-06-20 | 晶圆测试特殊图案及探针卡缺陷的检验方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105203941B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI581213B (zh) * | 2015-12-28 | 2017-05-01 | 力晶科技股份有限公司 | 物品缺陷檢測方法、影像處理系統與電腦可讀取記錄媒體 |
CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
CN110969175B (zh) | 2018-09-29 | 2022-04-12 | 长鑫存储技术有限公司 | 晶圆处理方法及装置、存储介质和电子设备 |
CN114002576A (zh) * | 2020-07-28 | 2022-02-01 | 长鑫存储技术有限公司 | 针测卡异常判断方法及装置 |
CN113393422B (zh) * | 2021-05-14 | 2022-03-22 | 深圳米飞泰克科技股份有限公司 | 确定探针卡异常的方法、装置、终端设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5787190A (en) * | 1995-06-07 | 1998-07-28 | Advanced Micro Devices, Inc. | Method and apparatus for pattern recognition of wafer test bins |
CN101369516A (zh) * | 2007-08-17 | 2009-02-18 | 京元电子股份有限公司 | 标记晶圆的方法、标记劣品晶粒的方法、晶圆对位的方法、以及晶圆测试机 |
CN201637843U (zh) * | 2010-03-22 | 2010-11-17 | 华润赛美科微电子(深圳)有限公司 | 探针台测试监控装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101195226B1 (ko) * | 2005-12-29 | 2012-10-29 | 삼성전자주식회사 | 반도체 웨이퍼 분석 시스템 |
US7937234B2 (en) * | 2008-08-29 | 2011-05-03 | Intel Corporation | Classification of spatial patterns on wafer maps |
-
2014
- 2014-06-20 CN CN201410274164.3A patent/CN105203941B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5787190A (en) * | 1995-06-07 | 1998-07-28 | Advanced Micro Devices, Inc. | Method and apparatus for pattern recognition of wafer test bins |
CN101369516A (zh) * | 2007-08-17 | 2009-02-18 | 京元电子股份有限公司 | 标记晶圆的方法、标记劣品晶粒的方法、晶圆对位的方法、以及晶圆测试机 |
CN201637843U (zh) * | 2010-03-22 | 2010-11-17 | 华润赛美科微电子(深圳)有限公司 | 探针台测试监控装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105203941A (zh) | 2015-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105203941B (zh) | 晶圆测试特殊图案及探针卡缺陷的检验方法 | |
US9435847B2 (en) | Method for testing special pattern and probe card defect in wafer testing | |
US10761128B2 (en) | Methods and systems for inline parts average testing and latent reliability defect detection | |
US20140198975A1 (en) | Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method | |
CN104062305B (zh) | 一种集成电路缺陷的分析方法 | |
US8817251B2 (en) | Defect inspection method | |
WO2022028102A1 (zh) | 测试方法及测试系统 | |
CN103646899B (zh) | 晶圆缺陷检测方法 | |
CN112967942A (zh) | 晶圆测试方法和装置、计算机存储介质及计算机设备 | |
US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
TWI504911B (zh) | 晶圓測試特殊圖案及探針卡缺陷的檢驗方法 | |
CN107611047B (zh) | 一种晶圆检测方法 | |
US7557598B2 (en) | Method of inspecting quiescent power supply current in semiconductor integrated circuit and device for executing the method | |
US11047810B2 (en) | Method for monitoring the functional state of a system for computer-tomographic examination of workpieces | |
CN101236914A (zh) | 晶片外观检查设备 | |
JP2021072392A (ja) | 半導体ウェーハの評価方法、半導体ウェーハの選別方法及びデバイスの製造方法 | |
CN109884078B (zh) | 分层晶片检测 | |
CN104198495A (zh) | 检测半导体衬底出现阶梯演变异常的方法 | |
KR101482758B1 (ko) | 문제 검출 방법 | |
TWI592810B (zh) | 衡量二元資料於時間等級的群聚級別的無母數分析方法 | |
CN109270480B (zh) | 检测源监控单元的方法 | |
US20100014745A1 (en) | Inspecting method and inspecting equipment | |
CN104183511A (zh) | 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法 | |
CN107437514B (zh) | 一种针对产品量测区域缺陷监控的方法 | |
JP2013120875A (ja) | 半導体ウエハのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |