WO2022028102A1 - 测试方法及测试系统 - Google Patents

测试方法及测试系统 Download PDF

Info

Publication number
WO2022028102A1
WO2022028102A1 PCT/CN2021/099429 CN2021099429W WO2022028102A1 WO 2022028102 A1 WO2022028102 A1 WO 2022028102A1 CN 2021099429 W CN2021099429 W CN 2021099429W WO 2022028102 A1 WO2022028102 A1 WO 2022028102A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
tested
chip
wafer
result
Prior art date
Application number
PCT/CN2021/099429
Other languages
English (en)
French (fr)
Inventor
郑宇廷
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Priority to US17/445,946 priority Critical patent/US20220043051A1/en
Publication of WO2022028102A1 publication Critical patent/WO2022028102A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Definitions

  • the embodiments of the present application provide a testing method, which includes: testing the wafer to be tested based on a preset test area, obtaining the detection results of each chip in the wafer to be tested;
  • the discrete point distribution map of the test results of the chip, the discrete points in the discrete point distribution map are used to represent the position of the abnormal chip in the wafer to be tested; based on the pattern distribution characteristics of the preset test area, the discrete point distribution map is divided into multiple A test area is obtained, and the test result distribution graph is obtained.
  • the test result distribution graph is used to represent the graph characteristics of the discrete point distribution graph; the correlation between the test result distribution graph and the graph distribution feature of the preset test area is obtained; Wafer test results.
  • judging whether the chip to be tested is a normal chip or an abnormal chip based on the specific test values includes: arranging all the specific test values in ascending order according to the size of the specific test values; arbitrarily selecting two test results in the ascending order as the first test result and The second test result, and the second test result is greater than the first test result; the test result corresponding to the chip to be tested as a discrete point includes at least a preset number of abnormal test values, and the specific test value Q satisfies: Q ⁇ Q1-1.5*Iqr Or Q ⁇ Q2+1.5*Iqr, the specific test data Q is the abnormal test value, Q1 is the specific test value of the first test result, Q2 is the specific test value of the second test result, and Iqr is the second test result and the first test result. Interquartile range of results.
  • the discrete point distribution diagram is divided into multiple test areas, and the test result distribution diagram is obtained, including: based on the area division method of the cross, evenly dividing the discrete point distribution diagram into the first A test area, a second test area, a third test area, and a fourth test area; count the number and position differences of discrete points in the first test area, the second test area, the third test area, and the fourth test area, and obtain the test Result distribution graph.
  • FIGS. 2 and 3 are schematic diagrams of sorting methods provided by an embodiment of the present application.
  • FIG. 7 to 9 are schematic structural diagrams of a testing system provided by another embodiment of the present application.
  • the discrete point distribution map of the detection results of each chip in the wafer to be tested is obtained.
  • the discrete point distribution map is used to ensure the position and number of discrete points in the wafer to be tested, and the discrete points are used to represent abnormal chips in the wafer to be tested. in the location.
  • the discrete point distribution map is divided into multiple test areas, including: based on the area division method of the cross, evenly dividing the discrete point distribution map into first Test area 201 , second test area 202 , third test area 203 and fourth test area 204 .
  • the cross point is the center position of the discrete point distribution map to ensure that the divided first test area 201 , second test area 202 , third test area 203 and fourth test area 204 have the same size. Count the number and position differences of discrete points in the first test area 201 , the second test area 202 , the third test area 203 and the fourth test area 204 to obtain a test result distribution graph.
  • the method of counting the number and position difference of discrete points in the first test area 201 , the second test area 202 , the third test area 203 and the fourth test area 204 includes: passing the chi-square test (chi-square, X2) The difference in the number of discrete points in the first test area 201 , the second test area 202 , the third test area 203 and the fourth test area 204 is counted in the manner of . The difference in the number of discrete points in the first test area 201 , the second test area 202 , the third test area 203 and the fourth test area 204 is obtained by means of chi-square test, and the obtained test results are highly convincing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种测试方法及测试系统，其中，测试方法包括：基于预设测试区域对待测晶圆进行检测，获取待测晶圆中各个芯片的检测结果（101）；获取待测晶圆中各个芯片的检测结果的离散点分布图（102），离散点分布图中的离散点用于表征异常芯片在待测晶圆中的位置；基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形（103），测试结果分布图形用于表征离散点分布图的图形特征；获取测试结果分布图形和预设测试区域的图形分布特征的相关性（104）；基于相关性获取待测晶圆的测试结果（105），以解决目前识别晶圆测试存在的误差及时效性问题。

Description

测试方法及测试系统
交叉引用
本申请引用于2020年8月6日递交的名称为“测试方法及测试系统”的第202010782416.9号中国专利申请，其通过引用被全部并入本申请。
技术领域
本申请涉及半导体测试技术领域，特别涉及一种测试方法及测试系统。
背景技术
集成电路的制程过程，通常可分为晶圆制程、晶圆测试、晶圆封装以及最后测试。其中，晶圆测试(Chip Probe，CP)和最后测试(Final Test，FT)是集成电路生产过程中的重要环节，CP测试的目的是把坏的管芯(Die)挑出来，以节约废芯片封装的成本，在合理的成本控制条件下，以具有较高的可信度的方式得出晶圆测试的结果。
然而申请人发现，目前CP测试以及FT测试中，为了有效率执行测试的过程，通常只筛选出良率较低的芯片，且对于测试过程中出现的一些较不明显的问题，容易造成漏识别，同时该现象也不仅限于低良率的芯片上。
发明内容
本申请实施例提供一种测试方法及测试系统，以解决目前识别晶圆测试存在的误差及时效性问题。
为解决上述技术问题，本申请实施例提供了一种测试方法，包括：基于预设测试区域对待测晶圆进行检测，获取待测晶圆中各个芯片的检测结果；获取待测晶圆中各个芯片的检测结果的离散点分布图，离散点分布图中的离散点 用于表征异常芯片在待测晶圆中的位置；基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形，测试结果分布图形用于表征离散点分布图的图形特征；获取测试结果分布图形和预设测试区域的图形分布特征的相关性；基于相关性获取待测晶圆的测试结果。
与相关技术相比，本申请实施例通过对预设测试区域的待测晶圆进行检测，以获取待测晶圆中各个芯片的检测结果的离散点分布图。基于预设区域的图形分布特征划分离散点分布图为多个测试区域，并获取每个测试区域的测试结果分布图形，然后根据测试结果分布图形和预设测试区域的图形分布特征的相关性，获取待测晶圆的测试结果，以机械检测获取相关性的方式获取待测晶圆的测试结果，避免了通过目前识别产生的误差和时效性问题。另外，通过测试结果分布图形和预设测试区域的图形分布特征的相关性分析获取的待测晶圆的测试结果，具有较高的可信度。
另外，检测结果的资料类型为类别型，检测结果用于指示待测晶圆中各个待测芯片分别为正常芯片或异常芯片；获取待测晶圆中各个芯片的检测结果的离散点分布图包括：获取待测晶圆中的异常芯片的位置分布图。另外，检测结果的资料类型为数据型，检测结果用于指示待测晶圆中各个待测芯片的具体测试数值；获取待测晶圆中各个芯片的检测结果的离散点分布图包括：获取待测晶圆中每一个待测芯片所对应的所有的具体测试数值，基于具体测试数值判断待测芯片为正常芯片或异常芯片，并获取待测晶圆中的异常芯片的位置分布图。本实施例分别给出了当测试资料为类别型和数据型时的测试方法，以保证本实施例提供的测试方法可以适用于不同类型的检测结果。
另外，基于具体测试数值判断待测芯片为正常芯片或异常芯片，包括： 将所有的具体测试数值按具体测试数值大小进行升序排列；在升序排列中任取两个检测结果作为第一检测结果和第二检测结果，且第二检测结果大于第一检测结果；作为离散点的待测芯片对应的检测结果至少包括预设数量的异常测试数值，具体测试数值Q满足：Q≤Q1-1.5*Iqr或者Q≥Q2+1.5*Iqr，具体测试数据Q为异常测试数值，Q1为第一检测结果的具体测试数值，Q2为第二检测结果的具体测试数值，Iqr为第二检测结果与第一检测结果的四分位差。
另外，基于具体测试数值判断待测芯片为正常芯片或异常芯片，包括：将所有的具体测试数值按具体测试数值大小进行降序排列；在降序排列中任取两个检测结果作为第三检测结果和第四检测结果，且第四检测结果小于第三检测结果；作为离散点的待测芯片对应的检测结果至少包括预设数量的异常测试数值，具体测试数值Q满足：Q≤Q4-1.5*Iqr或者Q≥Q3+1.5*Iqr，具体测试数据Q为异常测试数值，Q3为第三检测结果的具体测试数值，Q4为第四检测结果的具体测试数值，Iqr为第三检测结果与第四检测结果的四分位差。
另外，基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形，包括：基于十字交叉的区域划分方式，将离散点分布图均匀划分为第一测试区域、第二测试区域、第三测试区域和第四测试区域；统计第一测试区域、第二测试区域、第三测试区域和第四测试区域中离散点的数量以及位置差异，获取测试结果分布图形。另外，基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形，包括：基于同心环的区域划分方式，将离散点分布图均匀划分为第一测试区域、第二测试区域、第三测试区域和第四测试区域；统计第一测试区域、第二测试区域、第三测试区域和第四测试区域中离散点的数量以及位置 差异，获取测试结果分布图形。
另外，统计第一测试区域、第二测试区域、第三测试区域和第四测试区域中离散点的数量以及位置差异的方式包括：通过卡方检定的方式统计第一测试区域、第二测试区域、第三测试区域和第四测试区域中离散点的数量差异。通过卡方检定的方式获取第一测试区域、第二测试区域、第三测试区域和第四测试区域中离散点的数量差异，获取的测试结果具有较高的说服力。
另外，获取测试结果分布图形和预设测试区域的图形分布特征的相关性，包括：判断测试结果分布图形中的离散点是否存在与预设测试区域的图形分布特征相同的区域集中现象。通过离散点是否存在区域集中现象以判断待测晶圆是否存在问题。
本申请实施例还提供了一种测试系统，包括：待测晶圆、检测机台以及处理模块；检测机台基于预设测试区域对待测晶圆进行检测，获取待测晶圆中各个芯片的检测结果，并将检测结果上传至处理模块；处理模块用于，获取待测晶圆中各个芯片的检测结果的离散点分布图，离散点分布图中的离散点用于表征异常芯片在待测晶圆中的位置；处理模块还用于，基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形，测试结果分布图形用于表征离散点分布图的图形特征，并获取测试结果分布图形和预设测试区域的图形分布特征的相关性，并基于相关性获取待测晶圆的测试结果。
另外，处理模块包括：接收单元，用于接收检测结果；分析单元，连接接收单元，用于获取待测晶圆中各个芯片的检测结果的离散点分布图；第一处理单元，连接分析单元，用于基于预设测试区域的图形分布特征，将离散点分 布图划分为多个测试区域，并获取测试结果分布图形；第二处理单元，连接第一处理单元，用于获取测试结果分布图形和预设测试区域的图形分布特征的相关性；第三处理单元，连接第二处理单元，用于基于相关性获取待测晶圆的测试结果。
另外，分析单元至少包括：第一分析单元或第二分析单元的其中一个；检测结果的资料类型为类别型，检测结果用于指示待测晶圆中各个待测芯片分别为正常芯片或异常芯片，第一分析单元用于获取待测晶圆中的异常芯片的位置分布图；检测结果的资料类型为数据型，检测结果用于指示待测晶圆中各个待测芯片的具体测试数值，第二分析单元用于获取待测晶圆中每一个待测芯片所对应的所有的具体测试数值，基于具体测试数值判断待测芯片为正常芯片或异常芯片，并获取待测晶圆中的异常芯片的位置分布图。
另外，第二分析单元包括：第一排序子单元，用于将所有的具体测试数值按具体测试数值大小进行升序排列；第一选取子单元，用于在升序排列中任取两个检测结果作为第一检测结果和第二检测结果，且第二检测结果大于第一检测结果；第一计算子单元，作为离散点的待测芯片对应的检测结果至少包括预设数量的异常测试数值，具体测试数值Q满足：Q≤Q1-1.5*Iqr或者Q≥Q2+1.5*Iqr，具体测试数据Q为异常测试数值，Q1为第一检测结果的具体测试数值，Q2为第二检测结果的具体测试数值，Iqr为第二检测结果与第一检测结果的四分位差。
另外，第二分析单元包括：第二排序子单元，用于将所有的具体测试数值按具体测试数值大小进行降序排列；第二选取子单元，用于在降序排列中任取两个检测结果作为第三检测结果和第四检测结果，且第四检测结果小于第三 检测结果；第二计算子单元，作为离散点的待测芯片对应的检测结果至少包括预设数量的异常测试数值，具体测试数值Q满足：Q≤Q4-1.5*Iqr或者Q≥Q3+1.5*Iqr，具体测试数据Q为异常测试数值，Q3为第三检测结果的具体测试数值，Q4为第四检测结果的具体测试数值，IQR为第四检测结果与第三检测结果的四分位差。
相比于相关技术而言，本申请实施例通过对处理模块获取检测机台对待测晶圆的检测结果，并分析待测晶圆中各个芯片的检测结果的离散点分布图，并基于预设区域的图形分布特征划分离散点分布图为多个测试区域，并获取每个测试区域的测试结果分布图形，然后根据测试结果分布图形和预设测试区域的图形分布特征的相关性，获取待测晶圆的测试结果。避免了通过目前识别产生的误差和时效性问题，且通过测试结果分布图形和预设测试区域的图形分布特征的相关性分析获取的待测晶圆的测试结果，具有较高的可信度。
附图说明
图1为本申请一实施例提供的测试方法的流程示意图；
图2和图3为本申请一实施例提供的排序方式的示意图；
图4和图5为本申请一实施例提供的区域划分方式的示意图；
图6为本申请一实施例提供的测试结果分布图形的示意图；
图7至图9为本申请另一实施例提供的测试系统的结构示意图。
具体实施方式
目前，CP测试以及FT测试中，为了有效率执行测试的过程，通常只筛选出良率较低的芯片，且对于测试过程中出现的一些较不明显的问题，容易造成漏识别，同时该现象也不仅限于低良率的芯片上。
为解决上述问题，本申请一实施例提供了一种测试方法，包括：基于预设测试区域对待测晶圆进行检测，获取待测晶圆中各个芯片的检测结果；获取待测晶圆中各个芯片的检测结果的离散点分布图，离散点分布图中的离散点用于表征异常芯片在待测晶圆中的位置；基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形，测试结果分布图形用于表征离散点分布图的图形特征；获取测试结果分布图形和预设测试区域的图形分布特征的相关性；基于相关性获取待测晶圆的测试结果。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1为本申请实施例提供的测试方法对应的流程示意图，下面对本实施例的测试方法进行具体说明。
参考图1，测试方法包括：步骤101～步骤105，具体如下：
步骤101，对待测晶圆进行检测，获取待测晶圆中各个芯片的检测结果。
具体地，基于预设测试区域对待测晶圆进行检测，获取待测晶圆中各个芯片的检测结果。其中，预设测试区域即待测晶圆需要进行芯片检测的各个位点的集合，位点用于表征待测晶圆中芯片的位置。即依据预设的检测位点对待测晶圆中各个芯片进行检测，以获取待测晶圆中各个芯片的检测结果。
需要说明的是，预设测试区域是对应于待测晶圆相应设置的，即适用于不同型号的待测晶圆时，预设测试区域中所包含的位点并不相同。即本实施例提供的测试方法适用于不同型号晶圆的检测。
需要说明的是，在其他实施例中，若晶圆各个芯片的检测结果并不适合用于后续的统计分析，还要将检测结果进行转化，以转化成时候后续用于统计分析的检测结果；在其他实施例中，还包括对检测结果的预处理过程，以将初步认定为不合格的晶圆直接提出，提到后续进行统计分析的效率。
步骤102，获取待测晶圆中各个芯片的检测结果的离散点分布图。
具体地，获取待测晶圆中各个芯片检测结果的离散点分布图，离散点分布图用于保证待测晶圆中离散点的位置和数量，离散点用于表征异常芯片在待测晶圆中的位置。
需要说明的是，本实施例提供的测试方法不仅适用于类别型的检测结果，还适用于数据型的检测结构；其中，类别型的检测结果直接用于指示待测晶圆中各个待测芯片为正常芯片或异常芯片；数据型的检测结果用于指示待测晶圆中各个待测芯片的具体测试数值。
在一个例子中，当检测结果的资料类型为类别型时，待测芯片中异常芯片的位置分布图即待测晶圆中各个芯片的检测结果的离散点分布图。
在一个例子中，当检测结果的资料类型为数据型时，获取待测晶圆中各个芯片的检测结果的离散点分布图包括：获取待测晶圆中每一个待测芯片所对应的所有的具体测试数值，基于具体测试数值判断待测芯片为正常芯片或异常芯片，并获取待测晶圆中异常芯片的位置分布图。
本实施例中给出了两种基于具体测试数值判断待测芯片为正常芯片或异 常芯片的方法。
方法一：参考图2，将所有的具体测试数值Q按具体测试数值大小进行升序排列，按照1～n的排列顺序，具体测试数据Q逐渐增大，在升序排列中任取两个检测结果分别作为第一检测结果Q1和第二检测结果Q2，且第二检测结果Q2大于第一检测结果Q1；作为离散点的待测芯片对应的检测结果至少包括预设数量的异常测试数值，当具体测试数据Q满足：Q≤Q1-1.5*Iqr或者Q≥Q2+1.5*Iqr时，具体测试数据Q为异常测试数值，其中，Iqr为第二检测结果Q2与第一检测结果Q1的四分位差。
在一个例子中，若存在100个具体测试数值Q，且第一检测结果Q1若排序第25位，第二检测结果Q2若排序为75位；那么Iqr为第二检测结果Q2与第一检测结果Q1的四分位差，即Iqr＝75-25＝50。
方法二：参考图3，将所有的具体测试数值Q按具体测试数值大小进行降序排列，按照1～n的排列顺序，具体测试数据Q逐渐减小，在降序排列中任取两个检测结果分别作为第三检测结果Q3和第四检测结果Q4，且第四检测结果Q4小于第三检测结果Q3；作为离散点的待测芯片对应的检测结果至少包括预设数量的异常测试数值，当具体测试数据Q满足：Q≤Q4-1.5*Iqr或者Q≥Q3+1.5*Iqr时，具体测试数据Q为异常测试数值，其中，Iqr为第四检测结果Q4与第三检测结果Q3的四分位差。
在一个例子中，若存在100个具体测试数值Q，且第四检测结果Q4若排序第25位，第三检测结果Q3若排序为75位；那么Iqr为第三检测结果Q3与第四检测结果Q4的四分位差，即Iqr＝75-25＝50。
需要说明的是，在上述两种基于具体测试数值判断待测芯片为正常芯片 或异常芯片的方法中，预设数量的具体数值可以根据所需的晶圆良率进行设置，当需要生产的晶圆良率较高时，预设数量的具体数值可以设置为较小的数值，以保证仅当出现较少的异常数值时，也可以识别待测芯片为异常芯片；当需要生成的晶圆良率不太高时，预设数量的具体数值可以设置为较大的数值，以保证当出现一定数量的异常数值时，待测芯片仍为正常芯片。
步骤103，基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形。
具体地，基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形，测试结果分布图形用于表征离散点分布图的图形特征。
在一个例子中，参考图4基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，包括：基于十字交叉的区域划分方式，将离散点分布图均匀划分为第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204。其中，十字交叉的点为离散点分布图的圆心位置，以保证划分的第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204的面积大小相同。统计第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204中离散点的数量以及位置差异，获取测试结果分布图形。
在另一个例子中，参考图5基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，包括：基于同心环的区域划分方式，将离散点分布图划分为第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204。其中，第一测试区域201、第二测试区域202、第三测试区域203 和第四测试区域204具有相同的圆心，且内环测试区域所占的半径大于外环测试区域所占的半径，以保证第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204所占据的面积大小相似。统计第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204中离散点的数量以及位置差异，获取测试结果分布图形。
具体地，统计第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204中离散点的数量以及位置差异的方式包括：通过卡方检定(chi-square,X2)的方式统计第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204中离散点的数量差异。通过卡方检定的方式获取第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204中离散点的数量差异，获取的测试结果具有较高的说服力。
步骤104，获取测试结果分布图形和预设测试区域的图形分布特征的相关性。
具体地，判断测试结果分布图形中的离散点是否存在与预设测试区域的图形分布特征相同的区域集中现象。
参考图6，本实施例以十字交叉划分离散点分布图为第一测试区域201、第二测试区域202、第三测试区域203和第四测试区域204为例进行相关性判断的说明。
正常情况下的离散点分布图中的离散点205分布应呈现常态(高斯)分布，随机分散于各区域，例如第一测试区域201和第四测试区域204以及第二测试区域202左边的离散点205属于正常现象，可能是由于制程差异而导致形成的离散点。而基于与第三测试区域203以及第二测试区域202右侧的离散点205 具有区域集中现象，表明测试结果分布图形中离散点存在与预设测试区域的图形分布特征中的第三测试区域203存在较高的相关性，说明第三测试区域203的测试参数设置错误或晶圆产品出现问题。
步骤105，基于相关性获取待测晶圆的测试结果。
在本实施例中，在获取到待测晶圆的测试结果后，若待测晶圆的测试结果没有问题，则测试继续执行，若待测晶圆的测试结果存在问题，则通知相关制程工程师进行检验，判断是否为设置的机台测试参数出现问题，若为设置的机台参数出现问题，则相比于相关技术而言可以更快地修正；若并非是设置的机台参数出现问题，则可以判断为产品问题，则丢弃具有产品问题的晶圆产品。
需要说明的是，本实施例中提供的测试方法不仅可以用于CP测试中的测试机台，还可以用于FT测试中的测试机台。
相对于相关技术而言，本申请实施例通过对预设测试区域的待测晶圆进行检测，以获取待测晶圆中各个芯片的检测结果的离散点分布图。基于预设区域的图形分布特征划分离散点分布图为多个测试区域，并获取每个测试区域的测试结果分布图形，然后根据测试结果分布图形和预设测试区域的图形分布特征的相关性，获取待测晶圆的测试结果，以机械检测获取相关性的方式获取待测晶圆的测试结果，避免了通过目前识别产生的误差和时效性问题。另外，通过测试结果分布图形和预设测试区域的图形分布特征的相关性分析获取的待测晶圆的测试结果，具有较高的可信度。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计， 但不改变其流程的核心设计都在该专利的保护范围内。
本申请另一实施例涉及一种测试系统，包括：待测晶圆、检测机台以及处理模块；检测机台基于预设测试区域对待测晶圆进行检测，获取待测晶圆中各个芯片的检测结果，并将检测结果上传至处理模块；处理模块用于，获取待测晶圆中各个芯片的检测结果的离散点分布图，离散点分布图中的离散点用于表征异常芯片在待测晶圆中的位置；处理模块还用于，基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形，测试结果分布图形用于表征离散点分布图的图形特征，并获取测试结果分布图形和预设测试区域的图形分布特征的相关性，并基于相关性获取待测晶圆的测试结果。
参考图7～图9，以下将结合附图对本实施例提供的测试系统进行详细说明，与上述实施例相同或相应的部分，以下将不做详细赘述。
参考图7，测试系统300，包括：待测晶圆302、检测机台301以及处理模块303；检测机台301基于预设测试区域对待测晶圆302进行检测，获取待测晶圆302中各个芯片的检测结果，并将检测结果上传至处理模块303；处理模块303用于，获取待测晶圆302中各个芯片的检测结果的离散点分布图，离散点分布图中的离散点用于表征异常芯片在待测晶圆302中的位置；处理模块303还用于，基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形，测试结果分布图形用于表征离散点分布图的图形特征，并获取测试结果分布图形和预设测试区域的图形分布特征的相关性，并基于相关性获取待测晶圆302的测试结果。
具体地，处理模块303包括：接收单元304，用于接收检测结果；分析 单元305，连接接收单元304，用于获取待测晶圆302中各个芯片的检测结果的离散点分布图；第一处理单元306，连接分析单元305，用于基于预设测试区域的图形分布特征，将离散点分布图划分为多个测试区域，并获取测试结果分布图形；第二处理单元307，连接第一处理单元306，用于获取测试结果分布图形和预设测试区域的图形分布特征的相关性；第三处理单元308，连接第二处理单元307，用于基于相关性获取待测晶圆302的测试结果。
其中，分析单元305至少包括第一分析单元和第二分析单元的其中一个。在一个例子中，参考图7，分析单元305包括第一分析单元310；当检测结果的资料类型为类别型时，检测结果用于指示待测晶圆302中各个待测芯片分别为正常芯片或异常芯片，第一分析单元310用于获取待测晶圆302中的异常芯片的位置分布图。在另一个例子中，参考图8和图9，分析单元305包括第二分析单元320；当检测结果的资料类型为数据型时，检测结果用于指示待测晶圆302中各个待测芯片的具体测试数值，第二分析单元320用于获取待测晶圆302中每一个待测芯片所对应的所有的具体测试数值，基于具体测试数值判断待测芯片为正常芯片或异常芯片，并获取待测晶圆302中的异常芯片的位置分布图。
具体地，参考图8，第二分析单元320包括：第一排序子单元321，用于将所有的具体测试数值按具体测试数值大小进行升序排列。第一选取子单元322，用于在升序排列中任取两个检测结果分别作为第一检测结果Q1和第二检测结果Q2，且第二检测结果Q2大于第一检测结果Q1。第一计算子单元323，作为离散点的待测芯片对应的检测结果至少包括预设数量的异常测试数值，当具体测试数据Q满足：Q≤Q1-1.5*Iqr或者Q≥Q2+1.5*Iqr时，具体测试数据Q为异常测试数值，其中，Iqr为第二检测结果Q2与第一检测结果Q1的四分位 差。
或者，参考图9，第二分析单元320包括：第二排序子单元331，用于将所有的具体测试数值Q按具体测试数值大小进行降序排列。第二选取子单元332，用于在降序排列中任取两个检测结果分别作为第三检测结果Q3和第四检测结果Q4，且第四检测结果Q4小于第三检测结果Q3。第二计算子单元333，作为离散点的待测芯片对应的检测结果至少包括预设数量的异常测试数值，当具体测试数据Q满足：Q≤Q4-1.5*Iqr或者Q≥Q3+1.5*Iqr时，具体测试数据Q为异常测试数值，其中，Iqr为第四检测结果Q4与第三检测结果Q3的四分位差。
需要说明的是，在其他实施例中，分析单元可以同时包括第一分析单元和第二分析单元，即既可用于类别型资料类型的测试结果，又可用于数据型资料类型的测试结果。
与相关技术相比，本申请实施例通过对处理模块获取检测机台对待测晶圆的检测结果，并分析待测晶圆中各个芯片的检测结果的离散点分布图，并基于预设区域的图形分布特征划分离散点分布图为多个测试区域，并获取每个测试区域的测试结果分布图形，然后根据测试结果分布图形和预设测试区域的图形分布特征的相关性，获取待测晶圆的测试结果。避免了通过目前识别产生的误差和时效性问题，且通过测试结果分布图形和预设测试区域的图形分布特征的相关性分析获取的待测晶圆的测试结果，具有较高的可信度。
值得一提的是，本实施例中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实 施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (14)

  1. 一种测试方法，其特征在于，包括：
    基于预设测试区域对待测晶圆进行检测，获取所述待测晶圆中各个芯片的检测结果；
    获取所述待测晶圆中各个芯片的检测结果的离散点分布图，所述离散点分布图中的离散点用于表征异常芯片在所述待测晶圆中的位置；
    基于所述预设测试区域的图形分布特征，将所述离散点分布图划分为多个测试区域，并获取测试结果分布图形，所述测试结果分布图形用于表征所述离散点分布图的图形特征；
    获取所述测试结果分布图形和所述预设测试区域的图形分布特征的相关性；
    基于所述相关性获取所述待测晶圆的测试结果。
  2. 根据权利要求1所述的测试方法，其特征在于，所述检测结果的资料类型为类别型，所述检测结果用于指示所述待测晶圆中各个待测芯片分别为正常芯片或所述异常芯片；
    所述获取所述待测晶圆中各个芯片的检测结果的离散点分布图包括：获取所述待测晶圆中的所述异常芯片的位置分布图。
  3. 根据权利要求1所述的测试方法，其特征在于，所述检测结果的资料类型为数据型，所述检测结果用于指示所述待测晶圆中各个待测芯片的具体测试数值；
    所述获取所述待测晶圆中各个芯片的检测结果的离散点分布图包括：获取所述待测晶圆中每一个待测芯片所对应的所有的所述具体测试数值，基于所述具体测试数值判断所述待测芯片为正常芯片或所述异常芯片，并获取所述待测晶圆中的所述异常芯片的位置分布图。
  4. 根据权利要求3所述的测试方法，其特征在于，所述基于所述具体测试数值判断所述待测芯片为正常芯片或所述异常芯片，包括：
    将所有的所述具体测试数值按具体测试数值大小进行升序排列；
    在所述升序排列中任取两个检测结果作为第一检测结果和第二检测结果，且所述第二检测结果大于所述第一检测结果；
    作为所述离散点的所述待测芯片对应的检测结果至少包括预设数量的异常测试数值，所述具体测试数值Q满足：Q≤Q 1-1.5*Iqr或者Q≥Q 2+1.5*Iqr，所述具体测试数据Q为所述异常测试数值，Q 1为所述第一检测结果的具体测试数值，Q 2为所述第二检测结果的具体测试数值，Iqr为所述第二检测结果与所述第一检测结果的四分位差。
  5. 根据权利要求3所述的测试方法，其特征在于，所述基于所述具体测试数值判断所述待测芯片为正常芯片或所述异常芯片，包括：
    将所有的所述具体测试数值按具体测试数值大小进行降序排列；
    在所述降序排列中任取两个检测结果作为第三检测结果和第四检测结果，且所述第四检测结果小于所述第三检测结果；
    作为所述离散点的所述待测芯片对应的检测结果至少包括预设数量的异常测试数值，所述具体测试数值Q满足：Q≤Q 4-1.5*Iqr或者Q≥Q 3+1.5*Iqr，所述具体测试数据Q为所述异常测试数值，Q 3为所述第三检测结果的具体测试数值，Q 4为所述第四检测结果的具体测试数值，Iqr为所述第三检测结果与所述第四检测结果的四分位差。
  6. 根据权利要求1所述的测试方法，其特征在于，所述基于所述预设测试区域的图形分布特征，将所述离散点分布图划分为多个测试区域，并获取测试结果分布图形，包括：
    基于十字交叉的区域划分方式，将所述离散点分布图均匀划分为第一测试区域、第二测试区域、第三测试区域和第四测试区域；
    统计所述第一测试区域、所述第二测试区域、所述第三测试区域和所述第四测试区域中所述离散点的数量以及位置差异，获取所述测试结果分布图形。
  7. 根据权利要求1所述的测试方法，其特征在于，所述基于所述预设测试区域的图形分布特征，将所述离散点分布图划分为多个测试区域，并获取测试结果分布图形，包括：
    基于同心环的区域划分方式，将所述离散点分布图均匀划分为第一测试区域、第二测试区域、第三测试区域和第四测试区域；
    统计所述第一测试区域、所述第二测试区域、所述第三测试区域和所述第四测试区域中所述离散点的数量以及位置差异，获取所述测试结果分布图形。
  8. 根据权利要求6或7所述的测试方法，其特征在于，所述统计所述第一测试区域、所述第二测试区域、所述第三测试区域和所述第四测试区域中所述离散点的数量以及位置差异的方式包括：通过卡方检定的方式统计所述第一测试区域、所述第二测试区域、所述第三测试区域和所述第四测试区域中所述离散点的数量差异。
  9. 根据权利要求1所述的测试方法，其特征在于，所述获取所述测试结果分布图形和所述预设测试区域的图形分布特征的相关性，包括：
    判断所述测试结果分布图形中的所述离散点是否存在与所述预设测试区域的图形分布特征相同的区域集中现象。
  10. 一种测试系统，其特征在于，包括：待测晶圆、检测机台以及处理模块；
    所述检测机台基于预设测试区域对所述待测晶圆进行检测，获取所述待测晶圆中各个芯片的检测结果，并将所述检测结果上传至所述处理模块；
    所述处理模块用于，获取所述待测晶圆中各个芯片的检测结果的离散点分布图，所述离散点分布图中的离散点用于表征异常芯片在所述待测晶圆中的位置；
    所述处理模块还用于，基于所述预设测试区域的图形分布特征，将所述离散点分布图划分为多个测试区域，并获取测试结果分布图形，所述测试结果分布图形用于表征所述离散点分布图的图形特征，并获取所述测试结果分布图形和所述预设测试区域的图形分布特征的相关性，并基于所述相关性获取所述待测晶圆的测试结果。
  11. 根据权利要求10所述的测试系统，其特征在于，所述处理模块包括：
    接收单元，用于接收所述检测结果；
    分析单元，连接所述接收单元，用于获取所述待测晶圆中各个芯片的检测 结果的离散点分布图；
    第一处理单元，连接所述分析单元，用于基于所述预设测试区域的图形分布特征，将所述离散点分布图划分为多个测试区域，并获取所述测试结果分布图形；
    第二处理单元，连接所述第一处理单元，用于获取所述测试结果分布图形和所述预设测试区域的图形分布特征的相关性；
    第三处理单元，连接所述第二处理单元，用于基于所述相关性获取所述待测晶圆的测试结果。
  12. 根据权利要求11所述的测试系统，其特征在于，所述分析单元至少包括：
    第一分析单元或第二分析单元的其中一个；
    所述检测结果的资料类型为类别型，所述检测结果用于指示所述待测晶圆中各个待测芯片分别为正常芯片或所述异常芯片，所述第一分析单元用于获取所述待测晶圆中的异常芯片的位置分布图；
    所述检测结果的资料类型为数据型，所述检测结果用于指示所述待测晶圆中各个待测芯片的具体测试数值，所述第二分析单元用于获取所述待测晶圆中每一个待测芯片所对应的所有的所述具体测试数值，基于所述具体测试数值判断所述待测芯片为正常芯片或所述异常芯片，并获取所述待测晶圆中的所述异常芯片的位置分布图。
  13. 根据权利要求12所述的测试系统，其特征在于，所述第二分析单元包括：
    第一排序子单元，用于将所有的所述具体测试数值按具体测试数值大小进行升序排列；
    第一选取子单元，用于在所述升序排列中任取两个检测结果作为第一检测结果和第二检测结果，且所述第二检测结果大于所述第一检测结果；
    第一计算子单元，作为所述离散点的所述待测芯片对应的检测结果至少包括预设数量的异常测试数值，所述具体测试数值Q满足：Q≤Q 1-1.5*Iqr或者Q≥Q 2+1.5*Iqr，所述具体测试数据Q为所述异常测试数值，Q 1为所述第一检测结果的具体测试数值，Q 2为所述第二检测结果的具体测试数值，Iqr为所述第 二检测结果与所述第一检测结果的四分位差。
  14. 根据权利要求12所述的测试系统，其特征在于，所述第二分析单元包括：
    第二排序子单元，用于将所有的所述具体测试数值按具体测试数值大小进行降序排列；
    第二选取子单元，用于在所述降序排列中任取两个检测结果作为第三检测结果和第四检测结果，且所述第四检测结果小于所述第三检测结果；
    第二计算子单元，作为所述离散点的所述待测芯片对应的检测结果至少包括预设数量的异常测试数值，所述具体测试数值Q满足：Q≤Q 4-1.5*Iqr或者Q≥Q 3+1.5*Iqr，所述具体测试数据Q为所述异常测试数值，Q 3为所述第三检测结果的具体测试数值，Q 4为所述第四检测结果的具体测试数值，IQR为所述第四检测结果与所述第三检测结果的四分位差。
PCT/CN2021/099429 2020-08-06 2021-06-10 测试方法及测试系统 WO2022028102A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/445,946 US20220043051A1 (en) 2020-08-06 2021-08-25 Testing method and testing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010782416.9 2020-08-06
CN202010782416.9A CN114068341B (zh) 2020-08-06 2020-08-06 测试方法及测试系统

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/445,946 Continuation US20220043051A1 (en) 2020-08-06 2021-08-25 Testing method and testing system

Publications (1)

Publication Number Publication Date
WO2022028102A1 true WO2022028102A1 (zh) 2022-02-10

Family

ID=80119876

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/099429 WO2022028102A1 (zh) 2020-08-06 2021-06-10 测试方法及测试系统

Country Status (2)

Country Link
CN (1) CN114068341B (zh)
WO (1) WO2022028102A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078072A (zh) * 2021-04-12 2021-07-06 长春光华微电子设备工程中心有限公司 一种探针检测方法
US20220076969A1 (en) * 2020-06-16 2022-03-10 Changxin Memory Technologies, Inc. Semiconductor equipment regulation method and semiconductor device fabrication method
CN116803550A (zh) * 2023-08-29 2023-09-26 之江实验室 一种针对晶上系统的测试组装方法及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113625149B (zh) * 2020-05-07 2024-07-16 美商矽成积体电路股份有限公司 异常芯片检测方法与异常芯片检测系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169831A1 (en) * 2006-06-09 2008-07-17 Visera Technologies Company Limited Batch-test system with a chip tray
US20110109343A1 (en) * 2009-11-09 2011-05-12 Kabushiki Kaisha Toshiba Semiconductor wafer device and method for testing the same
CN103346104A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 一种芯片缺陷检测方法
CN104103541A (zh) * 2014-08-01 2014-10-15 上海华力微电子有限公司 一种对缺陷进行选择性检测的方法
CN108807212A (zh) * 2018-08-09 2018-11-13 德淮半导体有限公司 晶圆测试方法及晶圆测试装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW402769B (en) * 1998-06-13 2000-08-21 Samsung Electronics Co Ltd Apparatus and method for contact failure inspection in semiconductor devices
JP3742087B2 (ja) * 2003-11-07 2006-02-01 株式会社東芝 不良検出システム、不良検出方法及び不良検出プログラム
JP4786505B2 (ja) * 2006-11-13 2011-10-05 株式会社東芝 不良検出方法
NZ598858A (en) * 2009-09-09 2014-01-31 Univ Massachusetts Systems and processes for catalytic pyrolysis of biomass and hydrocarbonaceous materials for production of aromatics with optional olefin recycle, and catalysts having selected particle size for catalytic pyrolysis
JP5753461B2 (ja) * 2011-08-18 2015-07-22 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法
CN102569565B (zh) * 2012-03-06 2014-05-14 安徽三安光电有限公司 发光二极管晶片的点测方法
CN105990170B (zh) * 2015-01-28 2019-01-29 中芯国际集成电路制造(上海)有限公司 晶圆良率分析方法和装置
CN110957231B (zh) * 2018-09-26 2022-03-11 长鑫存储技术有限公司 电性失效图形判别装置及判别方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169831A1 (en) * 2006-06-09 2008-07-17 Visera Technologies Company Limited Batch-test system with a chip tray
US20110109343A1 (en) * 2009-11-09 2011-05-12 Kabushiki Kaisha Toshiba Semiconductor wafer device and method for testing the same
CN103346104A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 一种芯片缺陷检测方法
CN104103541A (zh) * 2014-08-01 2014-10-15 上海华力微电子有限公司 一种对缺陷进行选择性检测的方法
CN108807212A (zh) * 2018-08-09 2018-11-13 德淮半导体有限公司 晶圆测试方法及晶圆测试装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220076969A1 (en) * 2020-06-16 2022-03-10 Changxin Memory Technologies, Inc. Semiconductor equipment regulation method and semiconductor device fabrication method
US12002689B2 (en) * 2020-06-16 2024-06-04 Changxin Memory Technologies, Inc. Semiconductor equipment regulation method and semiconductor device fabrication method
CN113078072A (zh) * 2021-04-12 2021-07-06 长春光华微电子设备工程中心有限公司 一种探针检测方法
CN116803550A (zh) * 2023-08-29 2023-09-26 之江实验室 一种针对晶上系统的测试组装方法及装置
CN116803550B (zh) * 2023-08-29 2023-12-22 之江实验室 一种针对晶上系统的测试组装方法及装置

Also Published As

Publication number Publication date
CN114068341A (zh) 2022-02-18
CN114068341B (zh) 2024-06-28

Similar Documents

Publication Publication Date Title
WO2022028102A1 (zh) 测试方法及测试系统
KR101195226B1 (ko) 반도체 웨이퍼 분석 시스템
JP4077951B2 (ja) 欠陥解析方法、記録媒体及び工程管理方法
US7138283B2 (en) Method for analyzing fail bit maps of wafers
CN109767996A (zh) 晶圆缺陷分析系统及分析方法
CN104062305B (zh) 一种集成电路缺陷的分析方法
JP4786505B2 (ja) 不良検出方法
US8170707B2 (en) Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method
IL181443A (en) Methods and devices for the local identification of distant points in a statistical cluster
KR20130019291A (ko) 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법
CN111554588B (zh) 晶圆缺陷监控系统及其监控方法
CN113191399A (zh) 一种基于机器学习分类器提高半导体芯片良品率的方法
CN105203941B (zh) 晶圆测试特殊图案及探针卡缺陷的检验方法
US7557598B2 (en) Method of inspecting quiescent power supply current in semiconductor integrated circuit and device for executing the method
CN117727650A (zh) 多站点晶圆测试方法
US6872582B2 (en) Selective trim and wafer testing of integrated circuits
JP4926352B2 (ja) 欠陥解析方法、チップ分類データ検証方法及びプログラム
US20220043051A1 (en) Testing method and testing system
TWI504911B (zh) 晶圓測試特殊圖案及探針卡缺陷的檢驗方法
WO2022022164A1 (zh) 针测卡异常判断方法及装置
TW201935021A (zh) 晶圓再驗之方法
JP2904049B2 (ja) 半導体装置の試験方法
JP3550525B2 (ja) 不良モードを有するテストウェハーの自動分類方法
US6440757B1 (en) Microelectronic fabrication die electrical probe apparatus electrical test method providing enhanced microelectronic fabrication die electrical test accuracy and efficiency
CN116046789A (zh) 一种方片晶粒质量检测方法及系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21853246

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21853246

Country of ref document: EP

Kind code of ref document: A1