JP4954469B2 - 外観検査方法 - Google Patents

外観検査方法 Download PDF

Info

Publication number
JP4954469B2
JP4954469B2 JP2004366934A JP2004366934A JP4954469B2 JP 4954469 B2 JP4954469 B2 JP 4954469B2 JP 2004366934 A JP2004366934 A JP 2004366934A JP 2004366934 A JP2004366934 A JP 2004366934A JP 4954469 B2 JP4954469 B2 JP 4954469B2
Authority
JP
Japan
Prior art keywords
defect
area
inspection
tolerance
defective portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004366934A
Other languages
English (en)
Other versions
JP2006170921A (ja
Inventor
茂行 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Topcon Corp
Original Assignee
Topcon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Topcon Corp filed Critical Topcon Corp
Priority to JP2004366934A priority Critical patent/JP4954469B2/ja
Priority to KR1020050108006A priority patent/KR100759950B1/ko
Priority to TW094142898A priority patent/TWI290747B/zh
Priority to US11/302,149 priority patent/US7865011B2/en
Publication of JP2006170921A publication Critical patent/JP2006170921A/ja
Application granted granted Critical
Publication of JP4954469B2 publication Critical patent/JP4954469B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95607Inspecting patterns on the surface of objects using a comparative method

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Biochemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Analysis (AREA)

Description

本発明は、被検査体の外観の検査方法に関し、特に、半導体チップに形成された回路パターンの欠損による欠陥あるいはこの回路パターン上への異物の付着等による欠陥が許容内であるか否かを判定するのに適した外観検査方法に関する。
回路パターンの良否を判定する外観検査方法にテンプレートを用いる方法がある。テンプレートとして選択された良品の表面画像を撮影し、この撮影画像へのエッジ検出処理によりパターン形状を検出し、このパターン形状から検査領域を複数のエリアに自動的に区画することが提案されている(例えば、特許文献1参照。)。また、検出されたパターン形状から検査領域上に各エリアを設定するために、欠陥についての許容値をもとに検査条件毎にレイヤーを設定し、これらレイヤーの重ね合わせによって相互に異なる許容度の領域に区画されたエリアを設定することが提案されている(例えば、特許文献2参照。)。
このような従来技術では、検査領域毎に、テンプレートと、被検査体から得られた画像とが比較され、この比較により被検査体上の欠陥が抽出されると、抽出された欠陥がエリア毎に設定された欠陥許容度を超えるか否かの判定を受ける。例えば、抽出された欠陥の大きさが該欠陥が存在するエリアに設定された許容値と比較され、許容値より大きいとき、被検査体が不良品と判定される。
前記従来技術によれば、被検査体の撮影画像の画像処理から設定エリアを自動的に区画することが可能となり、あるい欠陥許容度を異にする複数のレイヤーを重ね合わせることにより所望の条件で検査領域を異なる欠陥許容度毎の設定エリアに区画することができるので、オペレータによる検査装置の操作が容易となり、オペレータの負担の軽減を図ることが可能となる。
特開2004−85543号公報(段落0029〜段落0057、図3) 特開2004−132950号公報(段落0032〜段落0065、図3)
しかしながら、従来技術では、テンプレートとの比較で抽出された欠陥部位が許容度を超えるか否かの判定には、重心法が採用されていた。この重心法によれば、欠陥の集合体からなるある一つの欠陥部位を判定するための許容度は、当該欠陥部位の面積重心が位置する単一の設定エリアの許容度が採用されるに過ぎずない。
そのため、一つの欠陥部位が許容度の異なる複数のエリア上に広がって観察された場合、この欠陥部位の面積重心から外れたエリアに設定された許容度は、このエリア上に前記欠陥部位の一部が位置するにも拘わらず、考慮されることはない。すなわち、ある一つの欠陥部位がそれぞれに異なる許容度が設定された複数の設定エリアにわたって存在する場合であっても、その欠陥部位の重心位置が許容度の最も狭い設定エリアに存在しているとき、この最も厳しい許容度と、欠陥部位全体の欠陥とが比較される。同様に、欠陥部位の重心位置が許容度の最も広いすなわち緩い設定エリアに存在しているとき、この最も緩い許容度と、欠陥部位全体の欠陥とが比較される。このため、例え同一面積の欠陥部位であっても、その僅かな形状の相違あるいは位置の相違による重心位置の僅かな差によって、欠陥部位の欠陥の判定に採用される許容度の値に大きな差が生じることがあり、これによって判定結果が反転することがあった。
また、欠陥部位の欠陥が、例え該欠陥部位の重心位置が存在する設定エリアの許容度内であっても、この欠陥部位の一部が重心位置の前記設定エリアの許容度よりも厳しい許容度が設定されたエリア上に広がっている場合、当該エリア上の欠陥部位部分の欠陥が重心位置から外れた当該エリアの許容度を超えていることがある。このような場合であっても、従来の重心法によれば、重心位置から外れたエリアの許容度が考慮の対象となることがないので、重心位置から外れた厳しい許容度のエリアに広がる欠陥部位の欠陥が当該エリアに設定された許容度を超えていることが見過ごされ、その結果、良品であると誤判定されてしまうことがあった。
そこで、本発明の目的は、欠陥が許容内にあるか否かをより正確に判定し得る外観検査方法を提供することにある。
請求項1に記載の発明は、被検査体の画像の検査領域上からテンプレートとの比較によって抽出された欠陥が許容内か否かを判定することを含む外観検査方法であって、前記検査領域が互いに許容度を異にする複数のエリアに区画され、抽出された一つの欠陥部位が互いに許容度を異にする複数のエリア上にわたって存在するとき、前記欠陥部位の前記各エリア上に存在する欠陥部位部分毎に、欠陥についての許容度を示す閾値として欠陥許容画素数が設定されており、該欠陥許容画素数と前記欠陥部位部分を示す画素数とを比較することで、前記各エリア上に存在する欠陥部位部分の少なくとも一つの欠陥部位部分の欠陥が許容内であるか否かの予備判定を行い、それら予備判定の結果に基づいて前記欠陥部位の欠陥が許容内であるか否かを判定し、さらに、前記複数のエリア上にわたって存在する前記欠陥部位について該欠陥部位の重心が存在するエリアの許容度を用いて前記欠陥部位の欠陥が許容内であるか否かを判定し、前記両判定結果の比較から前記欠陥部位の欠陥が許容内であるか否かを最終判定するに際し、前記予備判定で、前記複数の欠陥部位部分のうちの一つの前記欠陥部位部分の欠陥が、該欠陥部位部分が存在する前記エリアに設定された許容内でないとの結果が得られたとき、前記欠陥部位の欠陥が許容外であると判定する。
請求項に記載の発明は、請求項1に記載の発明において、前記エリアは、欠陥についての異なる検査条件毎に形成されるレイヤーの重ね合わせにより設定されることを特徴とする。
請求項に記載の発明は、請求項1に記載の発明において、前記複数のそれぞれのエリアには、欠陥についての許容度を示す閾値として欠陥許容画素数が設定され、前記欠陥部位部分の欠陥が、該欠陥部位部分を示す画素数と前記欠陥許容画素数との比較で、許容内であるか否かの予備判定を受けることを特徴とする。
請求項1に記載の外観検査方法では、欠陥部位が複数のエリア上にわたって存在するとき、欠陥部位部分毎に、該欠陥部位部分が存在する前記エリアの許容度に基づいて該欠陥部位部分の欠陥が許容内であるか否かの予備判定を受け、それら予備判定の結果に基づいて前記欠陥部位の欠陥が許容内であるか否かの判定を受ける。そのため、一つの欠陥部位が広がるすべてのエリアについての各許容度と、このエリアのそれぞれに広がる各欠陥部位部分の欠陥とを考慮することができるので、欠陥部位の重心位置の僅かなずれによる従来のような判定結果の反転を防止することができる。
また、重心位置およびこの重心位置から外れた位置にある全欠陥部位部分が位置するそれぞれのエリアに設定された各許容度と、この各エリアに広がる各欠陥部位部分の欠陥とが比較対象として考慮される。例えば、最も厳しい許容度が設定されたエリア上の欠陥部位部分が例え欠陥部位の重心位置から外れていても、この欠陥部位部分と当該欠陥部位部分に設定された許容度との比較を受けることにより、この最も厳しい許容度が予備判定で考慮される。そのため、この重心位置から外れた欠陥部位部分の欠陥についての従来のような前記した見過ごしを防止することができる。
従って、欠陥部位の欠陥が許容内であるか否かを従来に比較して高精度で確実に判定することが可能となる。
また、請求項に記載の外観検査方法では、予備判定に基づいて得られた判定結果に加えて、従来の重心法によって得られた判定結果を考慮することができることから、必要に応じて、一つの欠陥部位が位置する全てのエリアに設定された各許容度を考慮することによって得られた前記予備判定の結果に基づく判定結果と、従来の重心法によって得られた判定結果の判定結果と併用して、最終的に欠陥部位の欠陥が許容内であるか否かを判定することができるので、より状況に応じた適正な判定が可能となる。
さらに、請求項に記載の外観検査方法では、予備判定で前記複数の欠陥部位部分のうちの一つの前記欠陥部位部分の欠陥が、該欠陥部位部分が存在する前記エリアに設定された許容内でないとの結果が得られたとき、前記欠陥部位の欠陥が許容外であると判定することができるので、すべての欠陥部位部分の欠陥が許容内であると判定されたときのみ、この欠陥部位の欠陥が許容内であると判定されることから、最も厳密な判定が可能となる。
請求項に記載の外観検査方法では、検査領域上の各エリアは、欠陥許容度を異にする複数のレイヤーを重ね合わせることにより所望の条件で検査領域を異なる欠陥許容度毎の設定エリアに区画することができるので、オペレータによる検査装置の操作が容易となり、オペレータの負担の軽減を図ることできる。
本発明に係る外観検査方法によれば、前記したように、欠陥部位の各欠陥部位部分毎に予備判定で前記欠陥部位が広がるすべてのエリアに設定された各許容度を考慮することができ、これにより欠陥が許容内にあるか否かを従来に比較して高精度で確実に判定することが可能となることから、回路パターンが形成された半導体チップのような被検査体の欠陥検査を従来に比較して、より正確に行うことができる。
以下、本発明の特徴を図示の実施例に沿って詳細に説明する。
図1は本発明に係る外観検査方法を実施するのに好適な外観検査装置10を示す。外観検査装置10は、例えば図2に示すような半導体ウエハ11上に整列して形成された多数の半導体チップ11aに形成されたそれぞれの回路パターンの欠陥が許容内であるか否かを判定するのに使用される。以下、本発明を半導体ウエハ11上に形成された半導体チップ11aの検査に適用した例に沿って説明する。
本発明に係る外観検査装置10は、図1に示すように、光学的撮影機構10aと、該光学的撮影機構の動作を制御しかつこの光学的撮影機構10aにより得られた画像情報を演算処理するための制御演算手段10bとを備える。
光学的撮影機構10aは、半導体ウエハ11を保持するステージ12aが設けられた移動部12と、該移動部のステージ12aをXY平面上でX軸方向、Y軸方向およびZ軸の回りに回転させるためのドライバ13と、照明部14による照明下でステージ12a上の半導体ウエハ11に形成された所望の半導体チップ11aの表面画像を撮影するための撮像部15とを有し、この撮像部15は、従来よく知られているように、例えばCCD撮像素子およびその光学系で構成される。
制御演算手段10bは演算処理回路16を有し、該演算処理回路は例えばメモリー17に格納されたプログラムに沿って動作する中央処理装置(CPU)により構成することができる。演算処理回路16は、制御回路18を介して、光学的撮影機構10aのドライバ13、照明部14および撮像部15の各作動を制御し、またメモリー17に格納された情報に従って撮像部15により得られた画像にエッジ検出処理を施す。
この演算処理回路16には、撮像部15により得られた画像の検査領域を複数のエリアに区画するためのエリア設定部16aと、前記画像の検査領域と検査のためのテンプレートとの比較により欠陥部位を抽出する欠陥抽出部16bと、該欠陥抽出部により抽出された欠陥部位が許容内であるか否かを判定する判定部16cとが設けられている。
また、演算処理回路16には、例えば液晶あるいはCRTから成る表示部を有するモニタ19と、例えばキーボードおよびマウス等からなる入力部20とが接続されている。モニタ19には、撮像部15で撮影された画像および演算処理回路16で処理された画像が表示可能であり、また光学的撮影機構10aの操作に必要な情報が表示される。これらモニタ19に表示される情報に基づいて、入力部20から外観検査装置10の操作に必要な命令を適宜入力することができる。
撮像部15は、テンプレートおよび被検査体のための画像を撮影する。撮像部15により撮影された半導体チップ11aの表面画像から所望の検査領域が切り出され、モニタ19上に表示される。図3(a)には、この切り出された検査領域の表示画面21Aの一例が示されている。表示画面21Aは、半導体チップ11aがメモリーチップである例を示し、表示画面21Aには半導体チップ11a上に形成されたメモリー素子領域22、パッド領域23、導電路24a、24bおよび導電部25a、25b等が示されている。表面画像21A中、○印で囲む範囲に欠陥の集合体である欠陥部位が観察される。観察される欠陥は、回路パターンへの異物の付着あるいは回路パターンの部分的な欠損等の欠陥である。
テンプレートには、半導体ウエハ11の各半導体チップ11aから得られる前記した表面画像21Aのうち、欠損や異物から成る前記欠陥が少ない最も良質の半導体チップ11aの表面画像(21A)が選択され、これがテンプレートとして使用される。このテンプレートと、被検査体である他の半導体チップ11aの表面画像21Aとが、演算処理回路16により、欠陥の抽出のために比較を受ける。
演算処理回路16は、従来よく知られているように、テンプレートと被検査体の半導体チップ11aの画像との比較に先立ち、撮像部15で撮影されたテンプレート用表面画像(21A)および被検査体の各表面画像21Aに、エッジ検出処理のための前処理を施す。エッジ検出処理のための前処理として、照明部14による照明むらを除去するためのシェーディング処理、エッジの明確化を促進するための多値化処理、エッジ検出に際してパターンの粗密や画像の濃淡の影響を低減するための色調変換処理、パターンの認識を容易とするための色度変換あるいはノイズを除去するための膨張/収縮フィルタを用いた膨張/収縮処理等が従来よく知られており、これらを適宜選択することができる。
また、演算処理回路16は、これら画像前処理が施された画像にエッジ検出処理を施す。このエッジ検出処理として、微分法あるいはその他の従来よく知られたエッジ検出手法を採用することができる。このエッジ検出処理により、演算処理回路16は前記検査領域(21A)の回路パターンの認識が可能となる。
演算処理回路16に設けられたエリア設定部16aは、エッジ検出により抽出された回路パターンを入力部20から入力される検査条件に応じたエリアに区画し、欠陥の許容量を示す検査条件を各エリアに設定する。これにより、図3(a)に示した検査領域の表面画像21Aにエリア設定処理が施され、図3(b)のエリア設定画像21Bに示されているように、前記検査領域にそれぞれ検査条件1〜6が付与された各エリア(22、23、24a、24b、25a、25b)が設定される。
この各エリア(22、23、24a、24b、25a、25b)のうち、欠陥の影響が最も大きいと考えられるメモリー素子領域のエリア(22)には、最も厳しい検査条件1が付与され、以降、細幅の導電路24a、該導電路よりも太幅の導電路24b、小面積の導電部25a、該導電部よりも大面積の導電部25b、および欠陥による影響が最も小さいと考えられるパッド領域23の各エリア(24a、24b、25a、25b、23)の順に、最も緩い検査条件6へ向けて順次各検査条件2〜6が付与される。
前記検査領域を各エリアに区画するために、例えば背景技術で述べた特開2004−85543号公報に開示された方法を採用することにより、回路パターンを自動的に認識することができ、またパターンが認識された前記検査領域を各エリアに自動的に区画することができる。また、例えば背景技術で述べた特開2004−132950号公報に開示されたレイヤーを採用することにより、容易なエリア設定が可能となる。
検査条件として、例えば検査対象となる欠損あるいは異物のような欠陥の許容量が採用される。この許容量は、各エリアの寸法および配置毎に異なる値を付与することができる。すなわち、図4(a)および図4(b)に示すように、例え同一形状および同一面積の欠陥部位が回路パターン上に観察される場合であっても、この欠陥部位の出現位置によって該欠陥部位の評価が大きく変化する。
図4(a)に示す例では、導電路26の縦方向に伸長する縦方向部分26a上に該縦方向部分の伸長方向に伸びる縦長の欠陥部位27が観察されている。他方、図4(b)に示す例では、導電路26の横方向部分26b上に、該横方向部分を横切るように前記した欠陥部位27が観察されている。両欠陥部位27は、同一形状および同一面積を有しかつ同一姿勢で導電路26上に存在するが、図4(a)に示す例では縦方向部分26aの幅寸法WL1に沿った欠陥部位27の幅寸法W1が導電路26の導電機能に大きな影響を及ぼし、他方、図4(b)に示す例では横方向部分26bの幅寸法WL2に沿った幅寸法W2が導電路26の導電機能に大きな影響を及ぼす。
従って、この場合、導電路26の縦方向部分26aのエリアには、該縦方向部分を横切る方向の寸法W1についての最大許容値が閾値として設定される。また導電路26の横方向部分26bのエリアには、該横方向部分を横切る方向の寸法W2についての最大許容量が閾値として設定される。このように、同一機能を有する回路構成領域であっても、検査条件に応じた異なる許容度に応じて、検査領域を各エリアに区画することができる。この許容量を表す閾値として、例えばモニタ19上の画素数を採用することができる。
また、検索条件として、前記した欠損部位の寸法の他、欠陥部位の面積、欠陥数、検査領域の明るさの段階、欠損部位の形状、検査領域画面の空間周波数等を設定することができる。また、これら複数の検索条件を各レイヤ構成し、これらレイヤの重ね合わせによって異なる検査条件が付された各エリアを設定することができる。
演算処理回路16の欠陥抽出部16bは、従来よく知られているように、テンプレートとなる表面画像(21A)と、被検査体である半導体チップ11aの表面画像21Aとの比較により、半導体チップ11a上の欠陥部位を抽出する。また、演算処理回路16の判定部16cは、欠陥抽出部16bで抽出された欠陥部位が許容内であるか否かを判定する。
本発明に係る外観検査装置10では、図5(a)に示すように、欠陥抽出部16bにより抽出された欠陥部位27が絶縁材料から成る区画線Z1、Z2により区画された例えばそれぞれが導電路から成る3つのエリア28a、28b、28c上にわたって存在するとき、予備判定として、それぞれのエリア上に位置する各欠陥部位部分27a、27b、27cが該各欠陥部位部分27a、27b、27cの各エリア28a、28b、28cに設定された許容内にあるか否かを該各エリア28a、28b、28c毎で判定する。
図5(b)に示す例では、各エリア28a、28b、28cを構成する導電路の幅寸法の小さなエリア28aから幅寸法が増大するエリア28b、28cへ向けて、順次、条件3〜5が設定されている。例えば、各条件3〜5として、許容し得る欠陥についての最大画素数が設定される場合、欠陥による各エリアが受ける影響の度合いを考慮して、最細幅のエリア28aには小さな値の画素数が閾値aとして設定され、中間幅のエリア28bにはこれよりも大きな値の中間画素数が閾値bとして設定され、最太幅のエリア28cには閾値bよりも大きな値の画素数が閾値cとして設定される。
この場合、演算処理回路16の判定部16cは、エリア28a上に位置する欠陥部位部分27aの画素数と、エリア28aに設定された閾値aとを比較する。また、判定部16cは、エリア28b上に位置する各欠陥部位部分27bの画素数と、エリア28bに設定された閾値bとを比較し、エリア28c上に位置する各欠陥部位部分27cの画素数と、エリア28cに設定された閾値cとを比較する。このとき、絶縁材料から成る区画線Z1、Z2上に位置する欠陥部位27の画素数を無視することができる。
判定部16cは、各エリア28a、28b、28c毎の比較による予備判定の結果のうち、各欠陥部位部分27a、27b、27cのうちのいずれか一つの欠陥部位部分の画素数が対応するエリア28a、28b、28cの閾値a、b、cを超えると、被検査体である半導体チップ11aが不良品である旨の判定結果をモニタ19に表示させる。従って、この場合、予備判定で、各欠陥部位部分27a、27b、27cのすべてが、それぞれに対応するエリア28a、28b、28cに設定された閾値a、b、cの許容内にあると判定されない限り、欠陥部位27を含む半導体チップ11aが良品であると判定されない。
この例に代えて、判定部16cは、最も厳しい条件が付与されたエリア28a上に位置する欠陥部位部分27bの画素数が対応するエリア28aに設定された閾値aを超えるとき、他のエリア28b、28c上の欠陥部位部分27b、27cの判定結果の如何に拘わらず、半導体チップ11aが不良品である旨の判定結果をモニタ19に表示させることができる。
本発明に係る外観検査装置10を用いた検査方法の手順を図6に示すフローチャートに沿って説明する。
図6(a)はテンプレートを得るためのティーチング工程を示し、図6(b)はティーチング工程で得られたテンプレートを用いた検査工程を示す。
ティーチング工程では、ステージ12a上に配置された半導体ウエハ11の半導体チップ11aの表面画像が撮像部15で撮影され、その画像がモニタ19上に表示される。オペレータは、このモニタ19に表示された撮影画像を参照し、テンプレートの形成のために、欠陥の少ない良質の半導体チップ11aを選択し、選択された半導体チップ11aの表面画像を撮像部15で撮影する(ステップS1)。
撮影された表面画像から所望の検査領域の表面画像がテンプレートとして選定され、これにより、例えば図3(a)の表面画像21Aに対応した欠陥の少ない検査領域の表面画像が得られる(ステップS2)。
このステップS2で選択された表面画像(21A)すなわちテンプレート上にエリアを設定するに先立ち、演算処理回路16により、表面画像(21A)にはエリア設定のための前処理が施される(ステップS3)。このエリア設定前処理のために、演算処理回路16により、画像前処理として例えば照明むらを除去するためのシェーディング処理やノイズ除去のための膨張/収縮処理等が表面画像(21A)に施され(ステップS31)、続いて演算処理回路16により、例えば微分処理法によるエッジ検出処理が施される(ステップS32)。このエッジ検出処理により、演算処理回路16による前記検査領域のパターンの認識が可能となり、前記検査領域の回路パターンが認識される。
ステップS2でのエリア設定前処理後、演算処理回路16のエリア設定部16aにより前記表面画像にエリア設定処理が施される(ステップS4)。このエリア設定処理では、演算処理回路16により認識された前記検査領域の回路パターンが、図3(b)に示したように、それぞれのエリア(22、23、24a、24b、25a、25b)に区画され(ステップS41)、区画された各エリア(22、23、24a、24b、25a、25b)には、それぞれに対応した前記したと同様な検査条件(1〜6)の閾値が付与され、これによりエリア設定処理が終了し、このエリア設定処理の終了によって検査工程でのマスタパターンとなるテンプレートが得られる。
ステップS41でのエリア区画のために、前記したように特開2004−85543号公報に開示されたエリア区画法を用い、あるいはステップS4でのエリア設定に特開2004−132950号公報に開示されたレイヤーを採用することにより、容易なエリア設定が可能となる。
エリア設定処理の終了後、ステップS2での検査領域を選定によって決まる検査領域の位置情報、ステップS3でのエリア設定前処理の内容の情報およびエリア設定の処理内容の情報(各エリアに付与された閾値を含む)等が、引き続く検査工程のためにメモリー17に格納され(ステップS5)、これによりティーチング工程が終了する。
次ぎに、ティーチング工程で得られたテンプレートを用いた検査工程を図6(b)のフローチャートに沿って説明する。
検査工程では、先ず、被検査体である半導体チップ11aと、外観検査装置10に設定されたテンプレートとの対応関係が確認される(ステップS11)。被検査体に対応するテンプレートが用意されていない場合には、前記したティーチング工程により、適正なテンプレートを形成することができる。
被検査体である半導体チップ11aと、外観検査装置10に設定されたテンプレートとの対応がステップS11で確認されると、被検査体である半導体チップ11aの検査画像が撮像部15により撮影され(ステップS12)、この検査画像からテンプレートに対応する表面画像を切り出すための位置合わせが行われる(ステップS13)。
ステップS12での撮影およびステップS13での位置合わせには、ティーチング工程のステップS5でメモリー17に格納された情報が読み出され、この読み出し情報が利用される。従って、ステップS12での被検査体の半導体チップ11aの撮影は、照明部14による照明条件の他、テンプレートの作成時のステップS1と同一条件下で行われる。
ステップS13での位置合わせにより、検査画像からテンプレートに対応した検査領域が切り出されると、切り出された表面画像21Aに、ティーチング工程のエリア設定前処理(ステップS3)と同様な検査画像前処理(ステップS14)が施される。
この検査画像前処理(ステップS14)は、エリア設定前処理(ステップS3)における画像前処理(ステップS31)およびエッジ検出処理(ステップS32)と同様な画像前処理(ステップS141)およびエッジ検出処理(ステップS142)からなり、このステップS141での画像前処理およびステップS142でのエッジ検出処理では、ステップS12におけると同様に、メモリー17に格納されたステップS31およびステップS32でのエリア設定前処理の情報が読み出され、この読み出し情報に従ってティーチング工程での画像前処理(ステップS31)およびエッジ検出処理(ステップS32)と同一条件で、これらと同一処理が表面画像21Aに施され、検査領域のパターンの認識が行われる。
ステップS142によるエッジ検出処理によって検査回路のパターンが認識されると、ティーチング工程のステップS41と同様、演算処理回路16のエリア設定部16aにより、この認識された回路パターンがメモリー17から読み出されたエリア設定内容の情報に従って各エリアに区画され、該各エリアに検査条件が対応付けられる。これにより、図3(b)に示したように、被検査体の表面画像21Aに対応したエリア設定画面21Bが得られる。
ステップS15の後、互いに対応するテンプレートと被検査体の表面画像21Aとが欠陥抽出部16bにより比較され、この比較により、表面画像21A上の欠陥部位が抽出される(ステップS16)。
判定部16cは、各エリアに設定された許容度である例えば画素数についての閾値と各欠陥部位の欠陥の画素数との比較に基づいて、各欠陥部位の欠陥が許容内であるかを判定し(ステップS17)、その判定結果に基づく半導体チップ11aの良否の判断結果が当該半導体チップに関連付けてメモリー17に格納される(ステップS18)。また、これらの情報がモニタ19上に表示される。
引き続くステップS19では、被検査体となる新たな半導体チップ11aの有無が判定され、他の半導体チップ11aがある場合、ステップS11に戻り、前記したステップS11〜ステップS18が繰り返され、被検査体となる半導体チップ11aがない場合、検査工程が終了する。
本発明に係る検査工程の前記した判定手順(ステップS17)について、以下に詳細に説明する。
ステップS17の判定手順に先立つステップS16で欠陥部位が抽出されると、この抽出された欠陥部位が単一の設定エリア上に存在するかあるいは複数の設定エリア上にわたって存在するかが判定される。この判定は、オペレータのモニタ19上での視認により行うことができ、あるいはステップS5でメモリー17に格納された情報を用いて判定部16cにより自動的に判定させることができる。
単一設定エリア上に位置する欠陥部位については、判定部16cは、従来の重心法におけると同様に、この欠陥部位の面積重心を求め、該面積重心が位置する設定エリアに付与された閾値を示す例えば画素数と、欠陥部位を示す画素数とを比較する。欠陥部位の画素数が設定エリアの閾値を超えていると、被検査体である半導体チップ11aが不良品である旨がモニタ19上に表示される。
他方、欠陥部位が複数の設定エリア上にわたって存在していると判定されると、判定部16cは、前記したように、観察された欠陥部位の異なるエリア上に位置する欠陥部位部分毎に、各欠陥部位部分が位置するエリアに設定されたそれぞれの閾値に基づいて予備判定を受ける。
この予備判定で、例えば少なくとも一つの欠陥部位部分が許容外であると判定されると、被検査体である半導体チップ11aが不良品である旨がモニタ19上に表示される。
欠陥部位が複数の設定エリア上にわたって存在しているとき、この欠陥部位について従来の重心法による判定結果を求め、また本発明に係る前記した予備判定結果に基づく判定結果を求め、この両判定結果の総合判断から最終判定結果を導き出すことができ、これにより、一層高精度での判定が可能となる。
本発明によれば、前記したように、欠陥部位が複数のエリア上にわたって存在するとき、この欠陥部位の各欠陥部位部分が広がるエリアについての各許容度と、このエリアのそれぞれに広がる各欠陥部位部分の欠陥とを考慮して判定結果が導き出されることから、欠陥部位の重心位置の僅かなずれによる従来のような判定結果の反転を防止することができるので、従来に比較して正確な判定が可能となる。また、欠陥部位の重心位置から外れた欠陥部位部分の欠陥についての従来のような見過ごしを防止することができる。
従って、欠陥部位の欠陥が許容内であるか否かを従来に比較して高精度で確実に判定することが可能となる。
また、従来の重心法との併用によって、より状況に応じた適正な判定が可能となる。
さらに、ある欠陥部位のすべての欠陥部位部分の欠陥が許容内であると判定されたときのみ、この欠陥部位の欠陥が許容内であると判定することにより、より厳密な判定が可能となる。
本発明に係る外観検査方法を実施する外観検査装置を概略的に示すブロック図である。 本発明に係る外観検査方法の被検査体の一例を示す半導体ウエハの平面図である。 図3(a)は図1に示された外観検査装置の撮像部により得られた画像の一例を示す説明図であり、図3(b)は図3(a)に示した画像のエッジ検出処理により得られたパターン画像のエリア設定例を示す説明図である。 図4(a)および図4(b)は、各エリアへの検査条件の設定例を示す説明図である。 図5(a)および図5(b)は、抽出された欠陥部位および該欠陥部位の各エリアに設定された欠陥許容度のそれぞれ一例を示す説明図である。 図6(a)および図6(b)は、本発明に係る外観検査方法のティーチング工程および検査工程のそれぞれの手順を示すフローチャトである。
符号の説明
10 外観検査装置
11a 半導体チップ(被検査体)
15 撮像部
16 演算処理回路
16a エリア設定部
16b 欠陥抽出部
16c 判定部
17 メモリー
19 モニタ
27 欠陥部位
27a、27b、27c 欠陥部位部分
28a、28b、28c エリア

Claims (2)

  1. 被検査体の画像の検査領域上からテンプレートとの比較によって抽出された欠陥が許容内か否かを判定することを含む外観検査方法であって、
    前記検査領域が互いに許容度を異にする複数のエリアに区画され、抽出された一つの欠陥部位が互いに許容度を異にする複数のエリア上にわたって存在するとき、前記欠陥部位の前記各エリア上に存在する欠陥部位部分毎に、欠陥についての許容度を示す閾値として欠陥許容画素数が設定されており、該欠陥許容画素数と前記欠陥部位部分を示す画素数とを比較することで、前記各エリア上に存在する欠陥部位部分の少なくとも一つの欠陥部位部分の欠陥が許容内であるか否かの予備判定を行い、それら予備判定の結果に基づいて前記欠陥部位の欠陥が許容内であるか否かを判定し、
    さらに、前記複数のエリア上にわたって存在する前記欠陥部位について該欠陥部位の重心が存在するエリアの許容度を用いて前記欠陥部位の欠陥が許容内であるか否かを判定し、前記両判定結果の比較から前記欠陥部位の欠陥が許容内であるか否かを最終判定するに際し、
    前記予備判定で、前記複数の欠陥部位部分のうちの一つの前記欠陥部位部分の欠陥が、該欠陥部位部分が存在する前記エリアに設定された許容内でないとの結果が得られたとき、前記欠陥部位の欠陥が許容外であると判定することを特徴とする外観検査方法。
  2. 前記エリアは、欠陥についての異なる検査条件毎に形成されるレイヤーの重ね合わせにより設定されることを特徴とする請求項1に記載の外観検査方法。
JP2004366934A 2004-12-20 2004-12-20 外観検査方法 Expired - Fee Related JP4954469B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004366934A JP4954469B2 (ja) 2004-12-20 2004-12-20 外観検査方法
KR1020050108006A KR100759950B1 (ko) 2004-12-20 2005-11-11 외관 검사 방법 및 그 장치
TW094142898A TWI290747B (en) 2004-12-20 2005-12-06 Inspecting method and apparatus thereof
US11/302,149 US7865011B2 (en) 2004-12-20 2005-12-14 Outer surface-inspecting method and outer surface-inspecting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004366934A JP4954469B2 (ja) 2004-12-20 2004-12-20 外観検査方法

Publications (2)

Publication Number Publication Date
JP2006170921A JP2006170921A (ja) 2006-06-29
JP4954469B2 true JP4954469B2 (ja) 2012-06-13

Family

ID=36671830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366934A Expired - Fee Related JP4954469B2 (ja) 2004-12-20 2004-12-20 外観検査方法

Country Status (4)

Country Link
US (1) US7865011B2 (ja)
JP (1) JP4954469B2 (ja)
KR (1) KR100759950B1 (ja)
TW (1) TWI290747B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354242A (ja) * 2001-05-25 2002-12-06 Ricoh Co Ltd 画像処理装置、画像読み取り装置、画像形成装置およびカラー複写装置
JP2006170922A (ja) * 2004-12-20 2006-06-29 Topcon Corp 外観検査方法およびその装置
JP4345930B2 (ja) * 2005-01-28 2009-10-14 Ykk株式会社 物品の外観検査装置
BE1017422A3 (nl) * 2006-12-08 2008-09-02 Visys Nv Werkwijze en inrichting voor het inspecteren en sorteren van een productstroom.
JP4982213B2 (ja) * 2007-03-12 2012-07-25 株式会社日立ハイテクノロジーズ 欠陥検査装置及び欠陥検査方法
JP5334237B2 (ja) * 2007-11-29 2013-11-06 株式会社日立製作所 埋金設置位置照合方法および埋金設置位置照合システム
FR2931295B1 (fr) * 2008-05-13 2010-08-20 Altatech Semiconductor Dispositif et procede d'inspection de plaquettes semi-conductrices
JP5500871B2 (ja) * 2009-05-29 2014-05-21 株式会社日立ハイテクノロジーズ テンプレートマッチング用テンプレート作成方法、及びテンプレート作成装置
EP2467703A1 (en) * 2009-08-17 2012-06-27 Nanda Technologies GmbH Method of inspecting and processing semiconductor wafers
US9196031B2 (en) * 2012-01-17 2015-11-24 SCREEN Holdings Co., Ltd. Appearance inspection apparatus and method
TWI479145B (zh) * 2013-07-19 2015-04-01 Hon Hai Prec Ind Co Ltd 外觀瑕疵檢測系統及方法
CN110969175B (zh) * 2018-09-29 2022-04-12 长鑫存储技术有限公司 晶圆处理方法及装置、存储介质和电子设备
CN109829883B (zh) * 2018-12-19 2020-11-17 歌尔光学科技有限公司 产品质量检测方法及装置
JP7300155B2 (ja) * 2019-06-19 2023-06-29 フロイント産業株式会社 固形製剤外観検査における教示装置、及び固形製剤外観検査における教示方法
CN114425524B (zh) * 2021-12-20 2023-06-30 苏州镁伽科技有限公司 用于检测设备的收料控制方法、装置及检测设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079408B2 (ja) * 1989-05-15 1995-02-01 新日本製鐵株式会社 表面欠陥検出装置
US5808735A (en) * 1993-06-17 1998-09-15 Ultrapointe Corporation Method for characterizing defects on semiconductor wafers
JP4089798B2 (ja) * 1998-04-13 2008-05-28 株式会社トプコン 表面検査装置
US6366690B1 (en) 1998-07-07 2002-04-02 Applied Materials, Inc. Pixel based machine for patterned wafers
KR100374762B1 (ko) * 1998-07-28 2003-03-04 히다치 덴시 엔지니어링 가부시키 가이샤 결함 검사 장치 및 그 방법
JP3920003B2 (ja) * 2000-04-25 2007-05-30 株式会社ルネサステクノロジ 検査データ処理方法およびその装置
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
US20030034282A1 (en) 2001-08-16 2003-02-20 Fmc Technologies, Inc. Method and system for generating background color for optical sorting apparatus
US7257247B2 (en) * 2002-02-21 2007-08-14 International Business Machines Corporation Mask defect analysis system
JP2003294647A (ja) * 2002-03-29 2003-10-15 Matsushita Electric Ind Co Ltd ダスト自動分別検査方法
JP2004085543A (ja) 2002-06-27 2004-03-18 Topcon Corp 外観検査装置及び外観検査方法
JP4073265B2 (ja) 2002-07-09 2008-04-09 富士通株式会社 検査装置及び検査方法
JP2004132950A (ja) * 2002-08-09 2004-04-30 Topcon Corp 外観検査装置及び外観検査方法
JP2004198265A (ja) * 2002-12-18 2004-07-15 Dainippon Printing Co Ltd 加工製品の外観検査、選別方法および加工製品の外観検査、選別システム
JP3829810B2 (ja) 2003-02-21 2006-10-04 ソニー株式会社 露光用パターン又はマスクの検査方法、その製造方法、及び露光用パターン又はマスク
JP2006170922A (ja) * 2004-12-20 2006-06-29 Topcon Corp 外観検査方法およびその装置
JP3953080B2 (ja) 2005-09-14 2007-08-01 オムロン株式会社 基板検査システム
JP4757684B2 (ja) 2006-03-30 2011-08-24 富士通セミコンダクター株式会社 欠陥検査装置及び方法

Also Published As

Publication number Publication date
US20060182334A1 (en) 2006-08-17
TWI290747B (en) 2007-12-01
KR20060070422A (ko) 2006-06-23
TW200623302A (en) 2006-07-01
KR100759950B1 (ko) 2007-09-19
US7865011B2 (en) 2011-01-04
JP2006170921A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
KR100759950B1 (ko) 외관 검사 방법 및 그 장치
KR100757916B1 (ko) 외관 검사 방법 및 그 장치
KR100819412B1 (ko) 결함 검출 방법 및 결함 검출 장치
KR101523159B1 (ko) 패턴 매칭 장치 및 컴퓨터 프로그램을 기록한 기록 매체
JP5088165B2 (ja) 欠陥検出方法および欠陥検出装置
JP6988632B2 (ja) 輪郭抽出装置及び輪郭抽出方法
JP2005121546A (ja) 欠陥検査方法
JP2011008482A (ja) 欠陥検出方法、欠陥検出装置、および欠陥検出プログラム
JPH0961138A (ja) ひび割れ抽出装置
JP3620470B2 (ja) 欠陥検査方法及び欠陥検査装置
JP5257063B2 (ja) 欠陥検出方法および欠陥検出装置
JP2004132950A (ja) 外観検査装置及び外観検査方法
JP4978215B2 (ja) 加工面欠陥判定方法
JP5239275B2 (ja) 欠陥検出方法および欠陥検出装置
JP4743230B2 (ja) 外観検査方法及び外観検査装置
JP2005003473A (ja) 溶接痕の外観検査方法
JP4195980B2 (ja) カラー画像を用いた外観検査方法及び外観検査装置
JP4403036B2 (ja) 疵検出方法及び装置
JP4178923B2 (ja) 外観検査方法及び外観検査装置
JP2004085543A (ja) 外観検査装置及び外観検査方法
JP2005079274A (ja) パターン欠陥検査方法および装置
JP2000258353A (ja) 欠陥検査方法及びその装置
JP2008292342A (ja) エッジ欠陥検出方法、そのプログラム、および検出装置
JP2024129373A (ja) 画像処理方法
JP2000268176A (ja) 画像パターンの欠陥検査方法および装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees