CN109935527B - 接触孔检测方法 - Google Patents

接触孔检测方法 Download PDF

Info

Publication number
CN109935527B
CN109935527B CN201711346988.7A CN201711346988A CN109935527B CN 109935527 B CN109935527 B CN 109935527B CN 201711346988 A CN201711346988 A CN 201711346988A CN 109935527 B CN109935527 B CN 109935527B
Authority
CN
China
Prior art keywords
contact hole
layer
substrate
conductive layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711346988.7A
Other languages
English (en)
Other versions
CN109935527A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201711346988.7A priority Critical patent/CN109935527B/zh
Publication of CN109935527A publication Critical patent/CN109935527A/zh
Application granted granted Critical
Publication of CN109935527B publication Critical patent/CN109935527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种接触孔检测方法。接触孔检测方法包括步骤:1)提供一衬底,衬底具有一底层、一表层及在底层与表层之间的金属层,表层内形成有至少一个接触孔,接触孔具有侧壁和底部;2)于衬底的表层上形成一导电层,导电层更覆盖接触孔的侧壁和底部;3)向接触孔内注入电子;及,4)将导电层通电后检测接触孔的底部是否连通至金属层,并观测衬底的表面电子分布状态,衬底的表面电子分布状态包含接触孔的底部。本发明的接触孔检测方法操作简单,检测过程快速方便,尤其是在接触孔的深宽比比较大的情况下,采用本发明的接触孔检测方法能快速检测出存在底部未打开的接触孔的产品,以避免其流入下一个工艺造成更大的经济损失。

Description

接触孔检测方法
技术领域
本发明涉及半导体制造领域,特别是涉及一种接触孔检测方法。
背景技术
半导体器件制造中,接触孔的制造是非常重要的部分,在形成接触孔后往接触孔内填充金属以将位于同一器件内的不同位置的结构之间进行电连接,比如有源区、多晶硅与金属层之间进行电连接,也可以应用于电容器的半导体制程。随着半导体制造技术的飞速发展,半导体产品的集成度越来越高,器件的关键尺寸缩小到30纳米以下使得接触孔的制造面临的挑战越来越大。因为单位面积内的器件结构数量不断增加,原有的平面布线已经不能满足要求而只能采用多层布线技术,充分拓展器件的垂直空间,在各层布线之间大量利用接触孔进行电连接,以进一步提高器件的集成密度。但多层布线结构中,接触孔的深宽比(aspect ratio)越来越大,即接触孔的底部面积越来越小而深度越来越大,导致在制造过程中接触孔的底部未打开(not open)的现象越来越多。而一旦接触孔底部没有打开,完成金属填充的接触孔就无法实现电性能导通,造成器件性能下降甚至完全失效乃至严重影响产品良率和收率,导致生产成本上升。尤其是单个器件上的接触孔数量越来越多的情况下,这类问题愈发严重。
现有半导体制造中,对接触孔的检测大部分都是利用在线检测设备,比如在完成接触孔的金属填充后利用探针检测接触孔的电性能以判断接触孔是否符合要求,也有利用如扫描电子显微镜(SEM)的扫描成像原理检测接触孔的形状从而判断接触孔是否符合要求,还有通过检测接触孔的尺寸来判断接触孔是否符合规格,这些方法都存在不少问题,比如利用探针检测接触孔的电性能的话,因为接触孔已经完成金属填充,即使检测到接触孔不合格的话,要进行返工也比较麻烦;利用检测设备的成像原理检测接触孔的形状时,不仅检测过程复杂,而且若接触孔中存在杂质的话容易导致成像质量低下影响检测结果;而检测接触孔的尺寸时,则因接触孔的各个位置的尺寸可能不完全一致使得检测结果出现误差。如果不合格的接触孔没有被及时检出,那存在不合格的接触孔的产品流入下一个工艺时也无法修复接触孔存在的底部未打开的问题导致产品报废,由此造成的经济损失将呈几何级数增长。在半导体关键尺寸越来越小,单个器件上接触孔的数量越来越多,接触孔的深宽比越来越大的背景下,研究出一种简单快速且低成本的接触孔检测方法,尤其是检测接触孔的底部未打开的方法,实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种接触孔检测方法,用于解决现有技术中接触孔的检测过程复杂,检测效率低下以及检测误差大等问题。
为实现上述目的及其他相关目的,本发明提供一种接触孔检测方法,所述接触孔检测方法包括步骤:1)提供一衬底,所述衬底具有一底层、一表层及在所述底层与所述表层之间的金属层,所述表层内形成有至少一个接触孔,所述接触孔具有侧壁和底部;2)于所述衬底的所述表层上形成一导电层,所述导电层更覆盖所述接触孔的所述侧壁和所述底部;3)向所述接触孔内注入电子;及,4)将所述导电层通电后检测所述接触孔的所述底部是否连通至所述金属层,并观测所述衬底的表面电子分布状态,所述衬底的表面电子分布状态包含所述接触孔的所述底部。
优选地,所述步骤2)中,形成的所述导电层包括钛(Ti)层和氮化钛(TiN)层中的至少一种。
优选地,所述步骤2)中,形成的所述导电层的厚度不大于1000埃。
更优选地,所述步骤2)中,形成的所述导电层的厚度介于450~550埃之间。
优选地,所述接触孔的数量为多个,且多个所述接触孔在所述衬底上呈阵列分布。
优选地,所述步骤3)中,同时向多个所述接触孔内注入电子;所述步骤4)中,将所述导电层通电后同时对多个所述接触孔进行检测。
在另一优选方案下,所述步骤3)中,向单个所述接触孔内注入电子;所述步骤4)中,将所述导电层通电后对注入电子后的所述接触孔进行检测;在所述步骤4)完成后重复所述步骤3)及所述步骤4)多次以将多个所述接触孔逐一全部进行检测。
优选地,所述步骤4)中,所述金属层为接地或连接至参考电位。
优选地,所述步骤4)之后还包括去除所述表层上的所述导电层的步骤。
优选地,所述步骤3)中,使用扫描电子显微镜向所述接触孔内注入电子;步骤4)中,将所述导电层通电后使用所述扫面电子显微镜检测所述接触孔是否异常。
优选地,步骤4)中,检测到反白的所述接触孔判定为不合格接触孔。
如上所述,本发明的接触孔检测方法,具有以下有益效果:本发明的接触孔检测方法,通过在形成的接触孔的侧壁和底部形成一导电层,之后往所述接触孔内注入电子并将导电层通电,以观测所述衬底的表面电子分布状态,并根据所述接触孔内是否发光乃至反白判断所述接触孔的底部是否存在未打开的情况以判断所述接触孔是否合格。本发明的接触孔检测方法操作简单,检测过程快速方便,尤其是在接触孔的深宽比比较大的情况下,采用本发明的接触孔检测方法能快速检测出存在底部未打开的接触孔的产品以避免其流入下一道工艺造成更大的经济损失。
附图说明
图1显示为本发明的接触孔检测方法的流程图。
图2A和图2B显示为本发明的接触孔检测对象的俯视图。
图3显示为图2中的接触孔检测对象的局部截面结构示意图。
图4显示为本发明的步骤2)的实施示意图。
图5显示为本发明的步骤3)的实施示意图。
图6显示为本发明的步骤4)的实施示意图。
组件标号说明
1 衬底
10 接触孔
11 第一接触孔
12 第二接触孔
11a,12a 侧壁
11b,12b 底部
13 金属层
14 导电层
15 电子
21 底层
22 表层
h 第二接触孔的底部与金属层的距离
S1~S4 步骤
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
实施例
如图1所示,本发明提供一种接触孔检测方法,所述接触孔检测方法至少包括如下步骤:
1)提供一衬底,所述衬底具有一底层、一表层及在所述底层与所述表层之间的金属层,所述表层内形成有至少一个接触孔,所述接触孔具有侧壁和底部;
2)于所述衬底的所述表层上形成一导电层,所述导电层更覆盖所述接触孔的所述侧壁和所述底部;
3)向所述接触孔内注入电子;及,
4)将所述导电层通电后检测所述接触孔的所述底部是否连通至所述金属层,并观测所述衬底的表面电子分布状态,所述衬底的表面电子分布状态包含所述接触孔的所述底部。
请参阅图1中的步骤S1及图2A、2B,提供一衬底1,所述衬底1具有一底层21、一表层22及在所述底层21与所述表层22之间的金属层13,所述表层22内形成有至少一个接触孔10,所述接触孔10具有侧壁和底部。所述底层21主要起基底作用,后续器件结构,包括所述金属层13都将在所述底层21上依次形成,且一般地,所述底层21内通常还形成有缓冲层,比如所述底层21的其中一层材料包含氮化硅或二氧化硅,以在后续器件结构的形成过程中起缓冲和保护作用。所述表层22内将依据工艺的不同而形成各种结构,比如起隔离作用的绝缘层以及各类电极结构,比如所述表层22的其中一层材料包含二氧化硅。所述金属层13主要起电性连接功能以使不同的器件结构能实现导通,比如所述金属层13的其中一层材料包含钨(W)或铜(Cu)。同一器件内通常有多个金属层,故为使多个不同的金属层之间能实现电连接,需要借助各种互连结构,比如通孔等。而半导体器件中的接触孔通常作为同一器件内的不同结构层之间,比如作为有源区、多晶硅与金属层之间的电连接结构,在半导体器件集成度越来越高的情况下,同一器件内的接触孔10通常有多个,且通常多个所述接触孔10在所述衬底1上呈阵列分布,例如图2A的矩阵阵列或是图2B的六方密集阵列。
为便于描述本发明的接触孔检测方法,本实施例中截取了图2A、图2B中所示接触孔检测对象的局部截面结构示意图,具体请参阅图3。在图3的局部截面结构示意图中,所述接触孔10可以包括第一接触孔11及第二接触孔12,其中,所述第一接触孔11的底部11b处于完全打开的状态,即所述第一接触孔11的底部11b直接与位于所述衬底1内的金属层13相连通;所述第二接触孔12的底部12b未打开,即所述第二接触孔12的底部12b和位于所述衬底1内的金属层13之间存在一定距离h,当然,由于半导体器件尺寸非常小,这个距离h也必然非常小,但这个距离内的衬底材料足以导致所述第二接触孔12在完成金属填充后仍然无法实现将所述金属层13和其他有源区或其他导电层导通。
当然,其他示例中,所述接触孔10也可以仅包括所述第一接触孔11,即所述接触孔10中并没有底部未打开的所述第二接触孔12。
请参阅图1中的步骤S2及图4,于所述衬底1的所述表层22上形成一导电层14,所述导电层14更覆盖所述接触孔10的所述侧壁和所述底部。形成所述导电层14的方法可以为物理气相沉积方法。具体地,所述导电层14形成于所述第一接触孔11的侧壁11a及底部11b的表面,并且所述导电层14亦形成于第二接触孔12的侧壁12a及底部12b的表面,当然,所述导电层14还自所述接触孔10内延伸直至覆盖于所述衬底1的所述表层22的上表面,本实施例只为重点说明接触孔检测方法而对其他部分的结构不过分关注。需要说明的是,所述导电层14不填满所述接触孔10,包括不填满所述第一接触孔11和所述第二接触孔12,以在所述接触孔10内形成收容空间,用以收容电子。
从导电性能考虑,所述导电层14优选金属导电层,且更进一步地,优选钛(Ti)层或氮化钛(TiN)层,或者是依次沉积的钛(Ti)层和氮化钛(TiN)层两者的结合。因为半导体制造中,在形成接触孔后一般会进行接触孔的金属填充以使接触孔能实现不同层间的电连接,因此所述导电层14选择钛(Ti)层或氮化钛(TiN)层,或者是钛(Ti)层和氮化钛(TiN)层两者的结合的话,可以在完成接触孔检测后作为接触孔金属填充中的黏合阻挡层。所述导电层14的厚度优选不大于1000埃,如果是单一的金属层,比如是单一的钛(Ti)层或氮化钛(TiN)层,则厚度优选介于450~550埃之间,更具体地,比如介于495-520埃之间。因为这个厚度的金属层既能充分满足工艺要求又不至于因为沉积时间太长影响生产率,且这个厚度也非常适合作为后续填充中的黏合阻挡层。当然,所述导电层14的沉积厚度最好还是根据不同厂家的工艺生产菜单而设定,建议遵从厂家原有的机台设定参数以尽量避免更改工艺生产菜单以减小机台操作以及避免频繁的参数修改给设备带来的损伤。当然,根据工艺需要,所述导电层14也可以有其他选择,比如铜层或铝层,具体的形成方法根据不同的材料也可以有其他选择,此处不展开论述。
请参阅图1中的步骤S3、S4及图5,向所述接触孔内注入电子,并在完成步骤S3后进行步骤S4,将所述导电层14通电后检测所述接触孔10的所述底部是否连通至所述金属层13,并观测所述衬底1的表面电子15分布状态,所述衬底1的表面电子分布状态包含所述接触孔10的所述底部,且为便于检测,所述步骤4)中,所述金属层13可以设定为接地或连接至参考电位。
具体的,比如,可以采用能发射出多束电子的检测设备向所述第一接触孔11和所述第二接触孔12内同时注入电子15。由于所述第一接触孔11的底部11b和所述金属层13直接相连通,故在向所述第一接触孔11内注入所述电子15后,所述电子15处于一个非常活跃的状态并将向所述第一接触孔11的底部11b移动且很容易通过所述金属层13而扩散至所述衬底1的其他结构中,所述金属层13也会吸收部分电子,导致所述第一接触孔内11最终没有电子;而所述第二接触孔12因为底部12b未打开,因此电子无法通过所述第二接触孔12和所述金属层13之间的衬底材料而积聚于所述第二接触孔12内,因此将所述导电层14内通电后利用检测仪器进行检测时,所述第一接触孔11内因为没有电子,所以不会发光,呈现出黑色;而所述第二接触孔12内因为存在大量的自由电子15,在通电后所述电子15会发光使得所述第二接触孔12呈现出一定亮度,而具体的亮度情况根据所述电子15的注入量会有差异,比如,如果所述电子15的注入量非常大的话,所述第二接触孔12可能呈现出白色,检测过程中所呈现的结果如图6所示。基于这样的原理,在将所述导电层14通电后能够检测出所述接触孔10的所述底部是否连通至所述金属层13,且能观测所述衬底1的表面电子15分布状态,并且所述衬底1的表面电子分布状态包含所述接触孔10的所述底部的电子的分布状态。因此当检测到接触孔反白时,所述接触孔判定为不合格接触孔;反之,若检测到的接触孔不发光,则可判定接触孔是合格的。显然,发光与不发光的检测结果是非常直观的,尤其是接触孔的深宽比非常很大,即接触孔的底部面积很小而侧壁相对较高的情况下,电子在接触孔内更加聚集因而亮度更集中,而且据统计,接触孔的问题95%以上是因为接触孔的底部没有打开而引起的。因而,利用此方法可以快速检测出底部未打开的接触孔以进行返工或做其他处理,以避免有问题的产品流入下一道工序造成更大的经济损失。由于电子的移动速度很快,因此完成所述步骤S3即在注入所述电子15后需尽快进行检测,以避免所述电子15从接触孔10上部开口逃逸出去影响检测效果。
当然,在其他示例中,还可以对所述接触孔10进行逐一注入电子并逐一进行检测,即在所述步骤3)中,可以先向单个所述接触孔10内注入电子;然后,在所述步骤4)中,将所述导电层14通电后对注入电子后的所述接触孔10进行检测;最后,在所述步骤4)完成后重复步骤3)及步骤4)多次以将多个所述接触孔逐一全部进行检测,重复步骤3)及步骤4)的次数可以根据所述接触孔10的数量设定,直至所有的所述接触孔10被全部进行检测。
需要说明的是,所述接触孔10除了包括上述所述第一接触孔11及所述第二接触孔12之外,还可以包括第三接触孔(未示出),所述第三接触孔的底部处于部分打开的状态,即所述第三接触孔的底部一部分与所述金属层13相连通,另一部分与所述金属层13之间具有间距。此时,向所述第三接触孔内注入所述自由电子15时,虽然部分所述自由电子15会通过所述第三接触孔与所述金属层13的部分流失,但由于检测时间距离注入所述自由电子15的时间很短,在检测的过程中,对于所述第三接触孔这样的底部部分打开的接触孔仍然可以观测到有发光的存在。如果见到有发光的所述接触孔10,检测人员即可以判断对应的所述接触孔10不合格,同时,检测人员在观测过程中还可以根据观测到的所述接触孔10发光的强弱来判断对应的所述接触孔10底部是完全没有打开还是部分没有打开。当然,这种特殊情况下可能需要设定一定的检测标准,比如当亮度在某个范围内判断为合格而低于某个范围则判定为不合格,而具体的检测标准依各厂家工艺标准不同而不同,此处不具体限定。但在接触孔底部尺寸越来越小的情况下,也有不少厂家将底部部分打开部分未打开的接触孔判定为不合格,此标准下使用本发明的接触孔检测方法不需要关注发光的强弱只需要根据接触孔是否发光来判断接触孔是否合格,即不发光的接触孔判定为合格,发光的接触孔判定为不合格,检测过程更为简单快速。
在半导体制造中常用的能发射出电子束的检测仪器,比如扫描电子显微镜(SEM)以及透射电子显微镜(TEM)很适合于本发明的接触孔检测方法,且扫描电子显微镜(SEM)以及透射电子显微镜(TEM)因自带电源系统,因此本发明的接触孔检测方法若利用扫描电子显微镜(SEM)或透射电子显微镜(TEM)进行的话,所述步骤S3和步骤S4可以在非常短的时间内完成,检测速度非常快,而不是像传统的利用扫描电子显微镜(SEM)以及透射电子显微镜的成像原理,通过对接触孔的成像图像进行分析来判断接触孔合格与否。传统的检测方法下,如果接触孔内有杂质的话容易导致成像图像的质量不理想,导致检测结果出现误差,而且成像过程通常涉及到对扫描电子显微镜以及透射电子显微镜的参数进行调整,操作过程比较复杂,此外因频繁的参数调整容易导致检测设备的损坏和使用寿命缩短。如果利用扫描电子显微镜或其他检测设备通过测量接触孔的尺寸来判断接触孔是否合格的话,则因制造接触孔的工艺较为复杂导致形成的接触孔的各个位置的尺寸不一定完全一样,也容易带来检测误差。当然,检测设备也可有其他选择,根据检测设备的不同,具体的检测方法也可能略有差异,甚至可以自行制作检测设备或对现有的检测设备进行改造,比如,将现有设备发射出的单束电子束分成多束电子束以能同时对多个接触孔进行检测。
在一些情况下,在检测完成后可能还需要将所述步骤S2中在所述表层22上形成的所述导电层14去除,比如若所述导电层14与后续工艺相冲突,或者检测到存在不合格的接触孔时需要进行返工的情况下也可能需要去除所述导电层14,由于所述导电层14一般是一很薄的金属导电层,故通过常规的刻蚀工艺就很容易去除,比如利用氢氟酸溶液刻蚀去除,此处不再具体展开。需要说明的是,本发明的接触孔检测方法除适用于快速检测出底部未打开的接触孔外,也适用于与接触孔类似的结构的检测,比如通孔以及其他具有一定深度的需打开底部的结构的检测。
综上所述,本发明的接触孔检测方法,包括步骤:1)提供一衬底,所述衬底具有一底层、一表层及在所述底层与所述表层之间的金属层,所述表层内形成有至少一个接触孔,所述接触孔具有侧壁和底部;2)于所述衬底的所述表层上形成一导电层,所述导电层更覆盖所述接触孔的所述侧壁和所述底部;3)向所述接触孔内注入电子;及,4)将所述导电层通电后检测所述接触孔的所述底部是否连通至所述金属层,并观测所述衬底的表面电子分布状态,所述衬底的表面电子分布状态包含所述接触孔的所述底部。本发明的接触孔检测方法操作简单,检测过程快速方便,尤其是在接触孔的深宽比比较大的情况下,采用本发明的接触孔检测方法能快速检测出存在不合格的接触孔的产品以避免其流入下一个工艺造成更大的经济损失。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (3)

1.一种接触孔检测方法,其特征在于,所述接触孔检测方法包括步骤:
1)提供一衬底,所述衬底具有一底层、一表层及在所述底层与所述表层之间的金属层,所述表层内形成有至少一个接触孔,所述接触孔具有侧壁和底部;所述底层还形成有缓冲层,所述缓冲层材料包括氮化硅或二氧化硅;所述金属层在所述底层上形成,且设定为接地或连接至参考电位,所述金属层材料包括钨或铜;所述接触孔的数量为多个,且多个所述接触孔在所述衬底上呈阵列分布,所述接触孔包括第一接触孔和第二接触孔中的至少一个,其中,所述第一接触孔的底部完全打开,所述第二接触孔的底部未打开;
2)于所述衬底的所述表层上形成一导电层,所述导电层不填满所述接触孔,所述导电层更覆盖所述接触孔的所述侧壁和所述底部,且所述导电层自所述接触孔内延伸直至覆盖于所述衬底的所述表层的上表面,形成的所述导电层包括钛层和氮化钛层中的至少一种,形成的所述导电层的厚度介于450~550埃之间;
3)向所述接触孔内注入电子;及,
4)将所述导电层通电后检测所述接触孔的所述底部是否连通至所述金属层,并观测所述衬底的表面电子分布状态,所述衬底的表面电子分布状态包含所述接触孔的所述底部,当检测到所述接触孔反白时,判定所述接触孔为第二接触孔;若检测到的所述接触孔不发光,则判定所述接触孔为第一接触孔;
5)当检测到所述接触孔包括所述第二接触孔时,去除所述表层上的所述导电层。
2.根据权利要求1所述的接触孔检测方法,其特征在于:所述步骤3)中,同时向多个所述接触孔内注入电子;所述步骤4)中,将所述导电层通电后同时对多个所述接触孔进行检测。
3.根据权利要求1或2中任一项所述的接触孔检测方法,其特征在于:所述步骤3)中,使用扫描电子显微镜向所述接触孔内注入电子;所述步骤4)中,将所述导电层通电后使用所述扫描电子显微镜检测所述接触孔是否异常。
CN201711346988.7A 2017-12-15 2017-12-15 接触孔检测方法 Active CN109935527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711346988.7A CN109935527B (zh) 2017-12-15 2017-12-15 接触孔检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711346988.7A CN109935527B (zh) 2017-12-15 2017-12-15 接触孔检测方法

Publications (2)

Publication Number Publication Date
CN109935527A CN109935527A (zh) 2019-06-25
CN109935527B true CN109935527B (zh) 2022-11-04

Family

ID=66979573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711346988.7A Active CN109935527B (zh) 2017-12-15 2017-12-15 接触孔检测方法

Country Status (1)

Country Link
CN (1) CN109935527B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729212A (zh) * 2019-09-30 2020-01-24 长江存储科技有限责任公司 一种三维存储器漏电分析方法
CN113745125B (zh) * 2020-05-29 2024-03-08 中芯国际集成电路制造(上海)有限公司 测量结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0548573A2 (en) * 1991-11-27 1993-06-30 Hitachi, Ltd. Electron beam apparatus
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法
CN102376601A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 接触孔偏移检测方法以及检测结构
CN104091769A (zh) * 2014-07-25 2014-10-08 上海华力微电子有限公司 一种通孔刻蚀不足的检测方法
CN105304614A (zh) * 2014-07-17 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种测试结构及测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100217327B1 (ko) * 1996-07-30 1999-10-01 윤종용 반도체장치 콘택 오픈 검사 방법
US6317514B1 (en) * 1998-09-09 2001-11-13 Applied Materials, Inc. Method and apparatus for inspection of patterned semiconductor wafers
KR20010065639A (ko) * 1999-12-30 2001-07-11 박종섭 반도체 소자의 콘택/비아 결함 검사방법
JP3850331B2 (ja) * 2002-04-25 2006-11-29 日本電子株式会社 エッチングモニター方法
JP2004119449A (ja) * 2002-09-24 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100996305B1 (ko) * 2008-11-07 2010-11-23 주식회사 동부하이텍 반도체 소자의 제조 방법
CN102487026B (zh) * 2010-12-02 2014-12-03 中芯国际集成电路制造(北京)有限公司 检测通孔缺陷的方法
CN103456655B (zh) * 2012-05-30 2016-03-23 南亚科技股份有限公司 半导体盲孔的检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0548573A2 (en) * 1991-11-27 1993-06-30 Hitachi, Ltd. Electron beam apparatus
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法
CN102376601A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 接触孔偏移检测方法以及检测结构
CN105304614A (zh) * 2014-07-17 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种测试结构及测试方法
CN104091769A (zh) * 2014-07-25 2014-10-08 上海华力微电子有限公司 一种通孔刻蚀不足的检测方法

Also Published As

Publication number Publication date
CN109935527A (zh) 2019-06-25

Similar Documents

Publication Publication Date Title
CN100499111C (zh) Mos电容测试结构及失效点定位方法
CN105304614B (zh) 一种测试结构及测试方法
CN109935527B (zh) 接触孔检测方法
CN110729212A (zh) 一种三维存储器漏电分析方法
CN107346751A (zh) 测试结构及其形成方法以及测试方法
US20070196935A1 (en) Prediction of ESL/ILD remaining thickness
US7901954B2 (en) Method for detecting a void
US20090212794A1 (en) Test key for semiconductor structure
US20090218490A1 (en) Apparatus and method of semiconductor defect inspection
US20070197020A1 (en) Inline method to detect and evaluate early failure rates of interconnects
JP2006222233A (ja) 半導体装置、デバイス形成基板、配線接続試験方法、および半導体装置の製造方法
CN109346420B (zh) 一种检测大马士革结构导电性的方法
CN1404122A (zh) 检视测试区内导电层间电性瑕疵的方法
CN110854092A (zh) 共享接触孔及其刻蚀缺陷检测方法
CN100435308C (zh) 改进的半导体晶片结构及其制造方法
CN113644053B (zh) 一种导电薄膜连续性的测试结构及方法
CN106601720B (zh) 一种半导体测试结构及测试方法
US6642150B1 (en) Method for testing for blind hole formed in wafer layer
US20230069433A1 (en) Test Structure and Test Method for Online Detection of Metal Via Open Circuit
CN110459529B (zh) 金属填充缺陷的检测结构及其方法
TWI480543B (zh) 半導體裝置之檢測圖案設計及其利用方法
US20070264874A1 (en) Fuse structure of a semiconductor device and method of manufacturing the same
KR20010065639A (ko) 반도체 소자의 콘택/비아 결함 검사방법
CN1855410A (zh) 检测管缝缺陷的方法
JP2006222207A (ja) 配線パターン及びその検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant