CN1855410A - 检测管缝缺陷的方法 - Google Patents
检测管缝缺陷的方法 Download PDFInfo
- Publication number
- CN1855410A CN1855410A CN 200510065582 CN200510065582A CN1855410A CN 1855410 A CN1855410 A CN 1855410A CN 200510065582 CN200510065582 CN 200510065582 CN 200510065582 A CN200510065582 A CN 200510065582A CN 1855410 A CN1855410 A CN 1855410A
- Authority
- CN
- China
- Prior art keywords
- contact plunger
- semiconductor
- mentioned
- detector tube
- seam defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000007547 defect Effects 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 238000009413 insulation Methods 0.000 claims abstract description 22
- 238000010894 electron beam technology Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 65
- 239000011229 interlayer Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000002950 deficient Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 230000003760 hair shine Effects 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种检测管缝缺陷的方法，包括：提供一半导体基底，其上具有一有源区与一绝缘区；于上述半导体基底上形成多个半导体元件，并沉积一介电层覆盖于上述半导体基底与半导体元件上；于上述介电层中形成一第一与一第二接触插塞以分别连接上述半导体基底的有源区与绝缘区，并以电子束照射于上述第一及第二接触插塞，使电荷累积于连接上述绝缘区的第二接触插塞，通过第一及第二接触插塞的亮度对比，判断两者间是否形成管缝缺陷。
Description
技术领域
本发明涉及一种用以侦测半导体生产工艺中所形成的管缝缺陷(piping)的方法，特别是涉及一种在半导体生产的前段工艺中，用以侦测层间介电层(inter-layer dielectric)中所形成的管缝缺陷(piping)的方法。
背景技术
在半导体制作过程中，当于基底上形成电子元件例如金氧半晶体管(MOS transistor)后，通常沉积一介电层例如所谓的层间介电层覆盖于上述电子元件以作为绝缘或保护。接着于上述的介电层中形成多个接触洞(contacthole)，并填充一导电层以于每一接触洞中形成接触插塞(contact plug)，如此一来，上述电子元件则可经由接触插塞而与外边的电子元件例如一导线而电连接，而数据信号亦可经上述导线及接触插塞而传递至电子元件例如晶体管的源极或漏极，以控制电子元件的运作。
以下通过图1A～1B以阐述现有技术中，一动态随机存取存储器(DRAM)的接触插塞的制作过程。如图1A所示，首先提供一晶片10，其包含一半导体基底12，而此半导体基底12优选为硅基底。接着于半导体基底12中或其上形成用以定义有源区的隔离结构13，其中隔离结构13可通过区域氧化工艺(LOCOS)或浅沟槽隔离工艺(STI)而形成。晶体管14、16、18、20位于半导体基底12的表面上，其中晶体管14与晶体管18共享相同的多晶硅层以作为栅极，并且与晶体管16共享相同的掺杂区域以作为其源极，而晶体管20亦同样分别与晶体管16及晶体管18共享栅极的多晶硅层或源极的掺杂区域。
如图1B所示，接着利用如低压化学气相沉积法(LPCVD)、常压化学气相沉积法(APCVD)、或等离子体化学气相沉积法(PECVD)等薄膜沉积工艺于晶片10上沉积一介电层22，其可例如为但不限于含有硼、磷的四乙氧基硅烷(borophospho-tetra-ethyl-ortho silicate；BPTEOS)。接着执行光刻、以及蚀刻工艺以于介电层22中形成多个接触洞直至半导体基底12，之后再于介电层22上沉积一导电层例如一多晶硅层以填充上述接触洞，形成导电插塞26、28、30、32、34以及36。
然而当半导体元件例如晶体管的尺寸愈趋减小而积集度愈渐增加时，则介电层22易因其填充性不佳而于上述半导体元件间形成多个具有管缝形状的空隙(void)24，因此部份的接触洞将相互连接。尽管通常会通过快速热处理的方式进行一回流(reflow)工艺以减少介电层22中的空隙，然而在大部份的情况下仍无法避免空隙的存在。因此在接下来形成接触插塞的过程中，部份接触插塞将相互连接或短路，例如图1B中的接触插塞34及36所示，而其将导致晶体管14、16、18及20失效而无法适当地运作，而此即所谓的管缝缺陷。
由于上述工艺为半导体产品较前段的工艺，而根据其产品生产步骤的复杂性，仍约需一至数月后才可完成，而后进行成品率的检测，接着再针对失效的元件实施切片或除膜方式进行观察。然而上述方式不易于作全面性的检测，并且难以针对管缝缺陷处进行侦测，而样品处理以及侦测时间长，更无法作生产在线实时的监控，而当检测出问题时可能已造成在线大量产品的报废。因此，业者通常利用生产在线的产品进行抽样性的检验，然而并无法解决上述利用切片或除膜进行缺陷检验的问题，并且耗费庞大的人力、时间、及成本，且成效亦十分有限。
有鉴于此，业者需要一种简易、有效并可实时监控生产线介电层沉积所产生管缝缺陷的方法，以增加产品的成品率(yield)及可靠度(reliability)。
美国专利第6,825,119号提供一种侦测管缝缺陷的方法，并可用以解决上述现有技术的缺点。首先在于介电层中形成多晶硅接触插塞用以连接电子元件后，先实施一化学机械研磨工艺以移除介电层上方的多晶硅层以及部份介电层，之后再实施一湿式蚀刻工艺以移除部份介电层，接着再于一紫外光的照射之下侦测样品的介电层中的管缝缺陷，利用多晶硅层与介电层(例如氧化硅层)于紫外光的照射下所呈现不同亮度的对比(brightness contrast)，通过一实时自动缺陷分类工具(real-time automatic defect classification；ADC)作在线(in-line)产品的检测。如此一来，产品的成品率及可靠度均可获得显著的改善。
发明内容
本发明提供一种用以侦测半导体生产工艺中所形成的管缝缺陷的方法，特别是涉及一种在半导体生产工艺中，用以侦测层间介电层中所形成的管缝缺陷的方法。
本发明所提供用以侦测半导体生产工艺中于层间介电层中所形成的管缝缺陷的方法，其具有非破坏性、实时在线监控、侦测时间短、可全面侦测、以及节省时间与成本等优点。
为达上述目的，本发明提供一种检测管缝缺陷的方法，包括：提供一半导体基底，其上具有一有源区与一绝缘区；于上述半导体基底上形成多个半导体元件，并沉积一介电层覆盖于上述半导体基底与半导体元件上；于上述介电层中形成一第一与一第二接触插塞以分别连接上述半导体基底的有源区与绝缘区，并以电子束照射于上述第一及第二接触插塞，使电荷累积于连接上述绝缘区的第二接触插塞，通过第一及第二接触插塞的亮度对比，判断两者间是否形成管缝缺陷。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图作详细说明如下。
附图说明
图1A～1B阐述现有技术中的一动态随机存取存储器的接触插塞的制作过程。
图2A～2B阐述本发明利用扫描式电子显微镜所观测的现象。
图3A～3B阐述根据本发明侦测管隙缺陷的实施例。
简单符号说明
110～晶片；12～基底；13～隔离结构；14、16、18、20～晶体管；22～介电层；24～空隙；26、28、30、32、34、36～导电插塞；202、302～基底；204、304～有源区；206、306～绝缘区；208、308～介电层；210、310、312～接触插塞；314～电子束；316～管隙缺陷；---～电子传导路径。
具体实施方式
在半导体的制造过程中，扫描式电子显微镜(scanning electronmicroscope；SEM)常用来量测半导体元件的线宽，并可用以观测产品表面的缺陷，而本发明则利用扫描式电子显微镜作为检测仪器，检测介电层中所形成的管缝缺陷。
图2A～2B阐述本发明利用扫描式电子显微镜所观测的现象。图2A显示如现有接触插塞的结构。一半导体基底202，其优选为硅基底，而此半导体基底202上或其中则具有有源区204及绝缘区206，其中有源区204例如是一掺杂井区，而绝缘区206则可包含但不限于现有区域氧化结构(LOCOS)或浅沟槽隔离结构(STI)。而图2A所示的层间介电层208及接触插塞210则可通过现有技术的沉积、光刻、蚀刻方法而形成，其中接触插塞210优选为多晶硅。图2A中所示的多晶硅接触插塞210连接于半导体基底202的有源区204。
在此为求简化说明，因此图2B中的符号标示同于图2A中相同符号的说明，然其中的主要差异为图2B中所示的多晶硅接触插塞210连接于半导体基底202的绝缘区206。
参照图2B，当利用扫描式电子显微镜的电子束进行扫描时，由于多晶硅接触插塞210位于半导体基底202的绝缘区206上，因此其电子无法经由基底202而排出。而当电子电荷逐渐于累积并充斥于多晶硅接触插塞210中，则电子束将无法再进入多晶硅接触插塞210中，因而所侦测来自多晶硅接触插塞210的二次电子数量减少，造成观测到的多晶硅接触插塞210影像相对于图2A中所视的多晶硅接触插塞210影像为暗。
鉴于此种现象，本发明提出一种用以侦测半导体生产工艺中所形成的管缝缺陷的方法，且特别适用于侦测层间介电层中所形成的管缝缺陷的方法。
图3A～3B阐述本发明的实施方法，而在此为简化说明，因此于图3A～3B中采用相同符号标示，以表示相同的符号说明。本发明于半导体元件的接触插塞的制作过程中，在芯片的切割道或芯片上元件的空旷处而一同形成如图3A所示的结构。首先提供一半导体基底302，其优选为硅基底。接着于半导体中或其上形成有源区304与绝缘区306，其中绝缘区306可包含但不限于现有区域氧化结构(LOCOS)或浅沟槽隔离结构(STI)。将上述硅基底表面热氧化以形成氧化硅介电层，接着毯覆式沉积一导电层例如为多晶硅层，最后再利用现有技艺例如光刻及蚀刻工艺以分别将上述的氧化硅介电层与多晶硅层形成金氧半场效晶体管的栅极介电层与栅电极。
利用离子注入技术针对半导体基底302的有源区304进行掺杂以形成离子掺杂区。接着利用低压化学气相沉积法(LPCVD)、常压化学气相沉积法(APCVD)、或等离子体化学气相沉积法(PECVD)等现有薄膜沉积工艺形成一层间介电层308。然而，当半导体元件例如金氧半晶体管的尺寸愈趋缩小，而积集密度逐渐增加时，则沉积层间介电层308以覆盖或填充(gap fill)于上述半导体基底与半导体元件上时，将易于其中形成管缝缺陷316，如图3B所示。
接着如利用现有光刻及蚀刻工艺形成接触洞(contact opening)连接于半导体基底302的有源区304及绝缘区306，接着沉积一导电层例如多晶硅层以填充上述接触洞并覆盖于层间介电层308上，最后再利用化学机械研磨法或蚀刻法移除覆盖于层间介电层308上方的多晶硅层，留下接触洞中的多晶硅层以形成第一接触插塞(contact plug)312及第二接触插塞310，其分别连接于半导体基底302的有源区304与绝缘区306。
参照图3A，其显示于层间介电层308正常沉积情况下的多晶硅接触插塞312及310结构。首先根据上述利用扫描式电子显微镜观测图2A～2B所示结构的现象，当利用扫描式电子显微镜的电子束314照射于图3A所示的多晶硅接触插塞312及310结构时，先通过改变电子束的电压、照射时间、或观测倍率，使电荷累积于连接绝缘区306的多晶硅接触插塞310中，因而其检测到的二次电子数量较少，而影像也较为灰暗。另，由于多晶硅接触插塞312位于半导体基底302的有源区304上，因而电荷可经由半导体基底302作为传导路径(如虚线所示)而不致累积，因此所观测到的二次电子数量较多，影像亦较为明亮。如此所观测到的影像将具有不同亮度对比的影像。
图3B显示层间介电层308于填充过程中形成管隙缺陷316的多晶硅接触插塞312及310结构。当利用扫描式电子显微镜的电子束314照射于图3B所示的多晶硅接触插塞312及310结构时，通过改变电子束的电压、照射时间、或观测倍率以促使位于绝缘区306上的多晶硅接触插塞310中形成电荷累积。然而由于层间介电层308于填充过程中形成管隙缺陷316，因而造成多晶硅接触插塞310与312形成短路，因此在多晶硅接触插塞310中的电子电荷可经由管隙缺陷316所形成的短路作为电荷传导途径(如虚线所示)，而连同多晶硅接触插塞312中的电荷一起经由半导体基底302而排出，因此两者所观测到的影像则不具有如图3A中所观测的不同亮度对比的影像，而表示具有管缝缺陷。
因此，本发明可利用上述方法进行层间介电层中所形成的管缝缺陷的检测，然本发明不受限于利用扫描式电子显微镜作为检测工具，亦可利，包含电子束的缺陷检验机器进行检测。
本发明所提供用以侦测层间介电层中所形成的管缝缺陷的方法，其为一种非破坏性的检测，方法简单而效率高，并可作为全面性的检测，更可直接作在线产品的实时监控，具有实时掌控生产工艺、以及节省时间、人力与成本等优点。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (8)
1.一种检测管缝缺陷的方法，包括下列步骤：
提供一半导体基底，其上具有一有源区与一绝缘区；
于该半导体基底上形成多个半导体元件；
沉积一介电层覆盖于上述半导体基底与半导体元件上；
于该介电层中形成一第一与一第二接触插塞分别连接该有源区与该绝缘区；以及
以电子束照射于上述第一及第二接触插塞，使电荷累积于连接上述绝缘区的第二接触插塞，通过第一及第二接触插塞的亮度对比，判断两者间是否形成管缝缺陷。
2.如权利要求1所述的检测管缝缺陷的方法，其中利用扫描式电子显微镜或缺陷检验机器检测亮度。
3.如权利要求1所述的检测管缝缺陷的方法，其中该有源区包含一离子掺杂区域。
4.如权利要求1所述的检测管缝缺陷的方法，其中该绝缘区包含区域氧化结构或浅沟槽隔离结构。
5.如权利要求1所述的检测管缝缺陷的方法，其中上述电子元件包含金氧半晶体管元件。
6.如权利要求1所述的检测管缝缺陷的方法，其中上述第一及第二接触插塞为多晶硅接触插塞。
7.如权利要求1所述的检测管缝缺陷的方法，其中上述利用电子束照射使第二接触插塞形成电荷累积的步骤还包括改变电子束的电压、照射时间、或观测倍率。
8.如权利要求1所述的检测管缝缺陷的方法，其中当第一与第二接触插塞不具有亮度对比时，表示具有管缝缺陷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100655822A CN100383947C (zh) | 2005-04-18 | 2005-04-18 | 检测管缝缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100655822A CN100383947C (zh) | 2005-04-18 | 2005-04-18 | 检测管缝缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1855410A true CN1855410A (zh) | 2006-11-01 |
| CN100383947C CN100383947C (zh) | 2008-04-23 |
Family
ID=37195450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100655822A Expired - Fee Related CN100383947C (zh) | 2005-04-18 | 2005-04-18 | 检测管缝缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100383947C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465616A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 集成电路的可靠性分析测试结构及其测试方法 |
| CN109285793A (zh) * | 2018-09-13 | 2019-01-29 | 武汉新芯集成电路制造有限公司 | 介电质层中的空洞检测方法及半导体器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI223370B (en) * | 2003-08-28 | 2004-11-01 | Powerchip Semiconductor Corp | Method of piping defect detection |
| US6806104B1 (en) * | 2003-09-25 | 2004-10-19 | Powerchip Semiconductor Corp. | Method for detecting defect of semiconductor device |
-
2005
- 2005-04-18 CN CNB2005100655822A patent/CN100383947C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465616A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 集成电路的可靠性分析测试结构及其测试方法 |
| CN104465616B (zh) * | 2013-09-23 | 2017-10-27 | 中芯国际集成电路制造(上海)有限公司 | 集成电路的可靠性分析测试结构及其测试方法 |
| CN109285793A (zh) * | 2018-09-13 | 2019-01-29 | 武汉新芯集成电路制造有限公司 | 介电质层中的空洞检测方法及半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100383947C (zh) | 2008-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9035674B2 (en) | Structure and method for determining a defect in integrated circuit manufacturing process | |
| CN100576485C (zh) | 刻蚀监测方法 | |
| US20130161792A1 (en) | Semiconductor device having trench capacitor structure integrated therein | |
| CN100517627C (zh) | 检测接触孔蚀刻缺陷的方法 | |
| US7442561B2 (en) | Method of piping defect detection | |
| CN102122637B (zh) | 检测结构、检测方法及形成检测结构的方法 | |
| CN1148731A (zh) | 制造半导体器件的电容器的方法 | |
| CN102569115A (zh) | 半导体器件缺陷的检测方法 | |
| CN102931170A (zh) | 一种检测结构及形成方法和检测方法 | |
| CN100383947C (zh) | 检测管缝缺陷的方法 | |
| US7329550B2 (en) | Method for analyzing the structure of deep trench capacitors and a preparation method thereof | |
| US6967368B2 (en) | Ferro-electric memory device and method of manufacturing the same | |
| CN1193419C (zh) | 用于检测半导体器件中的缺陷的装置及使用该装置的方法 | |
| CN1079168C (zh) | 测量半导体器件结区漏电流的方法 | |
| US20090212794A1 (en) | Test key for semiconductor structure | |
| US7592623B2 (en) | Semiconductor device including wiring connection testing structure | |
| CN100339968C (zh) | 一种管状缺陷的检测方式 | |
| CN100435308C (zh) | 改进的半导体晶片结构及其制造方法 | |
| US7132354B2 (en) | Inspection methods for a semiconductor device | |
| JP5107627B2 (ja) | 半導体ウェーハ、および、それを用いた半導体装置の製造方法 | |
| CN100361286C (zh) | 半导体元件缺陷的检测方法 | |
| JP2007019342A (ja) | 半導体装置のパイピング不良検出用ｔｅｇ並びにそのパイピング不良検出方法およびそのボイド形成状態判定方法 | |
| CN113345865B (zh) | 半导体测试结构及缺陷检测方法 | |
| US20230378005A1 (en) | Contamination detection method | |
| KR100702127B1 (ko) | 반도체소자의 결함검사방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080423 Termination date: 20100418 |