CN1193419C - 用于检测半导体器件中的缺陷的装置及使用该装置的方法 - Google Patents
用于检测半导体器件中的缺陷的装置及使用该装置的方法 Download PDFInfo
- Publication number
- CN1193419C CN1193419C CNB011364254A CN01136425A CN1193419C CN 1193419 C CN1193419 C CN 1193419C CN B011364254 A CNB011364254 A CN B011364254A CN 01136425 A CN01136425 A CN 01136425A CN 1193419 C CN1193419 C CN 1193419C
- Authority
- CN
- China
- Prior art keywords
- conductive welding
- welding disk
- image
- difference
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 230000007547 defect Effects 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000012360 testing method Methods 0.000 title description 5
- 238000003466 welding Methods 0.000 claims description 368
- 230000002950 deficient Effects 0.000 claims description 114
- 239000000758 substrate Substances 0.000 claims description 74
- 238000010894 electron beam technology Methods 0.000 claims description 71
- 238000005530 etching Methods 0.000 claims description 32
- 238000012545 processing Methods 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 6
- 238000004148 unit process Methods 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims description 3
- 150000001450 anions Chemical class 0.000 claims description 3
- 150000001768 cations Chemical class 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
- H01J37/266—Measurement of magnetic or electric fields in the object; Lorentzmicroscopy
- H01J37/268—Measurement of magnetic or electric fields in the object; Lorentzmicroscopy with scanning beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/26—Electron or ion microscopes
- H01J2237/28—Scanning microscopes
- H01J2237/2813—Scanning microscopes characterised by the application
- H01J2237/2817—Pattern inspection
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了用于检测半导体器件中的缺陷的方法和装置。所述半导体器件包含多个导电焊盘，例如可以形成在用于绝缘导电焊盘和导电焊盘之间的导线的绝缘层之间。在一些导电焊盘中、例如在导电焊盘的表面上积聚电子和/或空穴。积聚电子和/或空穴之后，基于从上述这些导电焊盘发射的次级电子，检测与一个导电焊盘相联系的差别。基于检测的差别确定缺陷的存在。
Description
发明领域
本发明涉及用于检测半导体器件中的缺陷的装置，更具体地说，涉及检测半导体器件中的电缺陷的装置及使用该装置的方法。
发明背景
在半导体器件的制造过程中，可能出现各种缺陷。这些缺陷可能引起半导体器件的故障和失效。在器件制造过程中产生的缺陷通常可以分为两类，包含物理缺陷(例如粒子)和电缺陷，物理缺陷引起半导体衬底表面上的物理异常，电缺陷不与物理缺陷同时出现，但可导致半导体器件的电失效。物理缺陷通常可以通过传统的图像观察设备来检出。然而电缺陷一般不能通过普通的表面检查设备来检出。
已知利用电子束检验装置，沿着形成的栅极的层叠结构的壁，测试延伸到隔离层之间的半导体掺杂区的接触空穴。利用电子束检验装置，在线监视形成在半导体衬底中的接触空穴是处于开的状态，还是处于不开的状态。如果在接触空穴中有未蚀刻材料层(例如，氧化物或氮化物层)，初级电子不能正常流动到硅衬底，使得电子积聚在未蚀刻材料层的表面上。然后，可能从硅衬底的表面发射大量的次级电子。随着次级电子发射系数的不同，对于发射大量次级电子的部分，即与不存在未蚀刻材料层的部分相比较，存在未蚀刻材料层的部分，可以显示更亮(白)或更暗(黑)的图像。然而，这种方法不能够稳定地检测出所有的未蚀刻情况，并且进一步在将材料淀积到接触空穴中之前完成。
因此，希望提供改进的方法和装置，用于在半导体器件制造过程中检测电缺陷。
发明综述
根据本发明的各种实施例，提供了用于检测半导体器件中的缺陷的方法，所述半导体器件包含多个导电焊盘。该方法包括：在多个待测导电焊盘中积聚电子；电子积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第一差别，所述第一差别为在上述这些导电焊盘之间的次级电子发射系数的差值；在多个待测导电焊盘中积聚空穴；空穴积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第二差别，所述第二差别为在上述这些导电焊盘之间的次级电子发射系数的差值；和基于第一差别和第二差别，确定在多个导电焊盘之一中是否存在缺陷。
根据本发明的各种实施例，提供了用于检测半导体器件中的缺陷的装置，所述半导体器件包含多个导电焊盘。该装置包括：用于在多个待测导电焊盘中积聚电子的装置；电子积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第一差别的装置，所述第一差别为上述这些导电焊盘之间的次级电子发射系数的差值；用于在多个待测导电焊盘中积聚空穴的装置；空穴积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第二差别的装置，所述第二差别为上述这些导电焊盘之间的次级电子发射系数的差值；基于第一差别和第二差别，检测在导电焊盘之一中是否存在缺陷的装置。
在本发明的另一个实施例中，检测操作包含给多个待测导电焊盘施加初级电子束。在多个待测导电焊盘的表面处积聚电子和空穴。通过将施加给多个待测导电焊盘的初级电子束的能量至调节第一水平，可以积聚电子，通过将施加给多个待测导电焊盘的初级电子束的能量调节至第二水平，可以积聚空穴。也可以利用离子发生器积聚电子和/或空穴。
在本发明的另一个实施例中，检测与一个导电焊盘相联系的第一电压差别和与该导电焊盘相联系的第二电压差别。检测操作可以进一步包含基于检测到的第一电压差别，将第一亮图像或者第一暗图像与该导电焊盘相联系，基于检测的第二电压差别，将第二亮图像或者第二暗图像与该导电焊盘相联系。可以基于标准值确定电压差别。还可以是，基于从一个导电焊盘发射的次级电子和多个导电焊盘中至少另一个导电焊盘发射的次级电子相比，确定电压差别。
在本发明的其它的实施例中，确定缺陷是否存在可以包含：当一个导电焊盘与第一暗图像或第二亮图像相联系时，确定由结漏源引起的电缺陷存在于该导电焊盘中。当一个导电焊盘与第一亮图像和第二暗图像相联系时，还可以确定存在于该导电焊盘中的电缺陷是由该导电焊盘和半导体衬底之间的未蚀刻接触部分引起的。当一个导电焊盘与第一亮图像和第二亮图像相联系时，可以进一步确定存在于该导电焊盘中的电缺陷是由该导电焊盘与半导体器件的相邻导线之间的短路引起的。当一个导电焊盘与第一暗图像和第二暗图像相联系时，也可以确定存在于该导电焊盘中的物理缺陷。
在本发明的再一个实施例中，通过选择在半导体器件的表面和半导体器件的背面之间产生电压差，以便在多个待测导电焊盘中积聚电子。可以通过选择在半导体器件的表面和半导体器件的背面之间产生电压差，以便在多个待测导电焊盘中积聚空穴。可以通过调整施加给多个待测导电焊盘的初级电子束的能量，可以产生电压差。
在本发明的再一个实施例中，提供了一种用于检测包含多个导电焊盘的半导体器件中的缺陷的装置。该装置包含电子束源，用于给半导体器件施加具有第一态、第二态和第三态的初级电子束，所述第一态使电子积聚在多个待测导电焊盘中，所述第二态使空穴积聚在多个待测导电焊盘中，所述第三态允许检测从多个待测导电焊盘发射的次级电子。该装置还包含数据分析仪，用于在多个待测导电焊盘中积聚电子之后，基于从上述这些导电焊盘发射的次级电子，检测上述这些导电焊盘之间的第一差别；在多个待测导电焊盘中积聚空穴之后，基于从上述这些导电焊盘发射的次级电子，检测上述这些导电焊盘之间的第二差别。基于第一差别和第二差别，该数据分析仪还用于确定在导电焊盘之一中是否存在缺陷。该装置还可以包含平台控制单元，用来检测半导体器件上已经被确定存在的缺陷的位置。
本发明还提供了一种用于检测半导体器件中电缺陷的装置，包括：在其中装载半导体衬底的子腔；离子发生器，能够用空穴(阳离子)或电子(阴离子)掺杂半导体衬底的表面；与子腔相连的主腔，包含装载半导体衬底的平台；电子束源单元，能够给放置在主腔中的半导体衬底施加初级电子束，以检测电缺陷；信号处理单元，能够检测电信号，然后放大电信号，所述电信号是在施加初级电子束之后，由从半导体衬底释放的次级电子的电压差别而得到的；数据分析仪，能够分析由信号处理单元处理的电信号，确定电缺陷是否已经出现，然后统计处理该电信号；主计算机，能够输出从外部计算机接收的、关于半导体器件上物理缺陷位置的数据，并且控制所有的部件；平台控制单元，能够识别从主计算机接收的、半导体器件上物理缺陷的位置；图像处理单元，能够将由信号处理单元处理的电信号转换为图像，并将此图像处理电信号反馈给主计算机，接着是关于电缺陷归类的流程。
本发明还提供了一种用于检测半导体器件中的电缺陷的方法，包括步骤：准备半导体器件，所述半导体器件包含半导体衬底上的多个导线、用于绝缘导线的绝缘层以及在每个绝缘层之间的导电焊盘；在导电焊盘的表面上积聚电子或空穴；给导电焊盘施加初级电子束；通过检测导电焊盘之间的电压差别确定电缺陷，所述电压差别是在施加初级电子束之后，由从导电焊盘释放的次级电子而导致的。
本发明还提供了一种用于检测半导体器件中的电缺陷的方法，包括步骤：准备半导体器件，所述半导体器件包含半导体衬底上的多个导线、用于绝缘导线的绝缘层以及在每个绝缘层之间的导电焊盘；在导电焊盘的表面上积聚电子；在给积聚有电子的导电焊盘施加初级电子束之后，第一次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；确定缺陷图像是否是暗图像；如果第一次检测的缺陷图像是暗图像，在导电焊盘的表面上积聚空穴；在给积聚有空穴的导电焊盘施加初级电子束之后，第二次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；确定第二次检测的缺陷图像是暗图像的导电焊盘具有物理缺陷，其缺陷图像不是暗图像的导电焊盘具有由结泄露源导致的电缺陷；如果第一次检测的缺陷图像不是暗图像，在导电焊盘的表面上积聚空穴；在给积聚有空穴的导电焊盘施加初级电子束之后，第三次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；确定第三次检测的图像是暗图像的导电焊盘具有由未蚀刻接触部分导致的电缺陷，其缺陷图像不是暗图像的导电焊盘具有由导电焊盘和导线之间的短路引起的电缺陷。
本发明还提供了一种用于检测半导体器件中电缺陷的方法，包括步骤：准备半导体器件，所述半导体器件包含半导体衬底上的多个导线、用于绝缘导线的绝缘层以及在每个绝缘层之间的导电焊盘；在导电焊盘的表面上积聚空穴；在给积聚有空穴的导电焊盘施加初级电子束之后，第一次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；确定缺陷图像是否是暗图像；如果第一次检测的缺陷图像是暗图像，在导电焊盘的表面上积聚电子；在给积聚有电子的导电焊盘施加初级电子束之后，第二次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；确定第二次检测的缺陷图像是暗图像的导电焊盘具有物理缺陷，其缺陷图像不是暗图像的导电焊盘具有由未蚀刻接触部分导致的电缺陷；如果第一次检测的缺陷图像不是暗图像，在导电焊盘的表面上积聚电子；在给积聚有电子的导电焊盘施加初级电子束之后，第三次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；确定第三次检测的图像是暗图像的导电焊盘具有由结泄露源导致的电缺陷，其缺陷图像不是暗图像的导电焊盘具有由导电焊盘和导线之间的短路引起的电缺陷。
附图的简要说明
图1是方框图，说明根据本发明实施例用于检测半导体器件中的缺陷的装置。
图2是曲线图，说明根据本发明的实施例，次级电子的产生量与半导体衬底表面和其背侧之间的电压差之间的关系曲线。
图3A是示意图，根据本发明的实施例，在导电焊盘中累积电子之后，利用两个导电焊盘说明缺陷图像，其中一个导电焊盘包含未蚀刻接触部分。
图3B是示意图，根据本发明的实施例，在导电焊盘中累积空穴之后，利用两个导电焊盘说明缺陷图像，其中一个导电焊盘包含未蚀刻接触部分。
图4A是示意图，根据本发明的实施例，在导电焊盘中累积电子之后，利用两个导电焊盘说明缺陷图像，其中一个导电焊盘包含结泄露源。
图4B是示意图，根据本发明的实施例，在导电焊盘中累积空穴之后，利用两个导电焊盘说明缺陷图像，其中一个导电焊盘包含结泄露源。
图5A是示意图，根据本发明的实施例，在导电焊盘中累积电子之后，利用两个导电焊盘说明缺陷图像，其中一个导电焊盘包含与相邻导线的短路。
图5B是示意图，根据本发明的实施例，在导电焊盘中累积空穴之后，利用两个导电焊盘说明缺陷图像，其中一个导电焊盘包含与相邻导线的短路。
图6是流程图，根据本发明的实施例，说明用于检测半导体器件中的电缺陷的操作。
图7是流程图，根据本发明的另一个实施例，说明用于检测半导体器件中的电缺陷的操作。
最佳实施例的描述
下文将参考附图更全面地描述本发明，其中示出了本发明的最佳实施例。然而，本发明可以以不同的方式来实施，不应认为是对这里所例举的实施例的限制。更确切地说，提供的这些实施例使得本公开更充分更全面，并且对本领域技术人员来说这些实施例将全面传达本发明的范围。全文中相同的标号指的是相同的部件，信号线和其上的信号可以通过相同的参考标号来表示。
现在参考图1，将进一步描述根据本发明实施例用于检测半导体器件中的电缺陷的装置。图1所示的装置包含子腔13，构成子腔13以便容纳用于形成半导体器件的半导体衬底(半导体晶片)。所示的装置还包含装卸单元(handler unit)11，可以用来装载半导体衬底；主腔15，可以包含：一个平台，在平台中装载半导体衬底。图中示出了与主腔15和子腔13连接的真空控制单元16。此真空控制单元16可以用来控制腔室的真空状态。可以用图形对准单元35来识别装载在主腔15中的半导体衬底上的图形图像，例如，用如显微镜的光学装置。图形对准单元35可以进一步构造为通过保存在存储器中的原始图像粗略地设定与识别的图像对准。
注意上面参考装置描述了本发明，所述装置既可以检测缺陷也可以形成半导体器件。然而，应理解本发明并不限于此，各个实施例中的装置不需要包含图1所示的所有方框。
为了检测半导体衬底上的电缺陷，所述半导体衬底放在主腔15中，图1所示的装置还包含与主腔15连接的电子束源单元19。此电子束源单元19的构造是发射初级电子束。发射的初级电子束可以具有引起半导体衬底中的电子累积的第一态、引起空穴的累积的第二态和检测从半导体衬底发射的次级电子的第三态。信号处理单元21的结构是在施加初级电子束之后，用来检测由从半导体衬底释放的次级电子的电压差别产生的电信号并放大检测的电信号。
还示出了与子腔13耦合的离子发生器17，其构造是当衬底位于子腔13中时，用来在半导体衬底表面上掺杂正空穴(阳离子)和/或电子(阴离子)。与电子束源单元19类似，此离子发生器17也可以用来检测半导体衬底中的电缺陷，以便这些缺陷可以例如按照缺陷的类型分类。
图1所示的装置还包括与信号处理单元21连接的图像显示单元23，其构造成例如利用图像处理技术产生由信号处理单元21处理的电信号的可视图像。构成与信号处理单元21连接的数据分析仪25以便分析由信号处理单元21处理的电信号，确定电缺陷是否已经出现，然后进一步处理电信号，例如统计。
为了基于例如从外部计算机26接收的数据，识别半导体衬底上缺陷例如物理缺陷的位置，图1所示的装置还包含主计算机27，其构造成输出关于半导体衬底上的缺陷位置的数据并控制平台控制单元37，所述数据可以从外部计算机26接收，平台控制单元37包含激光干涉仪控制器29和平台移动单元31。
注意，在识别物理缺陷的位置之前，为了精确地对准半导体衬底，可以设定对准标记的基准(参考)点。为了基于保存在主计算机27中的对准标记在半导体衬底上设定对准标记，可以相互比较两个标记，然后利用平台控制单元37调节半导体衬底。
图1所示的装置还包含图像处理单元33，其构成为处理从主计算机27接收的物理缺陷位置数据，并向平台控制单元37反馈图像处理数据。图像处理单元33的结构还能够进一步处理由信号处理单元21处理的电信号，将它们转换成亮图像或暗图像，并将亮图像或暗图像反馈给主计算机27。这种处理可以部分基于由主计算机27保存的电缺陷分类流程图。
当图1所示的装置包含一些用于检测半导体器件中的缺陷的控制器型部件时，应理解为与本发明有关的操作系统并不限于图1所示的特定的部件组。例如，处理单元21、数据分析仪25和主计算机27可以结合在一个组中或所描述的其它权能组中。
通过背景来进一步描述本发明，现在将参考图2进一步描述次级电子发射系数。下面将描述从不同的衬底如氧化物层和硅释放的次级电子的系数。图2是说明次级电子发射系数随着半导体衬底的表面(上侧)和背面之间的电压差而变化的曲线图。在图2中，X轴代表半导体衬底的表面和背面之间的电压差，所述电压可以由给衬底施加的初级电子束来产生。Y轴代表次级电子发射系数，它是从半导体衬底释放的次级电子与例如由初级电子束导入的电子之比。具体来说，对于硅来说的次级电子发射系数和对于氧化物层来说的次级电子发射系数分别由图2中的SEsi和SEox来表示。
参考图2，如果次级电子发射系数不超过1，则从半导体晶片表面释放的电子数比给该表面施加的电子数少。因此，在半导体衬底的表面上、例如在形成在半导体衬底中的导电焊盘的表面处累积电子。相反，如果次级电子发射系数超过1，从半导体晶片的表面释放的电子数比施加给该表面的电子数多。因此，在半导体衬底的表面上、例如在形成在半导体衬底中的导电焊盘的表面处累积空穴。换句话说，当在次级电子发射系数少于1的电压差范围内工作时，可以积聚过量的电子。当在次级电子发射系数大于1的电压差范围内工作时，可以积聚过量的空穴。
根据本发明，可以采用半导体衬底的表面上电子或空穴的积聚来检测电缺陷和/或给电缺陷分类，例如，利用图1的用于检测半导体器件中的电缺陷的装置。利用图1的用于检测半导体器件中的电缺陷的装置的离子发生器17和/或电子束源单元19，可以在半导体器件的表面上积聚电子或空穴。在图2中，只显示了对于硅的次级电子发射系数的分布和对于氧化物层的次级电子发射系数的分布。然而，应当理解本发明还可以应用到具有离子或电子发生区和空穴发生区的其它材料。
参考图3-5示意性地示出的例子，现在将进一步描述根据本发明的实施例关于检测不同类型的缺陷的操作。如下面将要描述的，所示的电缺陷起因类型包含出现在未蚀刻接触部分中的电阻缺陷、由结泄露源引起的泄漏缺陷和导电焊盘和导线之间的短路。
如图3-5所示，半导体器件包含多个栅图形，每个栅图形都是通过顺序累积栅绝缘层(未示出)和导电层108及顶绝缘层110而形成的，导线108由多晶硅层104和硅化物层106例如硅化钨层构成，其可以起栅极的作用。还在半导体器件中形成了覆盖每个栅图形的隔离层112。在隔离层112之间，形成了与杂质区116例如源和漏区电连接的导电焊盘114。每个导电焊盘114由已掺杂了杂质的多晶硅层、钨层、铝层或铜层形成。采用栅极作为导线108的例子的同时，它们还可以是位线。此外，为了简化对本发明的说明，在描述和说明半导体器件的具体结构和材料的同时，应当理解本发明并不仅限于此具体结构和/或材料。
图3A和3B是利用两个导电焊盘说明缺陷图像(检测次级电子发射得到的亮或暗图像)的示意图，其中一个导电焊盘包含未蚀刻接触部分。这里采用的术语“未蚀刻部分”指的是导电焊盘和半导体衬底之间的未蚀刻绝缘材料的区域，作为制造过程中不充分蚀刻的结果可能留下未蚀刻的绝缘材料。在仅说明两个导电焊盘来简化说明本发明的同时，应当理解一般可以有大量的导电焊盘存在于根据本发明的实施例受测试的半导体器件中。
图3A显示了对于导电焊盘114a和114b，利用高能初级束，通过增加半导体衬底100的表面和背面之间的电压差，次级电子发射系数(即参考图2，已经使其小于1)在可能积聚电子的区中的缺陷图像，所述电子是将作为次级电子被释放的电子。在这种情况下，从导电焊盘释放的次级电子数比施加给导电焊盘的次级电子数少，结果，电子积聚在导电焊盘114a和114b的表面。注意，这里所用的“积聚”电子(或空穴，即区中减少的电子数)指的是能够增加电子(或空穴)数来改变次级电子发射水平，并且应当理解为：对于导电焊盘的材料来说，一个导电焊盘中的“积聚”水平可以是正常的电子水平，只要在另一个导电焊盘中存在可检测的电子数差，以便提供如这里要进一步描述的可检测电压差别即可。
如图3A所示，与具有开口接触部分的另一个导电焊盘114b相比，更多的电子积聚在具有未蚀刻接触部分150的导电焊盘114b中。与导电焊盘114a相比，未蚀刻接触部分减少了从导电焊盘114b移动到半导体衬底100的电子数，由未蚀刻接触部分导致电子积聚水平差。
利用图1的电缺陷检测装置，可以向包含两个导电焊盘114a和114b的半导体衬底100的表面施加初级电子束，以便提供跨越衬底100的、所需要的电压差。根据本发明的实施例，一般还可以用由实验确定的不同的功率水平来施加初级电子束，测量次级电子以提供电压差别读数，用于根据本发明检测缺陷。遗留在未蚀刻接触部分150中的许多电子给未蚀刻接触部分提供了比开口接触部分更大的排斥力。因此，具有未蚀刻接触部分150的导电焊盘114b释放比具有开口部分的导电焊盘114a更多的次级电子。结果，导电焊盘114b可以与基于检测到的次级电子发射水平的亮图像相联系。
图3B显示了利用低能初级束积聚空穴，通过降低半导体衬底100表面和背面之间的电压差，导电焊盘中的次级电子发射系数在可以积聚空穴的区中(即，参考图2，已经使其大于1)的缺陷图像。在这种情况下，从导电焊盘释放的次级电子数比施加给导电焊盘的次级电子数多，结果，在导电焊盘114c和114d的表面上积聚了空穴(h)。如图3B所示，与具有开口接触部分的另一个导电焊盘114c相比，在具有未蚀刻接触部分的导电焊盘114d中留下了更多的空穴。与开口部分相比，未蚀刻接触部分阻止了更多的空穴移向半导体衬底100，由未蚀刻接触部分导致了空穴积聚的不同。
如参考图3A所描述的，可以给包含两个导电焊盘114c和114d的半导体衬底100的表面施加初级电子束，例如利用图1的电缺陷检测装置，来检测导电焊盘114c和114d的次级电子发射水平。导电焊盘114c和114d表面上遗留的空穴对于次级电子来说起陷阱的作用，否则这些次级电子将被释放。由于导电焊盘114c和114d中积聚的空穴的数量的不同，具有未蚀刻接触部分150的导电焊盘114d比具有开口接触部分的导电焊盘114c释放更少的次级电子。结果，具有未蚀刻接触部分150的导电焊盘114d可以与基于检测的次级电子发射水平的暗图像相联系。
图4A和4B是示意图，显示了两个导电焊盘的缺陷图像，其中一个导电焊盘包含结泄露源。更具体地说，图4A显示了通过增加衬底100的表面和背面之间的电压差，使次级电子发射系数小于1的缺陷图像。在这种条件下，如参考图3A所描述的，电子积聚在导电焊盘114e和114f的表面上。然而，对于具有泄露源部分160的导电焊盘114f来说，由于遗留在导电焊盘114f中的一些电子泄露到泄露源部分160，因此，与导电焊盘114e相比，积聚了更少的电子(e)。
如上所述，可以给包含导电焊盘114e和114f的半导体衬底100的表面施加初级电子束，例如利用电缺陷检测装置，来检测导电焊盘114e和114f的次级电子发射水平。如果半导体衬底100是P型的，具有N型结区，如图4A所示，由于通过泄露源部分160泄露电子，减少了从具有泄露源部分160的导电焊盘114f释放的次级电子数。结果，导电焊盘114f可以与基于检测的次级电子发射水平的暗图像相联系。
如果半导体衬底100是N型的，具有P型结区，此衬底可以变为反偏衬底，不会改变每个导电焊盘114e和114f的表面电荷。结果，具有泄露部分160的导电焊盘114f和另一个导电焊盘114g的图像可能彼此没有差别。
图4B显示了使次级电子发射系数大于1处的缺陷图像以及在导电焊盘114g和114h表面上积聚的空穴(h)。然后可以将初级电子束施加给包含导电焊盘114g和114h的半导体衬底的表面，例如，利用图1所示的电缺陷检测装置，来检测导电焊盘114g和114h的次级电子发射系数。
如果，如图4B所示，半导体衬底100是P型的，具有N型结区，此衬底可以变为反偏置衬底，不会改变每个导电焊盘114g和114h的表面电荷。结果，具有泄露源部分160的导电焊盘114h和另一个导电焊盘114g的缺陷图像可能彼此没有区别。另一方面，如果半导体衬底是N型的，具有P型结区，衬底100变为正向偏置。据此，基于通过泄露源部分160的空穴泄露，具有泄露源部分160的导电焊盘114h可以与亮图像相联系，与导电焊盘114g相比，允许从导电焊盘114h发射的次级电子发射水平更高。
图5A和5B是示意图，显示了利用图1的检测装置，两个导电焊盘的缺陷图像，一个导电焊盘包含导电焊盘和导线之间的短路。图5A显示了使次级电子发射系数小于1处的缺陷图像，电子(e)积聚在导电焊盘114i和114j的表面上。如上所述，然后将初级电子束施加给包含导电焊盘114i和114j的半导体衬底100的表面，例如，利用图1的电缺陷检测装置，来检测次级电子的发射水平。
如果在导电焊盘114j和具有电子的导线108之间存在短路，例如，如图5A所示，在硅化物层106存在的地方，电子不能泄露出到导线108，结果许多电子留在导电焊盘114j的表面处。因此，当施加初级电子束以检测次级电子发射水平时，从导电焊盘114j释放的次级电子量更高，并且可以与亮图像相联系。
图5B显示了使次级电子发射系数小于1的缺陷图像，在导电焊盘114k和114l的表面上积聚了空穴(h)。如上所述，然后给包含导电焊盘114k和114l的半导体衬底的表面施加初级电子束，以检测次级电子发射水平。由于导电焊盘114l与具有电子的导线108短路，例如图5B所示的硅化物层106，空穴(h)泄露出到导线108，使得与另一个导电焊盘114k相比，留在导电焊盘114l表面上的空穴更少。因此，从导电焊盘114l释放的次级电子量相对增加，以便导电焊盘114l可以与亮图像相联系。
如图3-5所示，可以通过检测由从导电焊盘表面释放的次级电子引起的电压差别、并且将此电压差别转换为与导电焊盘相联系的亮图像或暗图像，来检测半导体器件中的电缺陷。在图3至5中，互相比较导电焊盘，以确定与导电焊盘相联系的图像是暗的还是亮的。然而，应当理解确定导电焊盘应与亮图像还是与暗图像相联系还可以基于预先确定的标准电压，例如，通过实验而得到的标准电压。
此外，通过调整初级电子束的能量，以在导电焊盘114a到114l表面上积聚的电子和/或空穴为基础描述了图3至5。然而，也可以利用离子发生器例如图1的离子发生器17直接掺杂导电焊盘。
图中已经示出的不同电缺陷类型包含电阻型缺陷未蚀刻部分、如通过导电焊盘114j和导线108之间的短路来说明的漏电缺陷。当在导电焊盘114b和114j的表面上积聚电子时，这些具体的缺陷可以导致检测到的缺陷图像呈同样的亮水平。然而，希望能够将出现的电缺陷的种类分类和识别。希望这种分类和识别能提高制造工艺，通过制造工艺中正确的操作来减少或避免各种缺陷的出现。
现在将参考图6和7所示本发明的实施例流程图，描述检测缺陷的各种方法，这些方法是为了进一步给缺陷的类型分类。图6和图7的描述是参考图3-5所示的半导体器件来进行的，所述半导体器件包含半导体衬底100、多个导线108、绝缘层110和112以及形成在每个绝缘层之间的导电焊盘114a-114l。
图6是流程图，显示了例如利用图1所示的用于检测半导体器件中的电缺陷的装置，来检测和分类半导体器件中的电缺陷的方法的例子。
通过使次级电子发射系数小于1，例如通过使初级电子束的能量高，电子积聚在导电焊盘的表面，开始方框201的操作。在检测水平给导电焊盘施加初级电子束，检测从导电焊盘表面释放的次级电子(方框203)。这样，可以检测到第一电压差别，从第一电压差别得到第一缺陷图像(方框203)，确定第一缺陷图像是暗图像还是亮图像(方框205)。
如果第一缺陷图像是暗图像(方框205)，通过调整使初级电子束的能量为低水平，空穴积聚在导电焊盘的表面(方框207)。给导电焊盘施加初级电子束，检测从导电焊盘表面释放的次级电子(方框209)。这样，可以检测到导电焊盘之间的第二电压差别，从第二电压差别得到第二缺陷图像(方框209)。确定第二缺陷图像是暗图像还是亮图像(方框211)。
如果第二缺陷图像是暗图像(方框209)，初级电子束的能量具有最低值(方框213)，确定具有暗缺陷图像的导电焊盘具有物理缺陷(方框215)。然而，如图6所示的实施例，如果缺陷图像是暗图像，但初级电子束的能量不是最低值，操作返回方框207，继续如上所述的操作，但逐步逼近减小初级束的能量水平，直到初级束达到最低值。如果第二缺陷图像不是暗图像(方框211)，该导电焊盘被归类为具有由结漏源引起的缺陷图像(方框217)。
如果第一缺陷图像不是暗图像(方框205)，降低初级电子束的能量，空穴积聚在导电焊盘的表面(方框307)。在测试水平给导电焊盘施加初级电子束，检测从导电焊盘的表面释放的次级电子(方框309)。据此，可以检测导电焊盘之间的电压差别，从此电压差别得到第二缺陷图像(这里此图像也可以称为第三检测的缺陷图像)(方框309)。确定第二缺陷图像是否是暗图像(方框311)。如果第二缺陷图像是暗图像(方框311)，确定导电焊盘具有由未蚀刻接触部分引起的电缺陷(方框317)。如果第二缺陷图像不是暗图像(方框311)，确定初级电子束的能量是否具有最低值(方框313)。如果初级电子束的能量具有最低值(方框313)，将不具有暗图像的导电焊盘归类为具有由接触部分和导线之间的短路引起的电缺陷(方框315)。如果初级束的能量值仍然在最低水平，操作返回方框307，重复上述操作(一次或多次)，逐渐减小初级束的能量水平，直到得到最低值。
总结图6所示的缺陷检测和分类操作，当在电子积聚在半导体器件的导电焊盘的表面上之后，利用检测电缺陷的装置，检测半导体器件中的电缺陷时，具有暗图像的导电焊盘可以表示物理缺陷或由结泄露导致的电缺陷存在于半导体器件中。在表面上积聚空穴后，具有结泄露的导电焊盘的缺陷图像是相反的，而具有物理缺陷的导电焊盘的缺陷图像不是相反的。
当电子积聚在导电焊盘的表面上，导电焊盘具有不是暗的缺陷图像时，这表示可能存在由接触部分和导线之间的短路或未蚀刻接触部分引起的电缺陷。空穴积聚在表面上后，具有未蚀刻接触部分的导电焊盘的缺陷图像是相反的，而包含接触部分和线之间的短路的导电焊盘的缺陷图像不是相反的。
图7是流程图，显示了根据本发明，例如利用图1所示的检测电缺陷的装置，检测和归类半导体的电缺陷的操作的实施例。总的来说，图7与图6所示的操作的差别在于空穴积聚条件先于电子积聚条件。还将参考其中采用离子发生器17的实施例来描述图7，在参考图1的具体装置描述操作的同时，应当理解本发明并不限于此。
利用离子发生器17，通过在半导体器件的导电焊盘的表面积聚空穴开始的操作，所述半导体器件装载在图1的子腔13中(方框401)。将半导体器件装入主腔15中(方框403)，在测试水平给积聚有空穴的导电焊盘施加初级电子束，检测从导电焊盘的表面释放的次级电子(方框404)。据此，可以得到导电焊盘之间的电压差别，从此电压差别得到第一缺陷图像(方框404)。确定第一缺陷图像是否是暗图像(方框405)。
如果第一缺陷图像是暗图像(方框405)，从主腔15卸载该半导体器件，并装载到子腔13中(方框407)。利用离子发生器17在该半导体器件的导电焊盘的表面上积聚电子(方框409)。在测试水平给积聚有电子的导电焊盘施加初级电子束，检测从导电焊盘的表面释放的次级电子(方框410)。据此，可以得到导电焊盘之间的电压差别，从该电压差别得到第二缺陷图像(方框410)。判断第二缺陷图像是否是暗的(方框411)。如果第二缺陷图像是暗的(方框411)，具有暗缺陷图像的导电焊盘被归类为具有物理缺陷(方框413)。如果第二缺陷图像不是暗图像(方框411)，该导电焊盘被归类为具有由未蚀刻接触部分引起的电缺陷(方框415)。
如果第一缺陷图像不是暗图像(方框405)，该半导体器件也从主腔15卸载，并装载到子腔13中(方框507)。利用离子发生器17在半导体器件的导电焊盘的表面上积聚电子(方框509)。给积聚有电子的导电焊盘施加初级电子束，检测从导电焊盘表面释放的次级电子(方框510)。据此，可以得到每个导电焊盘之间的电压差别，从此电压差别得到第二缺陷图像(这里也称为第三检测缺陷图像)(方框510)。确定此第二缺陷图像是否是暗图像(方框511)。如果第二缺陷图像是暗图像(方框511)，具有此暗图像的导电焊盘被归类为具有由结泄露源引起的电缺陷(方框513)。如果第二缺陷图像不是暗的(方框511)，该导电焊盘被归类为具有由接触部分和导线之间的短路引起的电缺陷(方框515)。
总结参考图7所描述的操作，在空穴积聚在半导体器件的导电焊盘的表面上之后，当检测半导体器件中的电缺陷时，显示暗缺陷图像的导电焊盘表示在半导体器件中存在物理缺陷或由未蚀刻接触部分引起的电缺陷。电子积聚在表面上之后，具有未蚀刻接触部分的导电焊盘的缺陷图像是相反的，而具有物理缺陷的导电焊盘的缺陷图像不是相反的。空穴积聚在导电焊盘的表面上之后，当导电焊盘不具有暗图像(亮图像)时，这表示存在由结泄露或接触部分和导线之间的短路引起的电缺陷。然而，电子积聚在表面上之后，包含接触部分和导线之间短路的导电焊盘的缺陷图像不是相反的，而具有结泄露源的导电焊盘的缺陷图像是相反的。
在附图和说明中，已经公开了本发明的典型的、说明性的实施例，尽管采用了具体的术语，它们只是用在一般和描述的意义上，不是为了限定。在下面的权利要求中提出了本发明的范围。
Claims (31)
1.一种用于检测半导体器件中缺陷的方法，所述半导体器件包含多个导电焊盘，该方法包括：
在多个待测导电焊盘中积聚电子；
电子积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第一差别，所述第一差别为在上述这些导电焊盘之间的次级电子发射系数的差值；
在多个待测导电焊盘中积聚空穴；
空穴积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第二差别，所述第二差别为在上述这些导电焊盘之间的次级电子发射系数的差值；和
基于第一差别和第二差别，确定在多个导电焊盘之一中是否存在缺陷。
2.权利要求1的方法，其中所述检测步骤还包括给多个待测导电焊盘施加初级电子束。
3.权利要求1的方法，其中所述积聚电子的步骤包括在多个待测导电焊盘的表面上积聚电子，以及其中所述积聚空穴的步骤包括在多个待测导电焊盘的表面上积聚空穴。
4.权利要求1的方法，其中在所述积聚电子的步骤中，通过将高能初级电子束施加到多个待测导电焊盘，来积聚电子，在所述积聚空穴的步骤中，通过将低能初级电子束施加到多个待测导电焊盘，来积聚空穴。
5.权利要求4的方法，其中所述检测步骤还包括给多个待测导电焊盘施加初级电子束。
6.权利要求1的方法，其中所述积聚电子的步骤还包括利用离子发生器积聚电子，其中所述积聚空穴的步骤还包括利用离子发生器积聚空穴。
7.权利要求1的方法，其中检测第一差别的步骤还包括检测与一个导电焊盘相联系的第一电压差别的步骤，其中检测第二差别的步骤还包括检测与该导电焊盘相联系的第二电压差别的步骤。
8.权利要求7的方法，其中检测第一差别的步骤还包括基于检测到的第一电压差别，将与一个导电焊盘相联系的图像确定为亮图像或暗图像的步骤，其中检测第二差别的步骤还包括基于检测到的第二电压差别，将与该导电焊盘相联系的图像确定为亮图像或暗图像的步骤。
9.权利要求8的方法，其中基于第一差别和第二差别确定在导电焊盘之一中是否存在缺陷的步骤还包括至少下列一个步骤：
当一个导电焊盘与第一暗图像和第二亮图像相联系时，确定在该导电焊盘中存在由结泄露源引起的电缺陷；
当一个导电焊盘与第一亮图像和第二暗图像相联系时，确定在该导电焊盘中存在由该导电焊盘和半导体器件的半导体衬底之间的未蚀刻接触部分引起的电缺陷；
当一个导电焊盘与第一亮图像和第二亮图像相联系时，确定在该导电焊盘中存在由该导电焊盘和半导体器件的相邻导线之间的短路引起的电缺陷；和
当一个导电焊盘与第一暗图像和第二暗图像相联系时，确定在该导电焊盘中存在物理缺陷。
10.权利要求7的方法，其中与一个导电焊盘相联系的第一电压差别的确定步骤还包括基于标准值确定第一电压差别的步骤，其中检测与一个导电焊盘相联系的第二电压差别的步骤还包括基于标准值确定第二电压差别的步骤。
11.权利要求7的方法，其中确定与一个导电焊盘相联系的第一电压差别的步骤还包括基于从该导电焊盘发射的次级电子和从多个导电焊盘中的至少另一个发射的次级电子相比较，确定第一电压差别的步骤，其中与一个导电焊盘相联系的第二电压差别的检测步骤还包括基于从一个导电焊盘发射的次级电子和从多个导电焊盘的至少另一个发射的次级电子相比较，确定第二电压差别的步骤。
12.权利要求1的方法，其中检测第一差别的步骤先于检测第二差别的步骤。
13.权利要求1的方法，其中检测第二差别的步骤先于检测第一差别的步骤。
14.权利要求1的方法，其中在多个待测导电焊盘中积聚电子的步骤还包括选择在半导体器件的表面和半导体器件的背面之间产生电压差，以便在多个待测导电焊盘中积聚电子。
15.权利要求14的方法，其中在多个待测导电焊盘中积聚空穴的步骤还包括选择在半导体器件的表面和半导体器件的背面之间产生电压差，以便在上述这些导电焊盘中积聚空穴。
16.权利要求15的方法，其中通过调整给多个待测导电焊盘施加的初级电子束能量，产生电压差。
17.一种用于检测包含多个导电焊盘的半导体器件中的缺陷的装置，该装置包括：
用于在多个待测导电焊盘中积聚电子的装置；
电子积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第一差别的装置，所述第一差别为上述这些导电焊盘之间的次级电子发射系数的差值；
用于在多个待测导电焊盘中积聚空穴的装置；
空穴积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第二差别的装置，所述第二差别为上述这些导电焊盘之间的次级电子发射系数的差值；
基于第一差别和第二差别，检测在导电焊盘之一中是否存在缺陷的装置。
18.权利要求17的装置，其中用于检测第一差别的装置还包括检测第一电压差别的装置，和将与一个导电焊盘相联系的图像确定为亮图像或暗图像的装置，和其中用于检测第二差别的装置还包括检测第二电压差别的装置，和将与一个导电焊盘相联系的图像确定为亮图像或暗图像的装置，以及其中基于第一差别和第二差别，用于确定缺陷是否存在于导电焊盘之一中的装置还包括至少下列一个装置：
当一个导电焊盘与第一暗图像和第二亮图像相联系时，确定在该导电焊盘中存在由结泄露源导致的电缺陷的装置；
当一个导电焊盘与第一亮图像和第二暗图像相联系时，确定在该导电焊盘中存在由该导电焊盘和半导体器件的半导体衬底之间的未蚀刻接触部分导致的电缺陷的装置；
当一个导电焊盘与第一亮图像和第二亮图像相联系时，确定在该导电焊盘中存在由该导电焊盘和半导体器件的相邻导线之间的短路导致的电缺陷的装置；和
当一个导电焊盘与第一暗图像和第二暗图像相联系时，确定在该导电焊盘中存在物理缺陷的装置。
19.一种用于检测包含多个导电焊盘的半导体器件中的缺陷的装置，该装置包括：
电子束源，用于给半导体器件施加具有第一态、第二态和第三态的初级电子束，所述第一态导致在多个待测导电焊盘中积聚电子，所述第二态导致在多个待测导电焊盘中积聚空穴，当施加到半导体器件上的初级电子束为第三态时，能够检测到从多个待测导电焊盘发射的次级电子；和
数据分析仪，用于在电子积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第一差别，所述第一差别为上述这些导电焊盘之间的次级电子发射系数的差值，和在空穴积聚在多个待测导电焊盘中之后，基于从上述这些导电焊盘发射的次级电子，检测第二差别，所述第二差别为上述这些导电焊盘之间的次级电子发射系数的差值，以及基于第一差别和第二差别，确定在导电焊盘之一中是否存在缺陷。
20.权利要求19的装置，还包括平台控制单元，用于检测半导体器件上已经确定存在的缺陷的位置。
21.一种用于检测半导体器件中电缺陷的装置，包括：
在其中装载半导体衬底的子腔；
离子发生器，能够用空穴(阳离子)或电子(阴离子)掺杂半导体衬底的表面；
与子腔相连的主腔，包含装载半导体衬底的平台；
电子束源单元，能够给放置在主腔中的半导体衬底施加初级电子束，以检测电缺陷；
信号处理单元，能够检测电信号，然后放大电信号，所述电信号是在施加初级电子束之后，由从半导体衬底释放的次级电子的电压差别而得到的；
数据分析仪，能够分析由信号处理单元处理的电信号，确定电缺陷是否已经出现，然后统计处理该电信号；
主计算机，能够输出从外部计算机接收的、关于半导体器件上物理缺陷位置的数据，并且控制所有的部件；
平台控制单元，能够识别从主计算机接收的、半导体器件上物理缺陷的位置；
图像处理单元，能够将由信号处理单元处理的电信号转换为图像，并将此图像处理电信号反馈给主计算机，接着是关于电缺陷归类的流程。
22.权利要求21的用于检测半导体器件中的电缺陷的装置，其中平台控制单元包含平台移动单元和激光干涉器控制器，所述平台移动单元能够在主腔中移动平台，所述激光干涉器控制器连接到平台移动单元。
23.权利要求21的用于检测半导体器件中的电缺陷的装置，其中信号处理单元与图像显示单元相接，所述图像显示单元可以通过图像处理使由信号处理单元处理的电信号显示为图像。
24.一种用于检测半导体器件中的电缺陷的方法，包括步骤：
准备半导体器件，所述半导体器件包含半导体衬底上的多个导线、用于绝缘导线的绝缘层以及在每个绝缘层之间的导电焊盘；
在导电焊盘的表面上积聚电子或空穴；
给导电焊盘施加初级电子束；
通过检测导电焊盘之间的电压差别确定电缺陷，所述电压差别是在施加初级电子束之后，由从导电焊盘释放的次级电子而导致的。
25.权利要求24的用于检测半导体器件中的电缺陷的方法，其中利用离子发生器进行在导电焊盘的表面上积聚电子或空穴的步骤。
26.权利要求24的用于检测半导体器件中的电缺陷的方法，其中通过调整初级电子束的能量，进行在导电焊盘的表面上积聚电子或空穴的步骤。
27.权利要求24的用于检测半导体器件中的电缺陷的方法，其中通过将电压差别转换为亮图像或暗图像，进行确定电缺陷的步骤。
28.一种用于检测半导体器件中的电缺陷的方法，包括步骤：
准备半导体器件，所述半导体器件包含半导体衬底上的多个导线、用于绝缘导线的绝缘层以及在每个绝缘层之间的导电焊盘；
在导电焊盘的表面上积聚电子；
在给积聚有电子的导电焊盘施加初级电子束之后，第一次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；
确定缺陷图像是否是暗图像；
如果第一次检测的缺陷图像是暗图像，在导电焊盘的表面上积聚空穴；
在给积聚有空穴的导电焊盘施加初级电子束之后，第二次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；
确定第二次检测的缺陷图像是暗图像的导电焊盘具有物理缺陷，其缺陷图像不是暗图像的导电焊盘具有由结泄露源导致的电缺陷；
如果第一次检测的缺陷图像不是暗图像，在导电焊盘的表面上积聚空穴；
在给积聚有空穴的导电焊盘施加初级电子束之后，第三次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；
确定第三次检测的图像是暗图像的导电焊盘具有由未蚀刻接触部分导致的电缺陷，其缺陷图像不是暗图像的导电焊盘具有由导电焊盘和导线之间的短路引起的电缺陷。
29.权利要求28的用于检测半导体器件中的电缺陷的方法，其中通过调整初级电子束的能量，进行在导电焊盘的表面上积聚电子或空穴的步骤。
30.一种用于检测半导体器件中电缺陷的方法，包括步骤：
准备半导体器件，所述半导体器件包含半导体衬底上的多个导线、用于绝缘导线的绝缘层以及在每个绝缘层之间的导电焊盘；
在导电焊盘的表面上积聚空穴；
在给积聚有空穴的导电焊盘施加初级电子束之后，第一次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；
确定缺陷图像是否是暗图像；
如果第一次检测的缺陷图像是暗图像，在导电焊盘的表面上积聚电子；
在给积聚有电子的导电焊盘施加初级电子束之后，第二次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；
确定第二次检测的缺陷图像是暗图像的导电焊盘具有物理缺陷，其缺陷图像不是暗图像的导电焊盘具有由未蚀刻接触部分导致的电缺陷；
如果第一次检测的缺陷图像不是暗图像，在导电焊盘的表面上积聚电子；
在给积聚有电子的导电焊盘施加初级电子束之后，第三次检测从导电焊盘之间的电压差别得到的缺陷图像，所述电压差别是由从导电焊盘释放的次级电子而导致的；
确定第三次检测的图像是暗图像的导电焊盘具有由结泄露源导致的电缺陷，其缺陷图像不是暗图像的导电焊盘具有由导电焊盘和导线之间的短路引起的电缺陷。
31.权利要求30的用于检测半导体器件中的电缺陷的方法，其中利用离子发生器，进行在导电焊盘的表面上积聚电子或空穴的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR70009/2000 | 2000-11-23 | ||
| KR1020000070009A KR100351059B1 (ko) | 2000-11-23 | 2000-11-23 | 반도체 소자의 전기적 결함 검사 장치, 이를 이용한 반도체 소자의 전기적 결함 검사 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1355558A CN1355558A (zh) | 2002-06-26 |
| CN1193419C true CN1193419C (zh) | 2005-03-16 |
Family
ID=19700921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011364254A Expired - Fee Related CN1193419C (zh) | 2000-11-23 | 2001-10-16 | 用于检测半导体器件中的缺陷的装置及使用该装置的方法 |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JP3833928B2 (zh) |
| KR (1) | KR100351059B1 (zh) |
| CN (1) | CN1193419C (zh) |
| DE (1) | DE10151127A1 (zh) |
| FR (1) | FR2817621B1 (zh) |
| GB (1) | GB2372629B (zh) |
| TW (1) | TW503504B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034044A1 (en) * | 2002-10-08 | 2004-04-22 | Applied Materials Israel, Ltd. | Methods and systems for process monitoring using x-ray emission |
| KR100499160B1 (ko) * | 2003-01-15 | 2005-07-01 | 삼성전자주식회사 | 웨이퍼의 검사 방법 및 웨이퍼의 검사 장치 |
| US7402801B2 (en) | 2005-04-12 | 2008-07-22 | Umci Ltd | Inspecting method of a defect inspection device |
| CN100403508C (zh) * | 2005-06-29 | 2008-07-16 | 联华电子股份有限公司 | 缺陷检测元件及其检测和制造方法 |
| KR100744234B1 (ko) * | 2005-12-28 | 2007-07-30 | 동부일렉트로닉스 주식회사 | 반도체소자의 웰 접합간 누설 측정 방법 |
| CN102193062B (zh) * | 2010-03-19 | 2013-07-31 | 中芯国际集成电路制造(北京)有限公司 | Pmos器件源漏泄漏缺陷的检测方法 |
| CN101881687A (zh) * | 2010-05-28 | 2010-11-10 | 上海宏力半导体制造有限公司 | 半导体制造平台的泄漏检测装置、其使用方法及其平台 |
| CN103456655B (zh) * | 2012-05-30 | 2016-03-23 | 南亚科技股份有限公司 | 半导体盲孔的检测方法 |
| JP2015070195A (ja) * | 2013-09-30 | 2015-04-13 | ソニー株式会社 | 半導体装置および試験方法 |
| KR102575017B1 (ko) * | 2016-11-17 | 2023-09-05 | 삼성디스플레이 주식회사 | 유리 기판의 결함 검출 방법 |
| KR102324622B1 (ko) * | 2018-12-12 | 2021-11-12 | 어플라이드 머티리얼즈 이스라엘 리미티드 | 프로세스 모니터링 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4415851A (en) * | 1981-05-26 | 1983-11-15 | International Business Machines Corporation | System for contactless testing of multi-layer ceramics |
| EP0504944B1 (en) * | 1991-03-22 | 1998-09-23 | Nec Corporation | Method of analyzing fault using electron beam |
| JPH09320505A (ja) * | 1996-03-29 | 1997-12-12 | Hitachi Ltd | 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン |
| JPH09312318A (ja) * | 1996-05-21 | 1997-12-02 | Hitachi Ltd | パタ−ン欠陥検査装置 |
| JP2907146B2 (ja) * | 1996-09-11 | 1999-06-21 | 日本電気株式会社 | メモリｌｓｉの特定箇所探索方法および探索装置 |
| US6504393B1 (en) * | 1997-07-15 | 2003-01-07 | Applied Materials, Inc. | Methods and apparatus for testing semiconductor and integrated circuit structures |
| KR20000027700A (ko) * | 1998-10-29 | 2000-05-15 | 이창세 | 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법 |
| US6232787B1 (en) * | 1999-01-08 | 2001-05-15 | Schlumberger Technologies, Inc. | Microstructure defect detection |
-
2000
- 2000-11-23 KR KR1020000070009A patent/KR100351059B1/ko not_active IP Right Cessation
-
2001
- 2001-09-25 TW TW090123595A patent/TW503504B/zh not_active IP Right Cessation
- 2001-10-16 FR FR0113329A patent/FR2817621B1/fr not_active Expired - Fee Related
- 2001-10-16 CN CNB011364254A patent/CN1193419C/zh not_active Expired - Fee Related
- 2001-10-17 GB GB0124937A patent/GB2372629B/en not_active Expired - Fee Related
- 2001-10-17 DE DE10151127A patent/DE10151127A1/de not_active Withdrawn
- 2001-11-15 JP JP2001350215A patent/JP3833928B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW503504B (en) | 2002-09-21 |
| KR20020040092A (ko) | 2002-05-30 |
| JP2002228608A (ja) | 2002-08-14 |
| GB0124937D0 (en) | 2001-12-05 |
| JP3833928B2 (ja) | 2006-10-18 |
| DE10151127A1 (de) | 2002-06-06 |
| KR100351059B1 (ko) | 2002-09-05 |
| GB2372629A (en) | 2002-08-28 |
| CN1355558A (zh) | 2002-06-26 |
| FR2817621B1 (fr) | 2005-08-05 |
| FR2817621A1 (fr) | 2002-06-07 |
| GB2372629B (en) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7973281B2 (en) | Semiconductor substrate, substrate inspection method, semiconductor device manufacturing method, and inspection apparatus | |
| CN1193419C (zh) | 用于检测半导体器件中的缺陷的装置及使用该装置的方法 | |
| WO2003003375A3 (en) | Apparatus and methods for monitoring self-aligned contact arrays | |
| KR20100075875A (ko) | 광발전 전지 제조 | |
| JP2006040991A (ja) | 半導体装置の評価方法、および製造方法 | |
| CN102446901A (zh) | 失效分析结构、其形成方法及其失效分析方法 | |
| CN110729212A (zh) | 一种三维存储器漏电分析方法 | |
| US7474001B2 (en) | Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing | |
| JP3859480B2 (ja) | 検査方法 | |
| US6204075B1 (en) | Method of detecting defects in a wiring process | |
| US6545491B2 (en) | Apparatus for detecting defects in semiconductor devices and methods of using the same | |
| CN1079168C (zh) | 测量半导体器件结区漏电流的方法 | |
| CN112582291B (zh) | 漏电导电接触孔的识别方法及其识别系统 | |
| US8113412B1 (en) | Methods for detecting defect connections between metal bumps | |
| Richter et al. | Implementation of early monitor by advanced ebeam metrology for charging damage failure mechanism | |
| CN102193062B (zh) | Pmos器件源漏泄漏缺陷的检测方法 | |
| EP0237406A2 (en) | Electron beam testing of semiconductor wafers | |
| CN100435308C (zh) | 改进的半导体晶片结构及其制造方法 | |
| US20230069433A1 (en) | Test Structure and Test Method for Online Detection of Metal Via Open Circuit | |
| KR20240118430A (ko) | 엑스선 광전자 분광법을 이용한 콘택홀 검사 방법 | |
| US6300145B1 (en) | Ion implantation and laser anneal to create n-doped structures in silicon | |
| KR20100062400A (ko) | 반도체 웨이퍼의 결함 분석 방법 | |
| KR100668219B1 (ko) | 스캔 전자 현미경을 이용한 결함 분석 방법 | |
| US20200184618A1 (en) | Semiconductor pattern detecting apparatus | |
| WO2023193888A1 (en) | Methods and apparatuses for identifying defective electrical connections, and methods for generating a trained computational model |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050316 Termination date: 20121016 |