KR20000027700A - 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법 - Google Patents
웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법 Download PDFInfo
- Publication number
- KR20000027700A KR20000027700A KR1019980045697A KR19980045697A KR20000027700A KR 20000027700 A KR20000027700 A KR 20000027700A KR 1019980045697 A KR1019980045697 A KR 1019980045697A KR 19980045697 A KR19980045697 A KR 19980045697A KR 20000027700 A KR20000027700 A KR 20000027700A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- sample
- wafer sample
- measuring
- decoration
- Prior art date
Links
- 230000007547 defect Effects 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000013078 crystal Substances 0.000 title claims abstract description 25
- 238000005034 decoration Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims description 9
- 238000004458 analytical method Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000000691 measurement method Methods 0.000 claims description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 62
- 239000000523 sample Substances 0.000 description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000002109 crystal growth method Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함을 측정하는 방법에 관한 것으로, BV(항복 전압) 측정 공정, Cu 데코레이션(Decoration)법에 의한 표면 결함 분석 공정 및 벌크 결함 분석 공정을 일관성 있게 통합하여 반도체 소자의 기판으로 사용되는 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함을 측정하는 방법으로서, 본 발명의 웨이퍼 결함 측정 방법을 사용하면 분석에 필요한 웨이퍼 샘플 양을 감소시키고 웨이퍼에 존재하는 결정 결함을 정밀하고 정확하게 분석하여 웨이퍼 결정 성장 기술을 향상시키고 디바이스 수율을 증가시킬 수 있다.
Description
본 발명은 실리콘 웨이퍼의 결정 결함을 측정하기 위한 방법에 관한 것으로서, 보다 상세하게는 결정 성장 및 웨이퍼 가공 처리 단계에서 웨이퍼의 전기적 특성에 영향을 미치는 실리콘 웨이퍼에 형성된 결정 결함을 효과적으로 측정할 수 방법에 관한 것이다.
반도체 소자의 제조시에 기판으로 주로 사용되는 실리콘 웨이퍼는 일반적으로 고순도의 다결정 실리콘 봉을 제조한 후, 쵸크랄스키(Czochralski) 결정 성장법 또는 플로트 존(Float zone) 결정 성장법에 따라 단결정 실리콘 봉을 생산하고, 이를 얇게 절단하고, 웨이퍼 일면을 경면(境面) 연마(polishing)하고 세정하여 제조된다.
현재 고집적 회로 디바이스(device)의 집적도가 증가함에 따라 디바이스가 위치하는 표면의 활성 영역에 결함과 오염이 없는 완전한 디누드 존(denuded zone)의 형성과 웨이퍼 내부의 균일한 결함의 형성이 요구되고 있다. 특히 결정 성장시 형성되는 결함과 웨이퍼의 가공 공정에서 발생되는 웨이퍼의 결함은 웨이퍼의 전기적 특성에 영향을 미치기 때문에 웨이퍼의 표면 및 벌크에 존재하는 결정 결함을 정확하게 측정하는 기술은 상당히 중요하다.
종래의 실리콘 웨이퍼의 전기적인 특성에 영향을 미치는 결정 결함의 측정 방법은 웨이퍼를 연마한 후 웨이퍼 앞면과 뒷면에 게이트 옥사이드(gate oxide)를 형성시키고 폴리실리콘(polysilicon)을 이용하여 디바이스 패턴(device pattern)을 형성시켜 샘플을 제조하고, 제조된 샘플 웨이퍼의 BV를 측정하여 게이트 옥사이드의 내압을 측정하고, Cu 데코레이션(decoration)법으로 웨이퍼의 표면 결함을 측정하고, 웨이퍼를 여러 조각으로 절단한 후 샘플 조각을 앵글 연마(angle polishing)하고 에칭 한 후 벌크 결함을 측정하는데, 상기의 측정들은 필요에 따라 별개의 샘플을 사용하여 별개의 과정으로 진행된다.
따라서 종래의 웨이퍼 결함을 측정하는 방법은 동일한 샘플을 사용하여 웨이퍼의 게이트 옥사이드의 내압, 표면 결함 및 벌크 결함을 일련의 과정으로 측정할 수 없고, 각 측정 방법마다 각각 별개의 샘플을 사용하여 웨이퍼 결함을 측정하기 때문에 분석을 위한 웨이퍼의 샘플 양이 증가하여 경제적으로 손실이 클 뿐만 아니라 게이트 옥사이드에 영향을 주는 결정 결함이 어디에 존재하는지를 알기 어렵고 또한 동일한 웨이퍼 내에서 관찰할 수 없기 때문에 원하는 결정 결함을 발견하여 관찰하는 것이 불가능하다는 문제점이 있었다.
이러한 문제를 해결하기 위하여 새로운 분석 방법을 사용함으로써 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함을 경제적이고 정밀하게 분석할 수 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 웨이퍼의 전기적인 특성에 영향을 미치는 결정 결함을 경제적이고 정확하게 분석하는 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명은 하기와 같은 일련의 공정 단계를 개발하여 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함을 경제적이고 정밀하게 분석하였다.
웨이퍼의 전기적 특성에 영향을 미치는 결정 결함을 경제적이고 정밀하게 분석하기 위하여 본 발명은
a) 폴리싱 및 세정에 의한 웨이퍼 샘플을 준비하는 단계;
b) 상기 a)단계에서 제조된 웨이퍼 샘플에 디바이스 패턴을 형성하는 단계;
c) 상기 b)단계에서 패턴이 형성된 웨이퍼 샘플의 BV를 측정하고 BV 맵을 작성하는 단계;
d) 상기 c)단계에서 BV가 측정된 웨이퍼 샘플의 뒷면 옥사이드를 제거하는 단계;
e) 상기 d)단계에서 뒷면 옥사이드가 제거된 웨이퍼 샘플에 Cu 데코레이션법을 실시하여 Cu 데코레이션 포인트를 형성하고 Cu 데코레이션 포인트 맵을 작성하는 단계;
f) 상기 c)단계에서 작성된 BV 맵과 상기 e)단계에서 작성된 Cu 데코레이션 포인트 맵을 비교하여 웨이퍼 샘플의 표면 결함 형상을 관찰하고 분석하는 단계; 및
g) 상기 f)단계 웨이퍼 샘플의 벌크 결함 형상을 관찰하고 분석하는 단계
를 포함한다.
이하 본 발명을 보다 상세하게 설명한다.
본 발명의 방법에서 전기적 특성을 평가하고자 하는 웨이퍼 샘플은 고순도의 다결정 실리콘 봉을 제조한 후 쵸크랄스키 또는 플로트 존 결정 성장법에 따라 단결정 실리콘 봉을 생산하고 이를 얇게 절단한 후 웨이퍼 일면을 경면 폴리싱하고 물리적 및 화학적인 최종 세척 공정(Final Cleaning System, FCS)을 수행하여 준비된다.
웨이퍼 샘플에 디바이스 패턴을 형성시키는 단계는 상기 준비된 웨이퍼 샘플 상에 웨이퍼의 전기적 특성 점검(check)용 디바이스 패턴을 형성하는 공정으로서 일반적으로 웨이퍼 상에 120Å(16 메가) 두께의 게이트 옥사이드를 형성하고 그 위에 폴리실리콘 또는 금속(Al 또는 Ti 등)을 이용하여 디바이스 패턴을 형성하는 것으로서 이것은 웨이퍼 샘플의 항복 전압을 측정하는 경우에 프로브(probe)의 접촉 포인트를 형성시켜 주는 것을 의미한다. 실리콘에 대한 전기적인 접촉부의 형성은 디바이스 공정의 최종 단계로서 디바이스의 수율이나 신뢰성 또는 특성 등을 정하는데 중요한 역할을 한다.
웨이퍼 샘플의 BV 측정은 통상의 방법에 따라 상기 디바이스 패턴이 형성된 웨이퍼를 I-V 장치를 사용하여 게이트 옥사이드의 내압(brake down)을 측정하여 이루어지며 측정된 항복 전압에 대하여 맵(Map)을 작성하는데 이것은 산화막의 물성에 관한 중요한 정보를 제공해준다.
BV를 측정한 웨이퍼 샘플의 핀홀의 크기 또는 밀도를 측정하기 위해서 Cu 데코레이션을 수행하여야 하는데, 이를 위하여 웨이퍼 샘플의 뒷면(backside)에 전기를 인가할 수 있도록 하기 위하여 웨이퍼 샘플 뒷면의 옥사이드 층(layer)을 불화 수소를 사용하여 제거한 후 이온 교환수인 순수를 사용하여 웨이퍼 샘플을 세정한다. 뒷면의 옥사이드 층이 제거된 웨이퍼 샘플의 핀홀의 개소를 알기 위하여 웨이퍼 샘플의 핀홀의 기판부에 Cu를 도금한 후 웨이퍼 샘플을 Cu 데코레이션 장치에 장착하고 전해액으로 메탄올을 사용하여 Cu 데코레이션을 수행하여 웨이퍼 샘플에 Cu 데코레이션 포인트(Point)를 형성시키고 형성된 Cu 데코레이션 포인트들의 맵(Map)을 작성한 후, 상기에서 작성된 BV 맵과 Cu 데코레이션 포인트들의 맵을 비교한 후 데코레이션된 결함을 주사 전자 현미경(SEM) 등을 사용하여 웨이퍼 샘플에 형성된 표면 결함을 관찰하고 분석한다.
Cu 데코레이션 과정에서 웨이퍼 샘플에 형성된 결함을 국소 부위를 깊이 방향으로 절단하는 장비인 FIB 장치를 사용하여 단면 (Cross Section) 절단하고 절단된 벌크 결함의 형상을 관찰하고 에칭법으로 벌크 결정 결함을 평가한다. 에칭법에 의한 벌크 결정 결함 평가는 먼저 결함이 관찰된 영역을 앵글 폴리싱(Angle Polishing) 처리한 후, 라이트 에칭(Wright Etching)액을 사용하여 결함 영역을 에칭하여 결함 형성 부분의 벌크 영역의 형상을 관찰 및 분석함으로써 본 발명은 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함을 경제적이고 정밀하게 분석할 수 있다. 상기 라이트 에칭액의 조성은 HF 60 cc, HNO330 cc, 5몰% CrO330 cc, Cu(NO3)2ㆍ3H2O 2 g, H2O 60 cc 및 CH3COOH 60 cc이다.
이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐 본 발명이 하기 실시예에 한정되는 것은 아니다.
실시예
다결정 실리콘 봉을 제조한 후 쵸크랄스키 또는 플로트 존 결정 성장법에 따라 단결정 실리콘 봉을 생산하고, 이를 얇게 절단한 후 웨이퍼 일면을 경면 폴리싱하고, FCS를 수행하여 웨이퍼 샘플을 제조하고 제조된 웨이퍼 샘플을 디바이스 공정에서 게이트 옥사이드 두께를 120 Å으로 형성한 후, 폴리실리콘 또는 알루미나 금속을 이용하여 BV를 측정하는 경우 프로빙(Probing)할 수 있는 패턴을 형성시켰다. 패턴이 형성된 웨이퍼 샘플의 BV를 측정하고 측정된 BV에 대하여 맵을 작성한 후, 50% 불화 수소를 이용하여 웨이퍼 샘플의 뒷면에 형성되어 있는 옥사이드를 직경이 약 10 cm 정도가 되도록 제거한 후, 순수를 이용하여 세정하였다. 세정된 웨이퍼 샘플을 Cu 데코레이션 장치에 설치하고 메탄올을 용제로 사용하여 Cu 전극이 완전하게 잠기도록 하고, 양단의 전극에 직류 50 V의 전압을 가하여 웨이퍼 샘플에 Cu 데코레이션 포인트를 형성시키고, 형성된 Cu 데코레이션 포인트들의 맵을 작성하고 상기에서 작성된 BV 맵과 비교한 후, 데코레이션된 결함의 형상을 SEM을 이용하여 관찰한 후, 웨이퍼 샘플에 형성된 결함을 FIB를 사용하여 절단하고 결함을 관찰하였다. 절단된 웨이퍼 샘플의 결함 영역을 앵글 폴리싱한 후 약 5분 동안 라이트 에칭을 수행하고 결함을 관찰하고 분석하였다.
상기에 기술한 바와 같이 본 발명은 웨이퍼의 전기적 특성에 영향을 미치는 결함을 측정하는 종래의 방법들을 일관성 있는 일련의 공정으로 통합함으로써 동일한 샘플을 사용할 수 있게되어 웨이퍼의 전기적 특성에 영향을 미치는 결함에 대한 분석을 경제적이고 정확하게 할 수 있었다.
본 발명은 결정을 성장시켜 폴리싱된 웨이퍼의 전기적 특성에 관계되는 결정 결함을 분석할 경우 종래에 별개의 분석 방법으로 진행되었던 공정을 통합 및 보완함으로써 분석에 필요한 시료의 양을 종래의 방법보다 약 70% 감소시킬 수 있으며, 전기적 특성에 영향을 미치는 실리콘 웨이퍼 내에 존재하는 결정 결함을 정밀하고 정확하게 분석하여 실리콘 결정 성장 기술을 향상시키고 디바이스 수율을 증가시킬 수 있다.
Claims (3)
- 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함을 측정하는 방법에 있어서,a) 폴리싱 및 세정에 의한 웨이퍼 샘플을 준비하는 단계;b) 상기 a)단계에서 제조된 웨이퍼 샘플에 디바이스 패턴을 형성하는 단계;c) 상기 b)단계에서 패턴이 형성된 웨이퍼 샘플의 BV를 측정하고 BV 맵을 작성하는 단계;d) 상기 c)단계에서 BV가 측정된 웨이퍼 샘플의 뒷면 옥사이드를 제거하는 단계;e) 상기 d)단계에서 뒷면 옥사이드가 제거된 웨이퍼 샘플에 Cu 데코레이션법을 실시하여 Cu 데코레이션 포인트를 형성하고 Cu 데코레이션 포인트 맵을 작성하는 단계;f) 상기 c)단계에서 작성된 BV 맵과 상기 e)단계에서 작성된 Cu 데코레이션 포인트 맵을 비교하여 웨이퍼 샘플의 표면 결함 형상을 관찰하고 분석하는 단계; 및g) 상기 f)단계 웨이퍼 샘플의 벌크 결함 형상을 관찰하고 분석하는 단계를 포함하는 결정 결함 측정 방법.
- 제 1항에 있어서,상기 d)단계의 웨이퍼 샘플의 뒷면 옥사이드 제거는 50% HF를 사용하여 수행하는 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법.
- 제 1항에 있어서,상기 g)단계의 벌크 결함 형상의 관찰 및 분석은 표면 결함이 관찰된 웨이퍼 영역을 FIB 장비로 절단하고 라이트 에칭액(HF 60 cc, HNO330 cc, 5몰% CrO330 cc, Cu(NO3)2ㆍ3H2O 2 g, H2O 60 cc 및 CH3COOH 60 cc)을 사용하는 에칭법에 의한 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045697A KR20000027700A (ko) | 1998-10-29 | 1998-10-29 | 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045697A KR20000027700A (ko) | 1998-10-29 | 1998-10-29 | 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000027700A true KR20000027700A (ko) | 2000-05-15 |
Family
ID=19556035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980045697A KR20000027700A (ko) | 1998-10-29 | 1998-10-29 | 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000027700A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351059B1 (ko) * | 2000-11-23 | 2002-09-05 | 삼성전자 주식회사 | 반도체 소자의 전기적 결함 검사 장치, 이를 이용한 반도체 소자의 전기적 결함 검사 방법 |
| KR100384680B1 (ko) * | 2000-10-24 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 웨이퍼 결함 검출 방법 |
| KR100485334B1 (ko) * | 2002-12-09 | 2005-04-25 | 주식회사 실트론 | 실리콘웨이퍼의 각 결함 영역별 게터링 능력 평가방법 |
| KR100872958B1 (ko) * | 2007-05-14 | 2008-12-08 | 주식회사 실트론 | 구리 데코레이션 장치를 이용한 웨이퍼 결함 유무 판단시스템의 오류 검사 방법 |
-
1998
- 1998-10-29 KR KR1019980045697A patent/KR20000027700A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384680B1 (ko) * | 2000-10-24 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 웨이퍼 결함 검출 방법 |
| KR100351059B1 (ko) * | 2000-11-23 | 2002-09-05 | 삼성전자 주식회사 | 반도체 소자의 전기적 결함 검사 장치, 이를 이용한 반도체 소자의 전기적 결함 검사 방법 |
| KR100485334B1 (ko) * | 2002-12-09 | 2005-04-25 | 주식회사 실트론 | 실리콘웨이퍼의 각 결함 영역별 게터링 능력 평가방법 |
| KR100872958B1 (ko) * | 2007-05-14 | 2008-12-08 | 주식회사 실트론 | 구리 데코레이션 장치를 이용한 웨이퍼 결함 유무 판단시스템의 오류 검사 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3241296B2 (ja) | ウェーハの欠陥分析方法 | |
| EP0487302B1 (en) | Method for testing electrical properties of silicon single crystal | |
| JP4483583B2 (ja) | Ｓｏｉウェーハの検査方法、解析装置、ｓｏｉウェーハの製造方法 | |
| KR20000027700A (ko) | 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법 | |
| KR20050025260A (ko) | 얇은 Ｓｉ/ＳｉＧｅ 이중층에서 결정 결함들을 측정하는방법 | |
| JP7204436B2 (ja) | 欠陥除去方法及びＳｉＣエピタキシャルウェハの製造方法 | |
| KR20000037745A (ko) | Cu데코레이션법에 의한 실리콘 웨이퍼의 공동 결함 측정 방법 | |
| JPH0862122A (ja) | シリコンウェーハの酸素析出欠陥密度評価方法 | |
| KR100252214B1 (ko) | 반도체장치 제조용 베어 웨이퍼 분석방법 | |
| Barrett et al. | Two‐dimensional dopant profiling of very large scale integrated devices using selective etching and atomic force microscopy | |
| JP3629694B2 (ja) | シリコンウェーハの評価方法 | |
| KR100862312B1 (ko) | 반도체소자의 웨이퍼 결함 측정방법 | |
| JP2864920B2 (ja) | シリコンウェーハの品質検査方法 | |
| JPH11160209A (ja) | 透過型電子顕微鏡の試料作製方法 | |
| JP2807679B2 (ja) | シリコン基板の絶縁膜欠陥検出方法 | |
| KR0180799B1 (ko) | 실리콘 웨이퍼 내부 결함의 측정 방법 | |
| KR100501110B1 (ko) | 실리콘웨이퍼의 표면 근방 결함 분석 방법 | |
| KR100872958B1 (ko) | 구리 데코레이션 장치를 이용한 웨이퍼 결함 유무 판단시스템의 오류 검사 방법 | |
| JP4370812B2 (ja) | Ｓｏｉウェーハの検査方法 | |
| KR20020031905A (ko) | 반도체 웨이퍼 결함 검출 방법 | |
| KR19980068627A (ko) | 웨이퍼의 결함 분석방법 | |
| KR0176200B1 (ko) | 반도체장치의 결함 분석방법 | |
| KR100251644B1 (ko) | 반도체용 배어 웨이퍼 상에 형성된 디펙트 분석방법 | |
| KR100235457B1 (ko) | 실리콘 웨이퍼 에칭용 치구 | |
| KR100479296B1 (ko) | 반도체웨이퍼의분석방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |