CN100403508C - 缺陷检测元件及其检测和制造方法 - Google Patents

Abstract

一种缺陷检测元件的检测方法，包括：(a)于晶片上形成多个缺陷检测元件和多个导电元件，其中各缺陷检测元件由下层的绝缘层与上层的导电层堆栈而成，该晶片上具有多个晶粒，且该些晶粒的其中的一晶粒上形成有至少该缺陷检测元件，而在其他该些晶粒的相同的对应位置上则形成有该导电元件，当在进行该电子束扫描时，比较相同对应位置上的该导电元件与该缺陷检测元件所得的扫描信号。(b)设定一缺陷检测参数，并且利用电子束(e-beam)扫描晶片，以得到多个缺陷信号。(c)确认缺陷信号的数目是否至少等于缺陷检测元件的数目。若缺陷信号的数目小于缺陷检测元件的数目，则重新调整缺陷检测参数，并重复步骤(b)～(c)，直到缺陷信号的数目至少等于缺陷检测元件的数目为止。

Description

缺陷检测元件及其检测和制造方法

技术领域

本发明涉及一种缺陷检测元件及其检测方法，特别是涉及一种利用电子束检测的缺陷检测元件及其检测方法。

背景技术

随着超大规模集成电路技术的持续发展，集成电路的积集度也日渐提升，而于工艺中所产生的极微小的缺陷现在就成为影响集成电路品质的关键缺陷。在过去十年间，用来检测工艺中所产生的缺陷的缺陷检测已成为工艺中的一标准步骤，而缺陷检测是以晶片在工艺中易于形成缺陷处或对缺陷特别敏感的步骤中用一统计取样基础来实施的。

现有一种缺陷检测方法为尝试错误法(trial and error)，其先设定一缺陷检测参数，并进行一扫描晶片的动作，再由操作人员将侦测出有缺陷信号的元件剖开，进行检测，确认此元件是否为缺陷元件。若确认为缺陷元件，则此缺陷检测参数可适用于检测同一批次的晶片，若确认不是缺陷元件，则需再设定另一缺陷检测参数来检测，直到侦测出有缺陷信号的元件确实为缺陷元件为止。然而，上述的尝试错误法在找寻检测参数的过程中可说是相当地繁琐且费时。

现有另一种检测方法如美国专利第6,451,185B1号所揭露，其利用光学检测装置来检测刻意形成于晶片上的缺陷构件，从而得到合适的缺陷检测参数，并将此参数应用于后续的检测中。然而，在此检测方法中，这些刻意形成于晶片上的缺陷构件由于受限于光学检测装置的限制，因此其必须具有可反射的上表面，从而这些缺陷构件在材料的选择上会受到诸多的限制。而且，为了制作这些缺陷构件也会使得原本的工艺变得更为复杂。

发明内容

有鉴于此，本发明的目的就是提供一种缺陷检测元件的检测方法，以解决现有缺陷检测流程费时的问题。

本发明的另一目的是提供一种缺陷检测元件的制造方法，通过于一般工艺中同时形成缺陷检测元件，来简化缺陷检测元件的工艺。

本发明的再一目的是提供另一种缺陷检测元件的制造方法，通过于一般工艺中同时形成缺陷检测元件，来简化缺陷检测元件的工艺。

本发明的又一目的是提供一种缺陷检测元件的结构，通过此缺陷检测元件的结构，可以使得检测缺陷元件的流程更为迅速，且结果更为精确。

本发明的目的是提供另一种缺陷检测元件的结构，通过此缺陷检测元件的结构，可以使得检测缺陷元件的流程更为迅速，且结果更为精确。

本发明提出一种缺陷检测元件的检测方法，包括：(a)于晶片上形成多个缺陷检测元件和多个导电元件，且各缺陷检测元件由下层的绝缘层与上层的导电层堆栈而成，该晶片上具有多个晶粒，且该些晶粒的其中的一晶粒上形成有至少该缺陷检测元件，而在其他该些晶粒的相同的对应位置上则形成有该导电元件。(b)设定一缺陷检测参数，并且利用电子束(e-beam)扫描晶片，比较相同对应位置上的该导电元件与该缺陷检测元件所得的扫描信号，以得到多个缺陷信号。(c)确认缺陷信号的数目是否至少等于缺陷检测元件的数目。若缺陷信号的数目小于缺陷检测元件的数目，则重新调整缺陷检测参数，并重复步骤(b)～(c)，直到缺陷信号的数目至少等于缺陷检测元件的数目为止。

本发明又提出一种缺陷检测元件的制造方法，此方法先于晶片上形成多个导电结构。然后，在晶片上形成间隙壁材料层，以覆盖导电结构。接着，移除部分间隙壁材料层，以于导电结构的侧壁形成对应的多个间隙壁，并且保留下相邻二导电结构其彼此相对的间隙壁之间的间隙壁材料层。之后，再于晶片上形成绝缘层，覆盖导电结构，且绝缘层具有多个缺陷接触窗开口，以暴露出间隙壁材料层。继之，于各缺陷接触窗开口中填入导电材料。

本发明再提出一种缺陷检测元件的制造方法，此方法先提供一晶片，且此晶片具有多条切割道，以定义出多个晶粒。接着，于晶片上依序形成绝缘层与导电层。然后，定义绝缘层与导电层，以于晶粒(die，或称小片)上形成多个导电堆栈结构，并且于切割道上形成用于缺陷检测的多个缺陷堆栈结构。之后，再于晶片上形成绝缘层，覆盖导电堆栈结构与缺陷堆栈结构，且绝缘层至少具有多个缺陷接触窗开口，以暴露出缺陷堆栈结构。继之，于各缺陷接触窗开口中填入一导电材料。

本发明还提出一种缺陷检测元件的结构，此结构包括基底、缺陷接触窗、间隙壁与绝缘层。其中此基底上包括有多个导电结构，且缺陷接触窗配置于相邻二导电结构之间。此外，间隙壁配置于缺陷接触窗与各导电结构之间，而绝缘层配置于缺陷接触窗与基底之间，其中该间隙壁与该绝缘层的材料相同。

本发明又提出另一种缺陷检测元件的结构，此结构包括第一绝缘层、导电层、第二绝缘层与缺陷接触窗。其中第一绝缘层配置于晶片的切割道上，而导电层配置于第一绝缘层上。此外，第二绝缘层覆盖导电层与基底，而缺陷接触窗配置于第二绝缘层中，且位于导电层上。

由于本发明的检测方法利用刻意形成于晶片上的缺陷检测元件，并搭配电子束来扫描这些缺陷检测元件，从而决定出适用于之后的晶片缺陷检测的缺陷检测参数。因此，本发明的检测方法较现有的方法更为简便快速，从而可以节省检测缺陷的时间与成本。此外，本发明的缺陷检测元件的制作可与一般元件制作同时进行，因此可以简化缺陷检测元件的工艺。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1所绘示为本发明一优选实施例的缺陷检测元件的检测流程图。

图2所绘示为本发明一优选实施例的缺陷检测元件的结构的剖面示意图。

图3A至图3D所绘示为依照本发明一优选实施例的缺陷检测元件的制造流程剖面示意图。

图4所绘示为本发明另一优选实施例的缺陷检测元件的结构的剖面示意图。

图5所绘示为本发明一实施例的晶片的上视示意图。

图6A至图6C所绘示为依照本发明另一优选实施例的缺陷检测元件的制造流程剖面示意图。

图7所绘示为本发明晶片上的多个晶粒区的元件的上视图。

图8所绘示为本发明晶片上的多个切割道区的元件的上视图。

简单符号说明

100、110、120：步骤

200：基底

202、302：导电结构

206、310a、408、614a：缺陷接触窗

204、306：间隙壁

204a、208、308、402、406、602、610：绝缘层

300、500：晶片

304、304a：间隙壁材料层

310、614：缺陷接触窗开口

312、612：接触窗开口

312a、612a：接触窗

404、604：导电层

510：切割道

510a、510b：切割道区

512、514：测试键位置

516：掺杂区

520：晶粒

520a、522、524、526：晶粒区

606：导电堆栈结构

608：缺陷堆栈结构

613：测试键

702、802：缺陷检测元件

704、804：导电元件

具体实施方式

图1所绘示为本发明一优选实施例的缺陷检测元件的检测流程图。

本发明的缺陷检测元件的检测方法先于一晶片上形成多个缺陷检测元件(步骤100)，且各缺陷检测元件由下层的一绝缘层与上层的一导电层堆栈而成。

在一优选实施例中，缺陷检测元件的结构，如图2所示，且其位于晶片的晶粒(如图5所示，520)上。此结构是由基底200、缺陷接触窗206、间隙壁204与绝缘层204a所构成。而且，于此所提及的基底200即为上述的晶片，且在其上具有多个导电结构202。此外，缺陷接触窗206配置于相邻二个导电结构202之间，且缺陷接触窗206的材料例如是导电材料。另外，间隙壁204配置在此缺陷接触窗206与各导电结构202之间。此外，绝缘层204a配置于缺陷接触窗206与基底200之间。在一优选实施例中，间隙壁204与绝缘层204a的材料例如是相同。在另一优选实施例中，缺陷检测元件的结构还包括有绝缘层208，其覆盖基底200与导电结构202，且有缺陷接触窗206位于绝缘层208中。

而形成上述如图2所示的缺陷检测元件的制造方法，例如是与一般元件的接触窗工艺同时进行，如图3A至图3D所示。首先，请参照图3A，在一晶片300上形成多个导电结构302，其中导电结构302可例如是一金氧半导体(Metal-Oxide-Semiconductor，MOS)元件。接着，在晶片300上形成一间隙壁材料层304，以覆盖于导电结构302表面上，其中间隙壁材料层304的材料例如是氮化硅，而形成间隙壁材料层304的方法例如是化学气相沉积法(CVD)。

之后，请参照图3B，移除部分的间隙壁材料层304，以于导电结构302的侧壁形成间隙壁306，并且保留间隙壁材料层304a。其中，所保留的间隙壁材料层304a为后续预定形成缺陷接触窗的位置，而二导电结构302之间后续预定形成接触窗的间隙壁材料层304则会被移除。

上述的形成方法，例如是在间隙壁材料层304上利用旋转涂布法形成光致抗蚀剂层(未绘示)。之后，进行一光刻工艺，以于相邻二导电结构302之间其预定形成缺陷接触窗的位置形成图案化光致抗蚀剂层。接着，进行一蚀刻工艺，移除部分的间隙壁材料层304，以于导电结构302的侧壁形成间隙壁306，并且形成间隙壁材料层304a。然后，去除光致抗蚀剂层。

接着，请参照图3C，在晶片300上形成绝缘层308，其中绝缘层308例如是介电层，介电层的材料例如是氧化硅、氮化硅及氮氧化硅，形成方法例如是化学气相沉积法(CVD)。

然后，请参照图3D，在绝缘层308中形成缺陷接触窗开口310与接触窗开口312，且缺陷接触窗开口310暴露出间隙壁材料层304a。其中缺陷接触窗开口310与接触窗开口312的形成方法例如是对绝缘层308进行光刻以及蚀刻工艺，以于导电结构302之间形成开口。

接着，在晶片300上的缺陷接触窗开口310与接触窗开口312中填入一导电材料，以形成一缺陷接触窗310a与接触窗312a。其中导电材料例如是金属或金属合金，金属例如是钨、铝及铜，金属合金例如是硅化钨。而形成缺陷接触窗310a与接触窗312a的方法例如是在绝缘层308上沉积一导电材料层，以填满缺陷接触窗开口310与接触窗开口312，之后并移除缺陷接触窗开口310与接触窗开口312以外的导电材料层。

由于本发明的缺陷检测元件的制造可在制造元件的过程中同时形成，因此有利于节省工艺的成本。

此外，在另一优选实施例中，缺陷检测元件的结构，如图4所示，其位于晶片的切割道(如图5所示，510)上。此结构包括一绝缘层402、导电层404、另一绝缘层406与缺陷接触窗408。其中绝缘层402配置于基底400上(即晶片的切割道)，而导电层404配置在此绝缘层402上。此外，绝缘层406覆盖导电层404与基底400，而缺陷接触窗408配置于此绝缘层406中，且位于导电层404上，其中缺陷接触窗408的材料为导电材料。

形成上述如图4所示的缺陷检测元件的制造方法，其例如是与一般元件的接触窗及切割道上的测试键工艺同时进行，如图6A至图6C所示。请同时参照图5与图6A，首先提供一晶片500，于晶片500上形成多个切割道510，以定义出多个晶粒，即小片520。

然后，于晶片500的切割道区510a、510b与晶粒区520a上形成一绝缘层602与一导电层604。其中绝缘层602的材料例如是氧化硅，形成方法例如是热氧化法。而导电层604的材料例如是多晶硅，形成方法例如是化学气相沉积法。

接着，请参照图6B，定义绝缘层602与导电层604以于晶粒区520a上形成多个导电堆栈结构606，及于切割道区510a其预定形成测试键(test key)的部分位置512上形成多个缺陷堆栈结构608。而切割道区510a、510b的其它测试键位置514上则未形成缺陷堆栈结构。其中形成导电堆栈结构606与缺陷堆栈结构608的方法例如是对绝缘层602与导电层604进行一光刻工艺与蚀刻工艺。接着，以导电堆栈结构606与缺陷堆栈结构608为掩模，进行离子注入步骤，以于晶片500内形成掺杂区516。

然后，请参照图6C，于晶片500上形成一绝缘层610，覆盖导电堆栈结构606、缺陷堆栈结构608与晶片500表面。其中绝缘层610的材料例如是氧化硅，而形成方法例如是化学气相沉积法。

接着，在绝缘层610上形成多个接触窗开口612与缺陷接触窗开口614。其中接触窗开口612位于晶粒区的晶片500上与其它预定形成测试键的位置514上，而缺陷接触窗开口614位于预定形成缺陷接触窗的位置512上，即为位于缺陷堆栈结构608上。

然后，于开口中填入导电材料，以于晶粒区520a中形成接触窗612a，于切割道区510a、510b中形成测试键613缺陷接触窗614a。其中导电材料的材料例如是铜、铝或钨，而形成接触窗612a、测试键613与缺陷接触窗614a的方式例如是在绝缘层上沉积导电材料层，以填满接触窗开口612与缺陷接触窗开口614，接着移除接触窗开口612与缺陷接触窗开口614以外的导电材料层，并暴露出绝缘层610。

接着，继续进行缺陷检测元件的检测。请再次参照图1，设定一缺陷检测参数，并且利用一电子束(e-beam)以扫描晶片(步骤110)，以得到多个扫描信号。并经由缺陷检测装置分析比较晶片上导电元件与缺陷检测元件所得的扫描信号的不同，藉以检测出缺陷信号。检测方法中使用电子束作为检测的入射源，当电子束撞击欲测物时，会激发出欲测物的二次电子(SecondaryElectron，SE)，其方法包括以电子束撞击一导电结构，会激发出呈通路(close)状态的导电结构的二次电子，以电子束撞击一缺陷检测元件，会激发出呈断路(open)状态的缺陷检测元件的二次电子。接着，经由影像处理系统观察，激发出的二次电子量较多的位置为亮点(Bright)，而激发出的二次电子量较少的位置为阴暗的(Dark)不明显影像。故可通过此亮暗不同的对比影像以作为判断检测缺陷的结果。

以下以图3D所得的缺陷为例做说明，请同时参照图3D、图5与图7。在晶片500上具有多个晶粒520，且其中的一晶粒区522上形成有至少一缺陷检测元件702，此缺陷检测元件702例如是缺陷接触窗310a(如图3D所示)，且图7所绘示为其上视示意图。此外，在其它晶粒区524、526等等的相同对应位置上则形成有导电元件704，此导电元件704例如是接触窗312a(如图3D所示)，且图7所绘示亦为其上视示意图。当利用一电子束进行缺陷检测扫描时，电子束打到导电元件704会激发呈通路状态的二次电子量，而电子束打到缺陷检测元件702时，因元件底部为一不导通的状态，则会激发出呈断路状态的二次电子量，比较相同对应位置上的导电元件704与缺陷检测元件702所得的扫描信号，则可以有一明暗影像的不同以检测出缺陷信号。

另外，以图6C所得的缺陷检测元件作另一种检测的说明，请同时参照图5、图6C与图8。在晶片500上具有多条切割道510，且在其中的一切割道区510a上形成有至少一缺陷检测元件802，此缺陷检测元件802例如是缺陷接触窗614a(如图6C所示)，且图8所绘示为其上视示意图。此外，在其它切割道区510b、510c等等的相同对应位置上则形成有导电元件804，导电元件804例如是测试键613(如图6C所示)，而图8所绘示为其上视示意图。当在进行电子束扫描时，电子束打到导电元件804会激发呈通路状态的二次电子量，而电子束打到缺陷检测元件802时，因元件底部为一不导通的状态，则会激发出呈断路状态的二次电子量，同样地比较相同对应位置上的导电元件804与缺陷检测元件802所得的扫描信号，则可以有一明暗影像的不同以检测出缺陷信号。

然后，继续进行缺陷检测元件的检测，请参照图1，确认缺陷信号的数目是否至少等于缺陷检测元件的数目(步骤120)。若缺陷信号的数目小于缺陷检测元件的数目，则重新调整缺陷检测参数，并重复步骤110和步骤120，直到缺陷信号的数目至少等于缺陷检测元件的数目为止。当这些缺陷信号的数目至少等于此些缺陷检测元件的数目时，所设定的缺陷检测参数即为适用于缺陷检测装置的参数，而不会对于检测缺陷产生过于灵敏或不灵敏的情况，因此找出的缺陷检测参数可直接套用于之后的晶片检测上。

综上所述，本发明的检测方法，利用电子束扫描晶片，以检测晶片上的缺陷检测元件，以得到一优选的缺陷检测参数。因此，此方法可更快速找出最适合的缺陷检测参数，以使得检测缺陷所需的时间能更为缩短，并提高工艺的成品率。

而且，在本发明的检测方法中，可于工艺中同时形成缺陷检测元件，以降低工艺的复杂性，从而节省工艺的成本与人力

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (13)

1.一种缺陷检测元件的检测方法，包括：

(a)于一晶片上形成多个缺陷检测元件和多个导电元件，且各该缺陷检测元件由下层的一绝缘层与上层的一导电层堆栈而成，该晶片上具有多个晶粒，且该些晶粒的其中的一晶粒上形成有至少该缺陷检测元件，而在其他该些晶粒的相同的对应位置上则形成有该导电元件；

(b)设定一缺陷检测参数，并且利用一电子束扫描该晶片，比较相同对应位置上的该导电元件与该缺陷检测元件所得的扫描信号，以得到多个缺陷信号；以及

(c)确认该些缺陷信号的数目是否至少等于该些缺陷检测元件的数目，若该些缺陷信号的数目小于该些缺陷检测元件的数目，则重新调整该缺陷检测参数，并重复步骤(b)～(c)，直到该些缺陷信号的数目至少等于该些缺陷检测元件的数目为止。

2.如权利要求1所述的缺陷检测元件的检测方法，其中该晶片上具有多条切割道，且该些切割道的其中的一切割道其预定形成测试键的位置上形成有至少该缺陷检测元件，而在其它该些切割道的相同的对应位置上则形成有该测试键，当在进行该电子束扫描时，比较相同对应位置上的该测试键与该缺陷检测元件所得的扫描信号。

3.如权利要求1所述的缺陷检测元件的检测方法，其中所得的该些扫描信号为来自该些导电元件或是该些缺陷检测元件的二次电子信号。

4.一种缺陷检测元件的制造方法，包括：

于一晶片上形成多个导电结构；

于该晶片上形成一间隙壁材料层，覆盖该些导电结构；

移除部分该间隙壁材料层，以于该些导电结构的侧壁形成对应的多个间隙壁，并且保留下相邻二该些导电结构其彼此相对的该些间隙壁之间的该间隙壁材料层；

于该晶片上形成一绝缘层，覆盖该些导电结构，且该绝缘层具有多个缺陷接触窗开口，以暴露出该间隙壁材料层；以及

于各该缺陷接触窗开口中填入一导电材料。

5.如权利要求4所述的缺陷检测元件的制造方法，其中该缺陷检测元件形成于该晶片的晶粒上。

6.如权利要求4所述的缺陷检测元件的制造方法，其中所形成的绝缘层还包括具有多个接触窗开口，且该导电材料填于该些接触窗开口中，以形成多个接触窗。

7.一种缺陷检测元件的制造方法，包括：

提供一晶片，该晶片具有多条切割道，以定义出多个晶粒；

于该晶片上依序形成一第一绝缘层与一导电层；

定义该第一绝缘层与该导电层，以于该些晶粒上形成多个导电堆栈结构，并且于该些切割道上形成用于缺陷检测的多个缺陷堆栈结构；

于该晶片上形成一第二绝缘层，覆盖该些导电堆栈结构与该些缺陷堆栈结构，且该第二绝缘层至少具有多个缺陷接触窗开口，以暴露出该些缺陷堆栈结构；以及

于各该缺陷接触窗开口中填入一导电材料。

8.如权利要求7所述的缺陷检测元件的制造方法，其中该缺陷检测元件形成于该些切割道其预定形成测试键的部分位置上。

9.如权利要求8所述的缺陷检测元件的制造方法，其中所形成的第二绝缘层还包括有多个接触窗开口，且该些接触窗开口位于预定形成测试键的其它位置上，而且该导电材料填入该些接触窗开口中，以形成多个测试键。

10.一种缺陷检测元件，适用于权利要求1所述的缺陷检测元件的检测方法，该缺陷检测元件包括：

一基底，该基底上包括有多个导电结构；

一缺陷接触窗，配置于相邻二该些导电结构之间；

一间隙壁，配置于该缺陷接触窗与各该导电结构之间；以及

一绝缘层，配置于该缺陷接触窗与该基底之间，其中该间隙壁与该绝缘层的材料相同。

11.如权利要求10所述的缺陷检测元件，其中该缺陷接触窗的材料为导电材料。

12.一种缺陷检测元件，适用于权利要求1所述的缺陷检测元件的检测方法，且该缺陷检测元件位于一晶片的切割道上，该缺陷检测元件包括：

一第一绝缘层，配置于该晶片的切割道上；

一导电层，配置于该第一绝缘层上；

一第二绝缘层，覆盖该导电层与该基底；以及

一缺陷接触窗，配置于该第二绝缘层中，且位于该导电层上。

13.如权利要求12所述的缺陷检测元件，其中该缺陷接触窗的材料为导电材料。

Images