CN103545229B - 监控电子束扫描仪缺陷检出率的方法 - Google Patents

监控电子束扫描仪缺陷检出率的方法 Download PDF

Info

Publication number
CN103545229B
CN103545229B CN201310496334.8A CN201310496334A CN103545229B CN 103545229 B CN103545229 B CN 103545229B CN 201310496334 A CN201310496334 A CN 201310496334A CN 103545229 B CN103545229 B CN 103545229B
Authority
CN
China
Prior art keywords
connecting hole
test cell
area
nmos area
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310496334.8A
Other languages
English (en)
Other versions
CN103545229A (zh
Inventor
范荣伟
龙吟
倪棋梁
陈宏璘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310496334.8A priority Critical patent/CN103545229B/zh
Publication of CN103545229A publication Critical patent/CN103545229A/zh
Application granted granted Critical
Publication of CN103545229B publication Critical patent/CN103545229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

本发明涉及一种监控电子束扫描仪缺陷检出率的方法，包括如下步骤：在CMOS晶圆的第一区域建立三个测试单元；在第一测试单元垂直形成多个第一连接孔并在其中填充金属，在第二测试单元垂直形成多个第二连接孔并在其中填充金属，在第三测试单元垂直形成多个第三连接孔并在其中填充金属；其中，第一连接孔底端连接PMOS区，第二连接孔底端连接NMOS区的有源区，第三连接孔底端连接NMOS区的栅极区；以电子束扫描仪分别扫描第一、第二和第三测试单元，分别通过与第一、第二和第三连接孔的标准灰度的比对来检测第一、第二和第三连接孔并记录各自的检出率；更换下一枚CMOS晶圆，重复进行以上步骤。该监控方法更加准确可靠，利于在半导体行业领域内推广。

Description

监控电子束扫描仪缺陷检出率的方法
技术领域
本发明涉及半导体加工制造领域，更具体地说，涉及一种监控电子束扫描仪缺陷检出率的方法。
背景技术
随着集成电路工艺的发展以及关键尺寸按比例缩小，以及半导体工艺制造复杂性的提高，电子束扫描仪(E-beam)在半导体生产中得到越来越多的应用，比如55纳米及以下技术节点的钨连接孔和铜连接孔的蚀刻不足缺陷，以及位错漏电缺陷和镍管道漏电缺陷等均需要利用E-beam进行检测，而且在目前的工艺中是无可替代的。为了保证电子束缺陷扫描仪数据的准确性，防止E-beam自身的性能变化对工艺带来不利影响；因而，需要长期对E-beam机台性能进行监控，而对其缺陷检出率的监控是其中最有代表性的一环节。
目前常用的监控E-beam机台缺陷检出率的手段为，以一枚标准晶圆在机台端定期进行扫描，比较每次E-beam检出的缺陷结果，以跟踪E-beam缺陷检出率的变化趋势。此方法的问题在于，由于E-beam是通过电子束扫描成像，对扫描的区域具有一定程度的破坏作用，使得该枚标准晶圆上长期被扫描区域的灰度会明显低于其他区域，所以重复以同一枚标准晶圆来测试E-beam机台的缺陷检出率是明显不可靠的监控手段。
因此，提供一种准确、可靠地监控电子束扫描仪缺陷检出率的方法是本发明需要解决的技术问题。
发明内容
本发明的目的在于提供一种监控电子束扫描仪缺陷检出率的方法。
为实现上述目的，本发明的技术方案如下：
一种监控电子束扫描仪缺陷检出率的方法，包括如下步骤：a)、在CMOS晶圆的第一区域建立三个测试单元，分别为第一、第二和第三测试单元，每一测试单元分别包括NMOS区和PMOS区；b)、在第一测试单元垂直形成多个第一连接孔并在其中填充金属，在第二测试单元垂直形成多个第二连接孔并在其中填充金属，在第三测试单元垂直形成多个第三连接孔并在其中填充金属；其中，第一连接孔底端连接PMOS区，第二连接孔底端连接NMOS区的有源区，第三连接孔底端连接NMOS区的栅极区；c)、以电子束扫描仪分别扫描第一、第二和第三测试单元，分别通过与第一、第二和第三连接孔的标准灰度的比对来检测第一、第二和第三连接孔并记录各自的检出率；d)、更换下一枚CMOS晶圆，回到步骤a)重复进行。
优选地，第一区域位于CMOS晶圆的切割道，步骤a)具体包括：在切割道定义出各测试单元，并在各测试单元上分别形成P阱和N阱，对P阱进行N型掺杂以形成NMOS区，对N阱进行P型掺杂以形成PMOS区。
优选地，步骤b)具体包括步骤：b1)、在各测试单元表面分别沉积一金属硅化物阻挡层；b2)、对位于各测试单元PMOS区和NMOS区的金属硅化物阻挡层进行光刻以去除；b3)、在各测试单元表面分别沉积一介电层；b4)、光刻第一测试单元N阱区上方的介质层以形成第一连接孔，光刻第二测试单元P阱区上方的介质层以形成第二连接孔，光刻第三测试单元NMOS区的栅极区上方的介质层以形成第三连接孔，随后分别在第一、第二和第三连接孔中填充金属。
本发明提供的监控电子束扫描仪缺陷检出率的方法，在每枚晶圆上建立一个或多个与晶圆上芯片单元结构类似的测试单元，并在测试单元上形成高、中、低三个灰度阶的连接孔，E-beam以正负载模式对晶圆上的测试单元依次进行扫描以检出其中各灰度阶的连接孔；因各类缺陷在以E-beam观测时会呈现各自不同的灰度阶，即缺陷类型与灰度阶是一一对应的关系，对各灰度阶连接孔的检出率可反映出对各类型缺陷的检出率；当晶圆为在生产线上流转的晶圆时，即可实现对E-beam缺陷检出率的监控与跟踪。每个测试单元仅经一次电子束扫描，避免了给被扫描区域带来的破坏与随之产生的缺陷检出率失准，该监控方法准确、可靠，利于在半导体行业领域内推广。
附图说明
图1示出本发明一实施例的监控电子束扫描仪缺陷检出率的方法流程示意图；
图2A-2B示出本发明一实施例的晶圆芯片单元结构示意图及电子束扫描仪扫描芯片单元所得图像示意图；
图3A-3C示出本发明一实施例的电子束扫描仪分别扫描第一、第二和第三测试单元所得图像示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
如图1所示，本发明一实施例提供的监控电子束扫描仪缺陷检出率的方法，包括如下步骤：
步骤S10、在CMOS晶圆的第一区域建立三个测试单元，分别为第一、第二和第三测试单元，每一测试单元均包括NMOS区和PMOS区。
其中，第一区域可为晶圆上任一区域，其尺寸同一块芯片单元相同；较佳实施方式中，第一区域位于晶圆的切割道上。在晶圆的切割道上建立测试单元，不占用晶圆上有效芯片单元的位置，不会造成浪费。在后续的工艺中，对晶圆进行切割时，测试单元即被销毁。
测试单元的结构与同片晶圆上芯片单元的结构近乎相同或类似，从而使测试单元上的无缺陷区域与芯片单元上的无缺陷区域在E-beam的观测下具有极为相近的灰度，从而，扫描测试单元获得的缺陷检出率即可体现出扫描芯片单元获得的缺陷检出率，而这又完全不会对芯片单元有任何损害。测试单元应具有与芯片单元相同的NMOS区和PMOS区。
如图2A所示，晶圆的芯片单元形成于衬底10上，其上形成有P阱区100和N阱区110，对P阱区100进行N型掺杂形成NMOS区101，每个NMOS区包括一栅极区102，对N阱区110进行P型掺杂形成PMOS区111，每个PMOS区包括一栅极区112。
因各类缺陷在以E-beam开启正负载模式进行观测时会呈现各自不同的灰度阶，为全面监控E-beam对各类缺陷的检出率，有必要形成至少包括高、中、低三个灰度阶的E-beam图像，因此，在该实施例中形成第一、第二和第三测试单元，每一测试单元均包括NMOS区和PMOS区，以便后续工艺中在该三个测试单元上分别形成高、中、低三个灰度阶的E-beam图像。
步骤S11、在第一测试单元垂直形成多个第一连接孔并在其中填充金属，在第二测试单元垂直形成多个第二连接孔并在其中填充金属，在第三测试单元垂直形成多个第三连接孔并在其中填充金属。
其中，第一连接孔底端连接PMOS区，第二连接孔底端连接NMOS区的有源区，第三连接孔底端连接NMOS区的栅极区。
在CMOS器件的制备工艺中，为形成芯片单元，先在衬底10表面沉积一层金属硅化物阻挡层(SAB)，随后通过光刻将衬底10上NMOS区101和PMOS区111上的SAB层去除，再沉积一层介电层11，如图2A所示，之后通过对介电层11的光刻形成多个NMOS区有源区连接孔103、多个NMOS区的栅极区连接孔104以及多个PMOS区连接孔113、114，并分别在其中填充金属。其中，PMOS区连接孔113、114在俯视衬底表面时呈不同形状，例如分别为长椭圆形、扁椭圆形。
该实施例中，在第一测试单元表面沉积一SAB层，随后光刻将其NMOS区和PMOS区的SAB层去除，在沉积一介电层后，仅对PMOS区上的介电层进行光刻以形成第一连接孔，而不在NMOS区上形成连接孔，以E-Beam观测时，第一连接孔呈高阶灰度。
类似地，在第二测试单元上沉积一SAB层，随后光刻将其NMOS区和PMOS区的SAB层去除，在沉积一介电层后，仅对NMOS区有源区(即P阱区及其N掺杂区)上的介电层进行光刻以形成第二连接孔，而不在PMOS区或NMOS区的栅极区形成连接孔，以E-Beam观测时，第二连接孔呈中阶灰度。
类似地，第三测试单元上仅形成有第三连接孔，位于NMOS区的栅极区之上，E-Beam观测时呈低阶灰度。
其中，金属硅化物阻挡层材料包括氧化硅和氮化硅。
步骤S12、以电子束扫描仪分别扫描第一、第二和第三测试单元，分别通过与第一、第二和第三连接孔标准灰度的比对来检测第一、第二和第三连接孔并记录各自的检出率。
E-beam以正负载模式对晶圆上的各测试单元依次进行扫描以检出其中各灰度阶的连接孔；因各类缺陷在以E-beam观测时会呈现各自不同的灰度阶，即缺陷类型与灰度阶是一一对应的关系，对各灰度阶连接孔的检出率可反映出对各类型缺陷的检出率。
其中，第一连接孔图像灰度高于第二连接孔图像灰度，第二连接孔图像灰度高于第三连接孔图像灰度。从而，在E-Beam的正负载模式下，第一测试单元的图像如图3A所示，所示亮椭圆区域对应于第一连接孔，第二测试单元图像如图3B所示，所示灰色椭圆区域对应于第二连接孔，第三测试单元图像如图3C所示，所示黑色椭圆区域对应于第三连接孔。
具体地，第一、第二和第三连接孔的标准灰度可通过多次实验获得的数据来统计而得出，在实际扫描中，将第一测试单元图像区域的灰度特征与第一连接孔的标准灰度进行比对，对于灰度特征相同或相近的区域，即可认为是第一连接孔，依据上述识别方式，对第一连接孔的检出率进行计算并记录下来。类似地，计算并记录第二、第三连接孔的检出率。
步骤S13、更换下一枚CMOS晶圆，回到步骤S10重复进行。
根据本发明上述实施例，对E-beam缺陷检出率的监控为在线进行。在线晶圆的流转将会使得E-beam机台方便地扫描下一枚晶圆上的测试单元，为长期监控E-beam缺陷检出率提供了便利条件。
操作人员可逐日记录E-beam的缺陷检出率，形成一变化趋势图，以便分析E-beam缺陷检出率发生变化的起因，以对工艺或设备进行优化或更换。
进一步地，上述CMOS晶圆用于制备SRAM器件。
本发明提供的监控电子束扫描仪缺陷检出率的方法，在每枚晶圆上建立多个测试单元，并在测试单元上分别形成E-Beam观测下呈高、中、低三个灰度阶的连接孔，E-beam以正负载模式对各测试单元依次进行扫描；因各类缺陷与灰度阶的对应关系，对各灰度阶连接孔的检出率可反映出对各类型缺陷的检出率；当晶圆为在生产线上流转的晶圆时，即可实现对E-beam缺陷检出率的监控与跟踪。
其中，每个测试单元仅经一次电子束扫描，避免了给被扫描区域带来的破坏与随之产生的缺陷检出率失准，该监控方法准确、可靠，利于在半导体行业领域内推广。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (6)

1.一种监控电子束扫描仪缺陷检出率的方法，包括如下步骤：
a)、在CMOS晶圆的第一区域建立三个测试单元，分别为第一、第二和第三测试单元，每一所述测试单元分别包括NMOS区和PMOS区；
b)、在所述第一测试单元垂直形成多个第一连接孔并在其中填充金属，在所述第二测试单元垂直形成多个第二连接孔并在其中填充金属，在所述第三测试单元垂直形成多个第三连接孔并在其中填充金属；其中，所述第一连接孔底端连接所述PMOS区，所述第二连接孔底端连接所述NMOS区的有源区，所述第三连接孔底端连接所述NMOS区的栅极区；
c)、以电子束扫描仪分别扫描所述第一、第二和第三测试单元，分别通过与所述第一、第二和第三连接孔的标准灰度的比对来检测所述第一、第二和第三连接孔并记录各自的检出率；
d)、更换下一枚CMOS晶圆，回到所述步骤a)重复进行。
2.如权利要求1所述的方法，其特征在于，所述第一区域位于所述CMOS晶圆的切割道，所述步骤a)具体包括：在所述切割道定义出各所述测试单元，并在各所述测试单元上分别形成P阱和N阱，对所述P阱进行N型掺杂以形成所述NMOS区，对所述N阱进行P型掺杂以形成所述PMOS区。
3.如权利要求2所述的方法，其特征在于，所述步骤b)具体包括步骤：
b1)、在各所述测试单元表面分别沉积一金属硅化物阻挡层；
b2)、对位于各所述测试单元PMOS区和NMOS区的金属硅化物阻挡层进行光刻以去除；
b3)、在各所述测试单元表面分别沉积一介电层；
b4)、光刻所述第一测试单元N阱区上方的介质层以形成所述第一连接孔，光刻所述第二测试单元P阱区上方的介质层以形成所述第二连接孔，光刻所述第三测试单元NMOS区的栅极区上方的介质层以形成所述第三连接孔，随后分别在所述第一、第二和第三连接孔中填充金属。
4.如权利要求3所述的方法，其特征在于，所述金属硅化物阻挡层材料包括氧化硅和氮化硅。
5.如权利要求1所述的方法，其特征在于，所述第一连接孔图像灰度高于所述第二连接孔图像灰度，所述第二连接孔图像灰度高于所述第三连接孔图像灰度。
6.如权利要求1至5中任一项所述的方法，其特征在于，所述CMOS晶圆为任一在线晶圆，用于制备SRAM器件。
CN201310496334.8A 2013-10-21 2013-10-21 监控电子束扫描仪缺陷检出率的方法 Active CN103545229B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310496334.8A CN103545229B (zh) 2013-10-21 2013-10-21 监控电子束扫描仪缺陷检出率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310496334.8A CN103545229B (zh) 2013-10-21 2013-10-21 监控电子束扫描仪缺陷检出率的方法

Publications (2)

Publication Number Publication Date
CN103545229A CN103545229A (zh) 2014-01-29
CN103545229B true CN103545229B (zh) 2016-01-27

Family

ID=49968567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310496334.8A Active CN103545229B (zh) 2013-10-21 2013-10-21 监控电子束扫描仪缺陷检出率的方法

Country Status (1)

Country Link
CN (1) CN103545229B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143519B (zh) * 2014-08-01 2019-06-21 上海华力微电子有限公司 一种产品通孔刻蚀缺陷的检测方法
JP6664007B2 (ja) * 2016-04-20 2020-03-13 エーエスエムエル ネザーランズ ビー．ブイ． レコードを整合させる方法、保守のスケジュールを作成する方法、および装置
CN106531724B (zh) * 2016-11-30 2019-01-25 上海华力微电子有限公司 测试结构及测试方法
CN107919295B (zh) * 2017-11-15 2020-02-14 上海华力微电子有限公司 一种检测接触孔底部钨栓缺失缺陷的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108372A (zh) * 1984-11-29 1986-09-24 得克萨斯仪器公司 高密度互补型金属氧化物半导体集成电路制造工艺
US4760032A (en) * 1987-05-29 1988-07-26 Sgs-Thomson Microelectronics, Inc. Screening of gate oxides on semiconductors
US6245587B1 (en) * 1997-02-25 2001-06-12 International Business Machines Corporation Method for making semiconductor devices having backside probing capability
CN1889242A (zh) * 2005-06-29 2007-01-03 联华电子股份有限公司 缺陷检测元件及其检测和制造方法
CN102569115A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 半导体器件缺陷的检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108372A (zh) * 1984-11-29 1986-09-24 得克萨斯仪器公司 高密度互补型金属氧化物半导体集成电路制造工艺
US4760032A (en) * 1987-05-29 1988-07-26 Sgs-Thomson Microelectronics, Inc. Screening of gate oxides on semiconductors
US6245587B1 (en) * 1997-02-25 2001-06-12 International Business Machines Corporation Method for making semiconductor devices having backside probing capability
CN1889242A (zh) * 2005-06-29 2007-01-03 联华电子股份有限公司 缺陷检测元件及其检测和制造方法
CN102569115A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 半导体器件缺陷的检测方法

Also Published As

Publication number Publication date
CN103545229A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN101877326B (zh) 集成电路的制造方法
Donovan et al. Early detection of electrical defects in deep trench capacitors using voltage contrast inspection
CN103545229B (zh) 监控电子束扫描仪缺陷检出率的方法
WO2007120280A2 (en) Methods and systems for utilizing design data in combination with inspection data
Hafer et al. Full-wafer voltage contrast inspection for detection of BEOL defects
US20170154687A1 (en) Sram-like ebi structure design and implementation to capture mosfet source-drain leakage eariler
US7101722B1 (en) In-line voltage contrast determination of tunnel oxide weakness in integrated circuit technology development
CN103500720B (zh) 电子束缺陷扫描仪匹配度测试结构及测试方法
JP2008166691A (ja) テグパターン及びそのパターンを利用した半導体素子の検査方法
TW200536036A (en) System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device
CN103545230B (zh) 监控电子束扫描仪缺陷检出率的方法
US7932105B1 (en) Systems and methods for detecting and monitoring nickel-silicide process and induced failures
CN103887280B (zh) 对层间电介质进行可靠性分析的测试结构及测试方法
CN103645211A (zh) 监控电子束缺陷扫描仪灵敏度的方法
CN103531499B (zh) 监控电子束扫描仪间匹配度的方法
CN104297667B (zh) 检测晶格位错的方法
Song Reliability of GaN-on-Si high-electron-mobility transistors for power electronics application
Gallagher et al. Using machine learning with optical profilometry for GaN wafer screening
CN107919295B (zh) 一种检测接触孔底部钨栓缺失缺陷的方法
CN103871925A (zh) 源漏离子注入对位错缺陷影响的检测方法
Bergholz Defect engineering in silicon materials
CN203800036U (zh) 一种源漏极漏电流测试结构
Maly Testing-based failure analysis: A critical component of the sia roadmap vision
Hafer et al. Full-wafer electron beam inspection for detection of BEOL defects
US6289291B1 (en) Statistical method of monitoring gate oxide layer yield

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant