CN101295659B - 半导体器件的缺陷检测方法 - Google Patents
半导体器件的缺陷检测方法 Download PDFInfo
- Publication number
- CN101295659B CN101295659B CN2007100403816A CN200710040381A CN101295659B CN 101295659 B CN101295659 B CN 101295659B CN 2007100403816 A CN2007100403816 A CN 2007100403816A CN 200710040381 A CN200710040381 A CN 200710040381A CN 101295659 B CN101295659 B CN 101295659B
- Authority
- CN
- China
- Prior art keywords
- detected
- defective
- detection
- wafer
- detection zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种半导体器件的缺陷检测方法,包括步骤:提供待检测晶圆;确定所述待检测晶圆上的待检测缺陷;确定所述待检测缺陷在所述待检测晶圆上的分布区域;在所述待检测晶圆上定义第一检测区,且所述第一检测区位于所述待检测缺陷的分布区域内;设置所述第一检测区的第一检测参数;按照所述第一检测参数检测所述第一检测区的缺陷。利用本发明的缺陷检测方法可以检测到不易检测到的缺陷,得到较准确的缺陷分布信息,简化了对缺陷信息进行分析的过程。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种半导体器件的缺陷检测方法。
背景技术
半导体集成电路芯片的工艺制作利用批量处理技术,在同一硅衬底上形成大量各种类型的复杂器件,并将其互相连接以具有完整的电子功能。其中,任一步工艺中所产生的缺陷,都可能会导致电路的制作失败。因此,在工艺制作中常需要对多步工艺进行缺陷检测及分析,找出缺陷发生的原因,并加以排除。然而,随着超大规模集成电路(ULSI,Ultra LargeScale Integration)的迅速发展,芯片的集成度越来越高,器件的尺寸越来越小,相应地,在工艺制作中产生的足以影响器件成品率的缺陷的尺寸越来越小,给半导体器件的缺陷检测提出了更高的要求。
现有的缺陷检测方法是利用缺陷检测设备以扫描的方法检测整个晶圆上的所有缺陷。检测时,先扫描得到相邻两个周期的图形,然后对其进行比较,如果比较结果为二者有不同之处,则表明该区域存在缺陷,对其进行缺陷标记处理;如果比较结果为二者相同,则表明该区域图形正常,不进行缺陷标记处理。检测前需要设置一个关键参数——检测阈值,该检测阈值设置得越小,检测时进行缺陷标记的相邻图形间的区别也会越小,可以检测到的缺陷也越细微。通过对该参数的调整,可以在一定程度上选择需要检测到的缺陷。
但是,对现有的检测方法而言,仍有两种缺陷情况是难以检测到的:一种是虽然待检测缺陷较易检测到,但因检测时的背景干扰较多(如在待检测的晶圆的周边存在大量缺陷时),检测得到的缺陷信息中会包含大量无关的背景干扰信息。另一种是待检测缺陷属于较为细微、不易检测到的情况,此时,如果要检测到该类缺陷,需要设置较低的检测阈值。然而,检测阈值的降低会导致检测到的缺陷种类增多,甚至会误将非缺陷结构当作缺陷进行标记处理,干扰对待检测缺陷信息的分析。
上述这两种情况无法仅通过调整检测阈值来解决,如果采用较低的检测阈值,会得到包含大量无关信息的检测结果,无法由其中得到有用的缺陷信息。图1A为现有的检测方法中检测阈值较低时的检测结果示意图,如图1所示,检测结果100中包含了大量无关的缺陷信息101(背景噪声),根本无法从中分辨出哪些代表了所需的待检测缺陷的信息。另外,该种情况下易因检测到的缺陷数过多而导致设备停止缺陷检测(通常设备会设置有检测缺陷数的上限,超过该上限时,其会自动停止检测),无法完成对全片的缺陷检测,也就无法得到待检测缺陷在全片上的分布情况。但是,如果采用较高的检测阈值,则可能根本无法检测到待检测的缺陷。图1B为现有的检测方法中检测阈值较高时的检测结果示意图,如图1B所示,由于该缺陷过于细微,按较高的检测阈值进行检测后,虽然得到的检测结果110中去掉了无关的干扰信息,但也未能检测出实际存在的细微的缺陷信息。
在公告号为CN1187808C的中国专利中还可以找到更多有关缺陷检测方法的内容,但其也没有对上述难以检测到的情况提出更好的解决办法,可以说,利用现有的半导体器件的缺陷检测方法在缺陷检测的全面性和准确性方面不能满足实际应用的要求。
发明内容
本发明提供一种半导体器件的缺陷检测方法,提高了缺陷检测的全面性和准确性。
本发明提供的一种半导体器件的缺陷检测方法,包括步骤:
提供待检测晶圆;
确定所述待检测晶圆上的待检测缺陷;
确定所述待检测缺陷在所述待检测晶圆上的分布区域;
在所述待检测晶圆上定义第一检测区,且所述第一检测区位于所述待检测缺陷的分布区域内;
设置所述第一检测区的第一检测参数;
按照所述第一检测参数检测所述第一检测区的缺陷。
其中,在所述待检测晶圆上定义第一检测区,至少包括步骤:
在所述待检测晶圆上定义两条以上的交叉线,且所述交叉线的各交叉点均位于所述待检测缺陷的分布区域内;
将所述各交叉点定义为第一检测区。
其中,在所述待检测晶圆上定义第一检测区,至少包括步骤:
在所述待检测晶圆上定义四条以上的交叉线,且各所述交叉线均经过至少一个所述待检测缺陷的分布区域;
将位于所述待检测缺陷的分布区域内的由所述交叉线围成的各交叉区域定义为第一检测区。
其中,在所述待检测晶圆上定义第一检测区,至少包括步骤:
在所述待检测晶圆上定义至少一个点区域,且各点区域均位于所述待检测缺陷的分布区域内;
将各所述点区域定义为所述第一检测区。
其中,在所述待检测晶圆上定义第一检测区之后,还包括步骤:
在所述待检测晶圆上定义第二检测区;
设置所述第二检测区的第二检测参数;
按照所述第二检测参数检测所述第二检测区的缺陷。
其中,所述检测参数包含检测阈值。
其中,所述检测参数包含缺陷标记颜色。
其中,检测所述第一检测区的缺陷是在扫描至所述第一检测区时进行;检测所述第二检测区的缺陷是在扫描至所述第二检测区时进行。
其中,所述待检测缺陷至少包含刻蚀孔形变缺陷、清洗前的金属线断裂缺陷或保险丝结构缺陷中的一种。
与现有技术相比,本发明具有以下优点:
本发明的半导体器件的缺陷检测方法,根据待检测缺陷在待检测晶圆上的分布情况定义了位于该待检测缺陷的分布区域内的第一检测区,按照待检测缺陷的特点设置了该第一检测区的检测参数,并按照该第一检测参数对第一检测区进行检测。利用本发明的半导体器件的缺陷检测方法,可以检测出现有的检测方法中难以检测到的缺陷,得到较为准确的缺陷分布信息,提高了缺陷检测的全面性和准确性,可以方便、快捷地实现对半导体器件内存在的待检测缺陷的分析和判断。
附图说明
图1A为现有的检测方法中检测阈值较低时的检测结果示意图;
图1B为现有的检测方法中检测阈值较高时的检测结果示意图;
图2为本发明第一实施例中的半导体器件的缺陷检测方法的流程图;
图3为本发明第一实施例中的待检测晶圆的示意图;
图4为本发明第一实施例中检测的刻蚀孔形变缺陷的示意图;
图5为利用本发明第一实施例的检测方法进行缺陷检测的结果示意图;
图6为本发明第二实施例中检测的金属线断裂缺陷的示意图;
图7为利用现有检测方法对本发明第二实施例中的金属线断裂缺陷在清洗前进行检测的结果示意图;
图8为本发明第二实施例中的待检测晶圆的示意图;
图9为利用本发明第二实施例的检测方法进行缺陷检测的结果示意图;
图10为本发明第三实施例中检测的保险丝结构缺陷的示意图;
图11为本发明第三实施例中定义第一检测区的示意图;
图12为利用本发明第三实施例的检测方法进行缺陷检测的结果示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中,下面是通过较佳的实施例来加以说明,当然本发明并不局限于以下各具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示结构的示意图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
图2为本发明第一实施例中的半导体器件的缺陷检测方法的流程图,下面结合图2对本发明的第一实施例进行详细介绍。
首先,提供待检测晶圆(S201)。本发明的第一实施例中提供的待检测晶圆是用于制造存储器的刻蚀氮化硅后的晶圆。存储器制造过程中需要对氮化硅层进行刻蚀以形成大量的周期性排列的电容器,其中,为了确保形成的电容满足要求,通常会在完成氮化硅刻蚀后对刻蚀结果进行检测。
图3为本发明第一实施例中的待检测晶圆的示意图,如图3所示,一个待检测晶圆(wafer)可以分为多个晶方(die)301,各个晶方301之间由第一外围电路303相分隔;每一个晶方又可以分为多个晶粒(cell)302,各个晶粒之间由其内的第二外围电路304相分隔。每一个晶粒302中又包含了多个器件,本实施例中每一个晶粒302内均为大量周期性重复排列的存储单元(图中未示出,如可以为1024个)。
然后,确定待检测晶圆上的待检测缺陷(S202)。图4为本发明第一实施例中检测的刻蚀孔形变缺陷的示意图,如图4所示,图中401为刻蚀氮化硅后形成的正常的刻蚀孔,410为刻蚀氮化硅后出现形变的刻蚀孔,此为本实施例中需要检测的缺陷,402则代表了不需要形成周期性排列的电容的其他外围电路区域。可以看到,本实施例中的待检测的刻蚀孔形变缺陷410较为细微,利用普通的检测阈值参数通常是无法检测到该类刻蚀孔形变缺陷410的。
如果为了检测到该刻蚀孔形变缺陷而降低整个晶圆的检测阈值(该检测阈值的降低令相邻图形间的细微区别被作为缺陷检测出来),必然会导致检测得到的信息中存在大量由其他无关的缺陷,甚至是非缺陷结构引起的干扰信息,而该类干扰信息的存在会影响到对检测结果的分析判断,无法准确、快速地得到待检测的刻蚀孔形变缺陷410在待检测晶圆上的分布情况(检测结果会出现如图1A所示的情况)。
为了得到较为准确的刻蚀孔形变缺陷的检测结果,本实施例中采取了根据待检测缺陷的分布情况将待检测晶圆定义为不同区域,并分别按不同的检测条件对各区域进行检测的方法。为此,在确定待检测缺陷后,先分析确定了该待检测缺陷在待检测晶圆上的分布区域(S203)。
本实施例中的待检测缺陷——刻蚀孔形变缺陷,是在对存储单元区内的氮化硅薄膜进行刻蚀,以形成存储电容时所产生的,因此,其只会分布于待检测晶圆上的各晶粒302内(即存储单元区内,本实施例中,所述存储单元区为各晶粒的总和)。
在确定了待检测缺陷在待检测晶圆上的分布情况后,再对其检测情况进行具体的分析。本实施例中,每一个晶粒302内的图形均为重复性较好的周期性排列的小尺寸刻蚀孔图形,其在进行缺陷检测时得到的相邻检测图形的相似性会较高(背景差异较小),而各晶方之间的第一外围电路303和晶粒之间的第二外围电路304的图形则为尺寸较大、重复性较差的大尺寸图形,其在进行缺陷检测时得到的相邻检测图形的相似性会较差(背景差异较大)。由于二者的相邻检测图形的相似性(背景差异)相差较远,其可以适用的检测参数也应有较大差别。对于前者,可以适用较低的检测阈值,检测得到较为细微的缺陷,而对于后者则不可以。如果不考虑二者间的差别,对二者均采用相同的检测参数,则要不就是在外围电路区检测出大量的干扰信息(因外围电路区的背景差异较大,设置的检测阈值较低时该背景差异会导致大量干扰信息的产生),要不就是根本检测不到存储单元区内的较为细微的待检测缺陷的信息(刻蚀孔形变缺陷较为细微,设置的检测阈值较高时不能检测出相邻检测图形间的这一细微区别);不能得到准确的待检测缺陷在晶圆上的分布情况。
本实施例中,刻蚀孔的形变缺陷只会分布在待检测晶圆的各晶粒302内,不会出现在各晶方之间的外围电路303和晶粒之间的外围电路304上;且各晶粒302内的图形尺寸较小、重复性较好(背景差异较小),在检测过程中,如果对其设置较低的检测阈值,可以分辨出相邻图形间的细微的刻蚀孔形变缺陷(背景干扰信息少)。考虑到上述情况后,本实施例中,在待检测晶圆至少定义了两个检测区(S204):其中,第一检测区可以位于各晶粒所在区域,其内图形为周期性重复排列的小尺寸图形,第二检测区为外围电路所在区域,其内图形为周期性较差的大尺寸图形(包括晶粒之间的外围电路区域304和晶方之间的外围电路303)。
另外,由于刻蚀孔的形变缺陷的数量可能会较多,而在刻蚀孔形变缺陷数较多时,易因缺陷数过大(如,大于10000)而出现检测设备自动停止检测的情况,结果会导致晶圆检测不能完成,不能对该类缺陷的整体分布情况进行分析。考虑到这一点后,本实施例中,并未将所有的待检测缺陷的分布区域——所有晶粒区,作为第一检测区,而仅将各晶粒中的部分区域定义为第一检测区,对其进行单独的低检测阈值的检测参数设置,以检测出其内的细微的刻蚀孔形变缺陷。这样,既可以实现对细微的刻蚀孔形变缺陷的检测,又可以得到整个待检测晶圆上的缺陷分布情况,而这对于缺陷的分析极为重要。
本实施例中检测区的具体定义方法如图3所示:在待检测晶圆上定义多条交叉线,且各交叉线均至少经过一个晶粒(图中只示出了一条横向线311和纵向线312),然后将交叉线的各交叉点310定义为第一检测区,注意到其中的各交叉点310均位于待检测缺陷存在的存储单元区内的晶粒上。
定义检测区后,就可以对各个检测区域分别进行检测参数的设置(S205):将用于检测存储单元区内的刻蚀孔形变缺陷的第一检测区的检测阈值设置得较低,以在检测过程中分辨出该区域内相邻检测图形间存在的细微区别,得到细微的刻蚀孔形变缺陷的信息;而将与外围电路区所对应的第二检测区的检测阈值设置得较高,在检测过程中只能分辨出其内相邻检测图形间存在的较为明显的区别,减少了该检测区域内所产生的无关的背景干扰信息,简化了随后进行的刻蚀孔形变缺陷的分析,有利于更快地找出该刻蚀孔形变缺陷的产生原因。
按照所设置的检测参数对各所述检测区域进行缺陷检测(S206)。本步检测是通过对所述待检测晶圆上的相邻图形的扫描对比实现的,当扫描图形至第一检测区时,利用前面设置的第一检测参数对其内的图形进行对比及缺陷标记;当扫描至图形第二检测区时,利用前面设置的第二检测参数对其内图形进行对比及缺陷标记。
图5为利用本发明第一实施例的检测方法进行缺陷检测的结果示意图,如图5所示,采用本发明的检测方法得到的检测结果500中,不仅可以检测到细微的刻蚀后缺陷501,同时,也不会出现大量的无关缺陷信息,得到了该细微的刻蚀孔形变缺陷在待检测晶圆上的较为准确的分布信息,便于对该类缺陷进行分析,找到其产生的原因。
如果在本步检测中,除了要检测细微的刻蚀孔缺陷外,还需要同时对其他细微缺陷进行分析,则还可以根据该其他细微缺陷在待检测晶圆上的分布情况,在待检测晶圆上定义第三检测区,并根据该其他细微缺陷的检测特点,为其设置第三检测参数。此时,当检测扫描至第三检测区时,利用该第三检测参数对其内缺陷进行检测。
另外,如果检测设备的检测参数设置中具有设置缺陷标记颜色的功能,可以在设备各检测区的检测参数时,针对不同的检测区设置不同的缺陷标记颜色,在需要同时对多种缺陷进行检测的情况下,这一检测参数的设置对检测结果的分析更有利。
本发明第一实施例中利用本发明的检验方法将待检测晶圆按照待检测缺陷的分布特性定义为两个以上的检测区域,且对各检测区域分别进行了检测参数的设置,利用该方法可以检验出细微缺陷在待检测晶圆上的较准确的分布;除此之外,还可以利用本发明的方法回避待检测晶圆上大量无关缺陷对检测得到的待检测缺陷在待检测晶圆上的分布情况的干扰。本发明的第二实施例就属于该种情况。
本发明的第二实施例是针对金属线的断裂缺陷进行检测的方法,在刻蚀形成金属线后,常发现一些金属线出现了断裂现象,希望能通过缺陷检测对其进行分析,判断其产生的原因,并加以解决。图6为本发明第二实施例中检测的金属线断裂缺陷的示意图,如图6所示,图中601为刻蚀后形成的正常金属线,610为形成断裂缺陷的金属线,该类断裂缺陷较为明显,按现有的检测方法就可以得到较为准确的检测结果。但是,由于通常在刻蚀后带有光刻胶掩膜进行检测时,该光刻胶图形仍保持完好,而在去除光刻胶掩膜并清洗后再进行检测时,却发现金属线出现了断裂缺陷,因此无法仅根据该步检测分析判断出该断裂现象是刻蚀工艺造成的(金属线已断裂,但隐藏在完好的光刻胶下),还是清洗工艺造成的。为了确定金属线断裂缺陷的产生原因,希望能在去除光刻胶后、进行清洗前对该金属线断裂缺陷进行检测。
然而,去除光刻胶后,未进行清洗前,待检测晶圆表面会存在大量的聚合物(polymer),其会影响到金属线断裂缺陷的检测结果,事实上,如果在清洗前进行检测,检测到的缺陷信息中绝大部分为聚合物所引起的,其已将真正的金属线断裂缺陷隐藏在其中,无法分辨。图7为利用现有检测方法对本发明第二实施例中的金属线断裂缺陷在清洗前进行检测的结果示意图,如图7所示,检测结果700中,所得到的大量缺陷信息701实际上都是检测到的聚合物,其会在随后进行的清洗工艺中被去除,并不是真正的缺陷。真正需要检测得到的金属线断裂缺陷信息被隐藏在其中,无法分辨,实质上也就是未能检测出待检测缺陷信息。
为能够准确检测到金属线断裂缺陷信息,本发明的第二实施例在检测前先分析确定了待检测晶圆上的待检测缺陷的分布情况。图8为本发明第二实施例中的待检测晶圆的示意图,如图8所示,一个待检测晶圆分为了多个晶方(die),各个晶方之间由第一外围电路802相分隔;每一个晶方又可以由多个晶粒(cell)801组成,且各个晶粒也是由其内的第二外围电路803相分隔。其中,金属线断裂缺陷只会出现在每一个晶粒801内,而聚合物则主要是集中于各外围电路所在的区域内(因外围电路区域面积较大,易粘附聚合物)。
确定待检测缺陷的分布情况后,就可以根据金属线断裂缺陷在待检测晶圆上的分布定义用于检测金属线断裂缺陷的第一检测区。具体定义方法如图8所示,利用周期性排列的横、纵向的交叉线811和812所围成的区域定义第一检测区:先定义多条交叉线,且各交叉线均经过至少一个待检测缺陷的分布区域(晶粒内),然后将各交叉线围成的区域中位于待检测的金属断裂缺陷的分布区域内的区域定义为第一检测区,其可以是各晶粒所在的区域,也可以是小于各晶粒的区域。本实施例中定义的第一检测区大小与各晶粒801相同,实际上是将待检测晶圆上所有的晶粒定义为了用于检测金属线断裂缺陷的第一检测区。由于金属线断裂缺陷个数较少,不会受到检测设备的缺陷数上限的限制,可以实现对晶圆的全面检测,得到金属线断裂缺陷在晶圆上的整体分布情况。
定义第一检测区后,就可以根据待检测的金属线断裂缺陷的特点对第一检测区的检测参数进行设置,将其调整为更适于(或专用于)检测该类缺陷的参数值。图9为利用本发明第二实施例的检测方法进行缺陷检测的结果示意图,如图9所示,采用本发明的检测方法得到的检测结果900中,因检测参数更为合适,可以更全面地检测到金属线断裂缺陷901,同时,本发明的检测方法还实现了对无关的聚合物导致的缺陷信息的回避,因此即使是在清洗前进行检测,也可以得到金属线断裂缺陷在待检测晶圆上的较为准确的分布信息。
根据本步检测的结果可以得知在刻蚀去胶后进行清洗前是否已存在金属线断裂缺陷,如果已存在,可以推断出该金属线断裂缺陷是由清洗前的刻蚀工艺造成,与清洗工艺无关;如果不存在,则相反,表明该金属线断裂缺陷是由清洗工艺造成,与刻蚀工艺无关。利用本发明第二实施例的检测方法可以准确地判断出产生该类金属线断裂缺陷的工艺步骤,从而可以更快捷地对缺陷产生的原因进行分析判断,加以解决。
本发明的第一实施例中利用多条交叉线的多个交叉点定义了第一检测区,第二实施例中利用多条交叉线的多个交叉区域定义了第一检测区,此外,还可以利用本发明的检验方法直接定义多个点区域为第一检测区,此时,往往适用于缺陷较为细微,且缺陷所在的区域的背景差异也较大,以致缺陷不易分辨的情况。本发明的第三实施例就是对该种情况进行说明。
图10为本发明第三实施例中检测的保险丝结构缺陷的示意图,如图10所示,在每一个金属焊盘(pad)1002旁边都会设置有一个保险丝结构(fuse)1001,该结构用于在检测到存储单元中存在损坏的电容时,将其熔断,以启用备用电容。工艺制造中,为确定该保险丝结构1001是否正常,希望能对其进行缺陷检测。图中1010为出现缺陷的保险丝结构,其属于较为细微的缺陷,本身不易检测到,另外,由于用于形成焊盘1002的金属的晶格会有鼓起的现象,且焊盘1002和保险丝结构1001周围通常为表面不平整的玻璃化的介质层1003,该类缺陷所在的区域本身就具有较大的背景差异,如果按现有的检测方法对该缺陷进行检测,该待检测的较为细微的保险丝结构缺陷是难以检测到的,其检测信息会被淹没于大量的背景噪声中(出现如图1A所示的检测结果),根本无法从中分辨出哪些是所需要得到的待检测的保险丝结构的缺陷信息。
图11为本发明第三实施例中定义第一检测区的示意图,如图11所示,本实施例中,将待检测晶圆上的各保险丝结构1001所在的点区域定义为第一检测区1101(图中所示的虚线框)。对其设置了专门的检测参数,如设置了较低的检测阈值;将待检测晶圆的其他区域定义为第二检测区,仍沿用了原有的检测参数(检测阈值较高,以防止检测到大量无关的因背景差异而导致的噪声信息)。采用该方法后得到的检测结果可以屏蔽掉无关的噪声干扰信息。
图12为利用本发明第三实施例的检测方法进行缺陷检测的结果示意图,如图12所示,采用本发明的检测方法得到的检测结果1200中,仅检测到了保险丝结构缺陷1201,而没有检测到大量的无关的噪声信息,准确地反映了所要检测的保险丝结构的缺陷分布情况。
总之,利用本发明的半导体器件的缺陷检测方法进行缺陷检测,可以检测到利用现有的检测方法不易检测到的缺陷,得到较为准确的缺陷分布信息,提高了缺陷检测的全面性和准确性。
注意到,只要是结合待检测缺陷(一种或多种)的分布特点,在待检测晶圆上定义了至少一个位于待检测缺陷的分布区内的检测区(待检测缺陷只有一种时,仅定义一个位于待检测缺陷分布区域内的第一检测区即可,如果待检测缺陷为多种,则可以按其分布情况将待检测晶圆分为多个检测区),并按照该待检测缺陷的检测特点设置各检测区的检测参数(如,检测阈值参数或缺陷标记颜色参数),然后再对待检测晶片进行扫描检测的检测方法都应落于本发明的保护范围内。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种半导体器件的缺陷检测方法,其特征在于,包括步骤:
提供待检测晶圆;
确定所述待检测晶圆上的待检测缺陷;
确定所述待检测缺陷在所述待检测晶圆上的分布区域;
根据所述待检测缺陷的分布情况,在所述待检测晶圆上定义第一检测区,且所述第一检测区位于所述待检测缺陷的分布区域内;
设置所述第一检测区的第一检测参数;
按照所述第一检测参数检测所述第一检测区的缺陷。
2.如权利要求1所述的检测方法,其特征在于:所述第一检测区为所述待检测缺陷的分布区域的部分或全部。
3.如权利要求1所述的检测方法,其特征在于:在所述待检测晶圆上定义第一检测区,至少包括步骤:
在所述待检测晶圆上定义两条以上的交叉线,且所述交叉线的各交叉点均位于所述待检测缺陷的分布区域内;
将所述各交叉点定义为第一检测区。
4.如权利要求1所述的检测方法,其特征在于:在所述待检测晶圆上定义第一检测区,至少包括步骤:
在所述待检测晶圆上定义四条以上的交叉线,且各所述交叉线均经过至少一个所述待检测缺陷的分布区域;
将位于所述待检测缺陷的分布区域内的由所述交叉线围成的各交叉区域定义为第一检测区。
5.如权利要求1所述的检测方法,其特征在于:在所述待检测晶圆上定义第一检测区,至少包括步骤:
在所述待检测晶圆上定义至少一个点区域,且各点区域均位于所述待检测缺陷的分布区域内;
将各所述点区域定义为所述第一检测区。
6.如权利要求1所述的检测方法,其特征在于:在所述待检测晶圆上定义第一检测区之后,还包括步骤:
在所述待检测晶圆上定义第二检测区;
设置所述第二检测区的第二检测参数;
按照所述第二检测参数检测所述第二检测区的缺陷。
7.如权利要求1或6所述的检测方法,其特征在于:所述检测参数包含检测阈值。
8.如权利要求6所述的检测方法,其特征在于:所述检测参数包含缺陷标记颜色。
9.如权利要求6所述的检测方法,其特征在于:检测所述第一检测区的缺陷是在扫描至所述第一检测区时进行;检测所述第二检测区的缺陷是在扫描至所述第二检测区时进行。
10.如权利要求1所述的检测方法,其特征在于:所述待检测缺陷至少包含刻蚀孔形变缺陷、清洗前的金属线断裂缺陷或保险丝结构缺陷中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100403816A CN101295659B (zh) | 2007-04-29 | 2007-04-29 | 半导体器件的缺陷检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100403816A CN101295659B (zh) | 2007-04-29 | 2007-04-29 | 半导体器件的缺陷检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101295659A CN101295659A (zh) | 2008-10-29 |
CN101295659B true CN101295659B (zh) | 2010-06-09 |
Family
ID=40065825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100403816A Expired - Fee Related CN101295659B (zh) | 2007-04-29 | 2007-04-29 | 半导体器件的缺陷检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101295659B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5782782B2 (ja) * | 2011-03-30 | 2015-09-24 | 株式会社Sumco | 特定欠陥の検出方法、特定欠陥の検出システムおよびプログラム |
CN102566322B (zh) * | 2012-02-28 | 2014-05-28 | 上海华力微电子有限公司 | 一种多台光刻设备校正方法 |
CN102735688A (zh) * | 2012-06-20 | 2012-10-17 | 上海华力微电子有限公司 | 一种缺陷检测方法 |
CN102768969B (zh) * | 2012-07-03 | 2015-01-07 | 上海华力微电子有限公司 | 一种亮场缺陷扫描中的光斑抑制方法 |
CN103811367B (zh) * | 2012-11-07 | 2016-06-15 | 中芯国际集成电路制造(上海)有限公司 | 产品缺陷检测方法 |
US9171364B2 (en) * | 2013-06-21 | 2015-10-27 | Kla-Tencor Corp. | Wafer inspection using free-form care areas |
CN103489808B (zh) * | 2013-09-22 | 2017-05-10 | 上海华力微电子有限公司 | 一种可按照离子注入区域分类的电子束缺陷检测方法 |
CN103646893B (zh) * | 2013-11-29 | 2016-04-06 | 上海华力微电子有限公司 | 晶圆缺陷检测方法 |
CN104157589B (zh) * | 2014-08-21 | 2017-10-17 | 上海华力微电子有限公司 | 晶圆缺陷扫描方法 |
CN106935528A (zh) * | 2017-05-08 | 2017-07-07 | 合肥市华达半导体有限公司 | 一种半导体元器件的缺陷检测方法 |
CN107611047B (zh) * | 2017-08-28 | 2020-06-30 | 上海华力微电子有限公司 | 一种晶圆检测方法 |
CN107784660B (zh) * | 2017-11-02 | 2020-12-04 | 武汉新芯集成电路制造有限公司 | 图像处理方法、图像处理系统及缺陷检测装置 |
CN110969175B (zh) * | 2018-09-29 | 2022-04-12 | 长鑫存储技术有限公司 | 晶圆处理方法及装置、存储介质和电子设备 |
CN113748495A (zh) * | 2019-05-31 | 2021-12-03 | 华为技术有限公司 | 一种检测芯片裂缝的装置 |
CN111426701B (zh) * | 2019-06-25 | 2024-01-30 | 合肥晶合集成电路股份有限公司 | 一种晶圆缺陷检测方法及其装置 |
CN113436133B (zh) * | 2020-03-23 | 2022-05-31 | 长鑫存储技术有限公司 | 晶圆量测方法、装置及计算机可读存储介质 |
CN112802771A (zh) * | 2021-01-28 | 2021-05-14 | 上海华力微电子有限公司 | 缺陷检测晶圆图优化方法及其优化系统 |
CN113725112B (zh) * | 2021-08-27 | 2023-07-04 | 长鑫存储技术有限公司 | 晶圆检测方法、系统和检测机台 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4845558A (en) * | 1987-12-03 | 1989-07-04 | Kla Instruments Corporation | Method and apparatus for detecting defects in repeated microminiature patterns |
CN1123911A (zh) * | 1994-07-14 | 1996-06-05 | 现代电子产业株式会社 | 检测晶片缺陷的方法 |
CN1673991A (zh) * | 2004-03-24 | 2005-09-28 | 力晶半导体股份有限公司 | 一种缺陷控制方法 |
CN1677637A (zh) * | 2004-03-29 | 2005-10-05 | 力晶半导体股份有限公司 | 一种缺陷再检测的方法 |
CN1889242A (zh) * | 2005-06-29 | 2007-01-03 | 联华电子股份有限公司 | 缺陷检测元件及其检测和制造方法 |
-
2007
- 2007-04-29 CN CN2007100403816A patent/CN101295659B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4845558A (en) * | 1987-12-03 | 1989-07-04 | Kla Instruments Corporation | Method and apparatus for detecting defects in repeated microminiature patterns |
CN1123911A (zh) * | 1994-07-14 | 1996-06-05 | 现代电子产业株式会社 | 检测晶片缺陷的方法 |
CN1673991A (zh) * | 2004-03-24 | 2005-09-28 | 力晶半导体股份有限公司 | 一种缺陷控制方法 |
CN1677637A (zh) * | 2004-03-29 | 2005-10-05 | 力晶半导体股份有限公司 | 一种缺陷再检测的方法 |
CN1889242A (zh) * | 2005-06-29 | 2007-01-03 | 联华电子股份有限公司 | 缺陷检测元件及其检测和制造方法 |
Non-Patent Citations (4)
Title |
---|
JP特开2005-121546A 2005.05.12 |
JP特开2005-181218A 2005.07.07 |
JP特开2006-78300A 2006.03.23 |
JP特开2007-78663A 2007.03.29 |
Also Published As
Publication number | Publication date |
---|---|
CN101295659A (zh) | 2008-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101295659B (zh) | 半导体器件的缺陷检测方法 | |
US8754372B2 (en) | Structure and method for determining a defect in integrated circuit manufacturing process | |
TWI226591B (en) | Automatic defect classification with invariant core classes | |
US8289508B2 (en) | Defect detection recipe definition | |
CN102129164B (zh) | 掩膜版缺陷的判断方法及判断系统 | |
US6040912A (en) | Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device | |
US20150042978A1 (en) | Setting Up a Wafer Inspection Process Using Programmed Defects | |
CN103346104B (zh) | 一种芯片缺陷检测方法 | |
US7512501B2 (en) | Defect inspecting apparatus for semiconductor wafer | |
JP5068591B2 (ja) | 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム | |
US6496596B1 (en) | Method for detecting and categorizing defects | |
TWI494558B (zh) | 識別晶圓缺陷的方法與系統 | |
CN108039326B (zh) | 根据电路设计图形设置扫描阈值的方法 | |
US6539272B1 (en) | Electric device inspection method and electric device inspection system | |
CN112908874B (zh) | 半导体结构的量测方法及量测装置 | |
US6589860B1 (en) | System and method for calibrating electron beam defect inspection tool | |
US20030072481A1 (en) | Method for evaluating anomalies in a semiconductor manufacturing process | |
CN103928365A (zh) | 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法 | |
US20030020026A1 (en) | Method of detecting pattern defects of a conductive layer in a test key area | |
CN112530824A (zh) | 半导体芯片缺陷选取定位方法及定位模块 | |
US5840446A (en) | Mask for monitoring defect | |
US6642150B1 (en) | Method for testing for blind hole formed in wafer layer | |
US20180165803A1 (en) | Method and system for detecting hotspots in semiconductor wafer | |
JP2003270168A (ja) | 欠陥検査方法及び半導体装置の製造方法 | |
CN108227390A (zh) | 一种光刻机的像质检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100609 Termination date: 20190429 |