JP2003270168A - 欠陥検査方法及び半導体装置の製造方法 - Google Patents

欠陥検査方法及び半導体装置の製造方法

Info

Publication number
JP2003270168A
JP2003270168A JP2002078084A JP2002078084A JP2003270168A JP 2003270168 A JP2003270168 A JP 2003270168A JP 2002078084 A JP2002078084 A JP 2002078084A JP 2002078084 A JP2002078084 A JP 2002078084A JP 2003270168 A JP2003270168 A JP 2003270168A
Authority
JP
Japan
Prior art keywords
defect inspection
chip
brightness
chip area
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002078084A
Other languages
English (en)
Inventor
Yoshinori Nagatsuka
義則 長塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002078084A priority Critical patent/JP2003270168A/ja
Publication of JP2003270168A publication Critical patent/JP2003270168A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 欠陥検査を行うウエハ表面に色むらがある場
合でも色むらによる虚報の検出を抑制できる欠陥検査方
法及び半導体装置の製造方法を提供する。 【解決手段】 本発明に係る欠陥検査方法は、ウエハ表
面の画像を取り込み、ウエハ表面の明度を測定すること
によって欠陥を検査する方法であって、ウエハ表面の横
一列のチップ領域1〜7の明度を測定し、この測定デー
タから各々のチップ領域の明度の標準偏差又は平均値を
導出し、この標準偏差又は平均値を基準とする基準チッ
プデータを導出し、この基準チップデータと各々のチッ
プ領域1〜7の明度との差を比較し、この差が設定値以
上であるチップ領域を検出する工程と、上記設定値以上
であるチップ領域を除いたウエハ表面のチップ領域につ
いて欠陥の有無を判定する欠陥検査の本工程と、を具備
するものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウエハ表面の画像
を取り込み、ウエハ表面の明度を測定することによって
欠陥を検査する方法及びそれを用いた半導体装置の製造
方法に関する。
【0002】
【従来の技術】図2は、従来の欠陥検査方法を用いて欠
陥検査が行われるウエハを示す平面図である。このウエ
ハは、表面上に絶縁膜が堆積された後、この絶縁膜がC
MP(Chemical Mechanical Polishing)研磨により平
坦化され、その絶縁膜上にAl合金配線が形成されたも
のである。このような状態のウエハ表面の欠陥を欠陥検
査装置を用いて検査する。
【0003】以下、具体的な欠陥検査方法について説明
する。この欠陥検査方法は、ウエハ表面に光を照射し、
ウエハ表面の画像を取り込み、ウエハ表面の明度(明る
さ)を測定することによって欠陥を検査するものであ
る。ウエハ表面には複数の同一のチップ領域が並んで形
成されているので、各々のチップ領域の明度を両隣のチ
ップ領域の明度と比較して3チップ領域の画像比較を行
い、明度の差を測定することにより、欠陥の有無を検査
する。
【0004】より具体的には、まず、図2に示すウエハ
の中央付近に位置するチップ領域4に光を照射し、その
チップ領域4における所定部分の明度(明るさ)を検出
する。なお、ウエハ表面は一辺が0.25μm程度の正
方形領域(これをピクセルという)に分割され、前記所
定部分は複数のピクセルを有する領域である。
【0005】次に、検出された前記所定部分の明度のデ
ータから各々のピクセル毎の明度を検出し、そのうち最
も明るいピクセルの明度をライトレベル255と規定
し、最も暗いピクセルの明度をライトレベル0と規定す
る。このように絶対値として規定したライトレベル0と
255がウエハ表面の明度を測定した際の基準となる明
度である。従って、ウエハ全体の明度において最も明る
いピクセルと最も暗いピクセルの両方を有する領域を予
め前記所定部分として選択しておく必要がある。
【0006】この後、図2に示すウエハにおける上部の
チップ領域に光を照射し、そのチップ領域における各ピ
クセル毎の明度を測定する。この測定された明度のデー
タと上述したライトレベル0と255の基準から、相対
的に各ピクセル毎のライトレベルを0から255の数値
として導出する。次に、上記チップ領域の両隣のチップ
領域に光を照射し、それらのチップ領域における各ピク
セル毎の明度を測定する。この測定された明度のデータ
とライトレベル0と255の基準から、相対的に各ピク
セル毎のライトレベルを0から255の数値として導出
する。そして、隣同士のチップ領域の対応する各ピクセ
ルのライトレベルを比較し、そのライトレベルに所定の
差があるピクセルを検出する。この検出されたピクセル
の位置に欠陥が存在すると判定される。
【0007】次いで、このような両隣のチップ領域のラ
イトレベルの比較を、ウエハの上部のチップ領域から順
に横方向に行い、順にウエハの下方のチップ領域に進ん
でいき、ウエハ上の全てのチップ領域の欠陥検査を行
う。
【0008】
【発明が解決しようとする課題】ところで、ウエハをC
MP研磨すると、ウエハ上で膜厚の差が大きくなり、ウ
エハ表面の同心円上に大きな色むらが生じることがあ
る。このような膜厚の差(色の差)の大きなチップの両
隣の比較を行う場合、本来的には欠陥でない正常な部分
を誤って欠陥(虚報)として検出してしまうことがあ
る。
【0009】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、欠陥検査を行うウエハ表
面に色むらがある場合でも色むらによる虚報の検出を抑
制できる欠陥検査方法及び半導体装置の製造方法を提供
することにある。
【0010】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る欠陥検査方法は、ウエハ表面の画像を
取り込み、ウエハ表面の明度を測定することによって欠
陥を検査する方法であって、ウエハ表面の所定領域内に
位置する複数のチップ領域の明度を測定し、この測定デ
ータから各々のチップ領域の明度の標準偏差又は平均値
を導出し、この標準偏差又は平均値を基準とする基準チ
ップデータを導出し、この基準チップデータと各々のチ
ップ領域の明度との差を比較し、この差が設定値以上で
あるチップ領域を検出する工程と、上記設定値以上であ
るチップ領域を除いたウエハ表面のチップ領域について
欠陥の有無を判定する欠陥検査の本工程と、を具備する
ことを特徴とする。
【0011】上記欠陥検査方法によれば、欠陥検査の本
工程の前に、所定領域内に位置する複数のチップ領域の
明度を測定し、これから標準偏差又は平均値を基準とす
る基準チップデータを導出し、この基準チップデータと
各々のチップ領域の明度との差が設定値以上であるチッ
プ領域を検出し、この検出したチップ領域を除いたチッ
プ領域について欠陥検査の本工程を行っている。これに
より、本来的には欠陥でない正常な部分を誤って欠陥と
して検出する虚報の検出を抑制することができる。
【0012】また、本発明に係る欠陥検査方法において
は、上記チップ領域を検出する工程で検出されたチップ
領域を、上記欠陥検査の本工程とは異なる判定方法で欠
陥検査を行う工程をさらに含むことも可能である。
【0013】本発明に係る半導体装置の製造方法は、欠
陥検査工程を含む半導体装置の製造方法において、上記
欠陥検査工程は、ウエハ表面の画像を取り込み、ウエハ
表面の明度を測定することによって欠陥を検査する方法
であって、ウエハ表面の所定領域内に位置する複数のチ
ップ領域の明度を測定し、この測定データから各々のチ
ップ領域の明度の標準偏差又は平均値を導出し、この標
準偏差又は平均値を基準とする基準チップデータを導出
し、この基準チップデータと各々のチップ領域の明度と
の差を比較し、この差が設定値以上であるチップ領域を
検出する工程と、上記設定値以上であるチップ領域を除
いたウエハ表面のチップ領域について欠陥の有無を判定
する欠陥検査の本工程と、を具備するものであることを
特徴とする。
【0014】また、本発明に係る半導体装置の製造方法
においては、上記チップ領域を検出する工程で検出され
たチップ領域を、上記欠陥検査の本工程とは異なる判定
方法で欠陥検査を行う工程を上記欠陥検査工程にさらに
含むことも可能である。
【0015】また、本発明に係る半導体装置の製造方法
において、上記欠陥検査工程が行われるウエハは、表面
上に絶縁膜が堆積された後、この絶縁膜がCMP研磨に
より平坦化され、その絶縁膜上に配線が形成されたもの
であることが好ましい。
【0016】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1は、本発明に係る実施
の形態による欠陥検査方法を用いて欠陥検査が行われる
ウエハを示す平面図であり、欠陥検査方法及びそれを用
いた半導体装置の製造方法を説明するものである。
【0017】本実施の形態による欠陥検査方法は、製品
欠陥検査に用いられ、例えばロジック品などの適用され
る。図1に示すウエハは、表面上に絶縁膜が堆積された
後、この絶縁膜がCMP研磨により平坦化され、その絶
縁膜上にAl合金配線が形成されたものである。このよ
うな状態のウエハ表面の欠陥を欠陥検査装置を用いて検
査する。
【0018】次に、具体的な欠陥検査方法について説明
する。この欠陥検査方法は、ウエハ表面に光を照射し、
ウエハ表面の画像を取り込み、ウエハ表面の明度(明る
さ)を測定することによって欠陥を検査するものである
が、欠陥検査の前工程として、色むらによる虚報を抑制
するための工程を行う。この工程の後に欠陥検査の本工
程を行う。この本工程は次の通りである。ウエハ表面に
は複数の同一のチップ領域が並んで形成されているの
で、各々のチップ領域の明度を隣のチップ領域の明度と
比較し、明度の差を測定することにより、欠陥の有無を
検査する。
【0019】上記虚報抑制工程は次の通りである。ま
ず、図1に示すウエハ中央の横一列に位置するチップ領
域1〜7に光を照射し、それらのチップ領域1〜7にお
ける所定部分(ライトレベルボックス)の明度(明る
さ)を検出する。なお、ウエハ表面は一辺が0.25μ
m程度の正方形領域(これをピクセルという)に分割さ
れ、ライトレベルボックスは複数のピクセルを有する領
域である。ライトレベルボックスはチップ領域内の全エ
リアで調べるのは不可能なので、ライトレベルボックス
という領域内の明度の範囲を調べるものである。
【0020】次に、チップ領域1〜7における各々のラ
イトレベルボックスの明度のデータから各々のピクセル
毎の明度(明るさ)を検出し、そのうち最も明るいピク
セルの明度をライトレベル255と規定し、最も暗いピ
クセルの明度をライトレベル0と規定する。このように
絶対値として規定したライトレベル0と255がウエハ
表面の明度を測定した際の基準となる明度である。従っ
て、ウエハ全体の明度において最も明るいピクセルと最
も暗いピクセルの両方を有する領域を予め前記所定部分
として選択しておく。
【0021】この後、図1に示すウエハの横方向におけ
る一列分のチップ領域1〜7に光を照射し、それらのチ
ップ領域1〜7における各ピクセル毎の明度を測定す
る。この測定された明度のデータと上述したワイドレン
ジのライトレベル0と255の基準から、相対的に各ピ
クセル毎のライトレベル値を0から255の数値として
導出する。そして、横方向のチップ領域1〜7の対応す
る各ピクセルのライトレベル値を比較し、各ピクセルに
おいて7つのライトレベル値の標準偏差又は平均値をと
り、その標準偏差又は平均値を基準とする各ピクセルの
基準ライトレベル値からなる基準チップデータを導出す
る。
【0022】次に、上記基準チップデータの各ピクセル
の基準ライトレベル値と横方向のチップ領域1〜7それ
ぞれの対応する各ピクセルのライトレベル値を比較し、
そのライトレベル値に設定値以上の差がある場合は、そ
のチップ領域について通常の欠陥検査の本工程で用いる
しきい値とは別のしきい値を用いて欠陥検査の本工程を
行うか、又は、そのチップ領域を欠陥検査の本工程から
除外する。
【0023】次いで、このような虚報抑制工程をウエハ
の全てのチップ領域において行った後に、欠陥検査の本
工程を行う。
【0024】上記実施の形態によれば、欠陥検査の本工
程を行う前に、横方向のチップ領域1〜7のライトレベ
ル値から標準偏差又は平均値を基準とする基準チップデ
ータを導出し、この基準となる基準ライトレベル値から
設定値以上の差があるチップ領域については通常の欠陥
検査の本工程で用いるしきい値とは別のしきい値を用い
るなどするという虚報抑制工程を行う。これにより、本
来的には欠陥でない正常な部分を誤って欠陥として検出
する虚報の検出を抑制することができる。
【0025】尚、上記実施の形態では、絶縁膜をCMP
研磨した後、その絶縁膜上にAl合金配線を形成したウ
エハの表面の欠陥を検査しているが、他の状態のウエハ
の表面の欠陥を検査することも可能である。
【0026】また、上記実施の形態では、ウエハの横一
列に位置するチップ領域1〜7から基準チップデータを
導出しているが、横一列に限定されるものではなく、種
々変更することも可能であり、例えばウエハの縦方向の
一列から基準チップデータを導出しても良いし、またウ
エハのある領域内に位置する複数のチップ領域から基準
チップデータを導出しても良い。
【0027】また、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
【0028】
【発明の効果】以上説明したように本発明によれば、欠
陥検査の本工程の前に、所定領域内に位置する複数のチ
ップ領域の明度を測定し、これから標準偏差又は平均値
を基準とする基準チップデータを導出し、この基準チッ
プデータと各々のチップ領域の明度との差が設定値以上
であるチップ領域を検出する工程を備えている。したが
って、欠陥検査を行うウエハ表面に色むらがある場合で
も色むらによる虚報の検出を抑制できる欠陥検査方法及
び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による欠陥検査方法を用い
て欠陥検査が行われるウエハを示す平面図である。
【図2】従来の欠陥検査方法を用いて欠陥検査が行われ
るウエハを示す平面図である。
【符号の説明】
1〜7 チップ領域

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ウエハ表面の画像を取り込み、ウエハ表
    面の明度を測定することによって欠陥を検査する方法で
    あって、 ウエハ表面の所定領域内に位置する複数のチップ領域の
    明度を測定し、この測定データから各々のチップ領域の
    明度の標準偏差又は平均値を導出し、この標準偏差又は
    平均値を基準とする基準チップデータを導出し、この基
    準チップデータと各々のチップ領域の明度との差を比較
    し、この差が設定値以上であるチップ領域を検出する工
    程と、 上記設定値以上であるチップ領域を除いたウエハ表面の
    チップ領域について欠陥の有無を判定する欠陥検査の本
    工程と、 を具備することを特徴とする欠陥検査方法。
  2. 【請求項2】 上記チップ領域を検出する工程で検出さ
    れたチップ領域を、上記欠陥検査の本工程とは異なる判
    定方法で欠陥検査を行う工程をさらに含むことを特徴と
    する請求項1に記載の欠陥検査方法。
  3. 【請求項3】 欠陥検査工程を含む半導体装置の製造方
    法において、 上記欠陥検査工程は、ウエハ表面の画像を取り込み、ウ
    エハ表面の明度を測定することによって欠陥を検査する
    方法であって、 ウエハ表面の所定領域内に位置する複数のチップ領域の
    明度を測定し、この測定データから各々のチップ領域の
    明度の標準偏差又は平均値を導出し、この標準偏差又は
    平均値を基準とする基準チップデータを導出し、この基
    準チップデータと各々のチップ領域の明度との差を比較
    し、この差が設定値以上であるチップ領域を検出する工
    程と、 上記設定値以上であるチップ領域を除いたウエハ表面の
    チップ領域について欠陥の有無を判定する欠陥検査の本
    工程と、 を具備するものであることを特徴とする半導体装置の製
    造方法。
  4. 【請求項4】 上記チップ領域を検出する工程で検出さ
    れたチップ領域を、上記欠陥検査の本工程とは異なる判
    定方法で欠陥検査を行う工程を上記欠陥検査工程にさら
    に含むことを特徴とする請求項3に記載の半導体装置の
    製造方法。
  5. 【請求項5】 上記欠陥検査工程が行われるウエハは、
    表面上に絶縁膜が堆積された後、この絶縁膜がCMP研
    磨により平坦化され、その絶縁膜上に配線が形成された
    ものであることを特徴とする請求項3又は4に記載の半
    導体装置の製造方法。
JP2002078084A 2002-03-20 2002-03-20 欠陥検査方法及び半導体装置の製造方法 Withdrawn JP2003270168A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002078084A JP2003270168A (ja) 2002-03-20 2002-03-20 欠陥検査方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002078084A JP2003270168A (ja) 2002-03-20 2002-03-20 欠陥検査方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003270168A true JP2003270168A (ja) 2003-09-25

Family

ID=29205931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002078084A Withdrawn JP2003270168A (ja) 2002-03-20 2002-03-20 欠陥検査方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003270168A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841471B1 (ko) 2005-04-27 2008-06-25 도쿄 세이미츄 코퍼레이션 리미티드 외관 검사 장치 및 외관 검사 방법
US7747063B2 (en) 2005-08-08 2010-06-29 Samsung Electronics Co., Ltd. Method and apparatus for inspecting a substrate
US8184899B2 (en) 2008-03-20 2012-05-22 Samsung Electronics Co., Ltd. Method of detecting a defect on an object
CN108088853A (zh) * 2016-11-23 2018-05-29 阜宁协鑫光伏科技有限公司 一种硅片颗粒粉尘误判线痕优化方案
WO2022220422A1 (ko) * 2021-04-15 2022-10-20 (주)넥스틴 셀-대-셀 비교 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841471B1 (ko) 2005-04-27 2008-06-25 도쿄 세이미츄 코퍼레이션 리미티드 외관 검사 장치 및 외관 검사 방법
US7747063B2 (en) 2005-08-08 2010-06-29 Samsung Electronics Co., Ltd. Method and apparatus for inspecting a substrate
US8184899B2 (en) 2008-03-20 2012-05-22 Samsung Electronics Co., Ltd. Method of detecting a defect on an object
CN108088853A (zh) * 2016-11-23 2018-05-29 阜宁协鑫光伏科技有限公司 一种硅片颗粒粉尘误判线痕优化方案
WO2022220422A1 (ko) * 2021-04-15 2022-10-20 (주)넥스틴 셀-대-셀 비교 방법
KR20220142623A (ko) * 2021-04-15 2022-10-24 (주)넥스틴 셀-대-셀 비교 방법
KR102586394B1 (ko) * 2021-04-15 2023-10-11 (주)넥스틴 셀-대-셀 비교 방법
JP7427845B2 (ja) 2021-04-15 2024-02-05 ネクスティン,インコーポレイテッド セル-対-セル比較方法

Similar Documents

Publication Publication Date Title
JP5174535B2 (ja) 欠陥検査方法及びその装置
CN100499057C (zh) 晶片检测方法
JP3051279B2 (ja) バンプ外観検査方法およびバンプ外観検査装置
US20040057611A1 (en) Method for selecting reference images, method and apparatus for inspecting patterns on wafers, and method for dividing a wafer into application regions
JP2005156475A (ja) パターン欠陥検査装置およびパターン欠陥検査方法
US8736832B2 (en) Method of detecting specific defect, and system and program for detecting specific defect
JP5030604B2 (ja) ウェハ外観検査装置
KR100814410B1 (ko) 반도체 소자가 형성된 기판의 결함 검출방법
US20070165211A1 (en) Semiconductor manufacturing apparatus, semiconductor surface inspection apparatus, and surface inspection method
JP2010091361A (ja) 画像検査方法および画像検査装置
JP2003270168A (ja) 欠陥検査方法及び半導体装置の製造方法
JP3793668B2 (ja) 異物欠陥検査方法及びその装置
US20090180109A1 (en) Defect inspection method and defect inspection system
JPH10135287A (ja) ウエーハ検査装置および検査方法
JP2004125434A (ja) 電子回路用部品の外観検査方法及び外観検査装置並びに電子回路用部品の製造方法。
JP3314217B2 (ja) 外観検査装置
KR101304088B1 (ko) 반도체용 웨이퍼 결함 검사방법
JP2001351095A (ja) 欠陥検査方法
TWM585899U (zh) 用於檢測半導體裝置之缺陷之系統
JP2007165930A (ja) 電子デバイスの品質管理方法および電子デバイスの品質管理システム
JP3348059B2 (ja) 半導体装置の製造方法
KR100675890B1 (ko) 반도체 소자의 불량 검출 방법
JP4889018B2 (ja) 外観検査方法
JP2004117016A (ja) 半導体ウェーハ欠陥検査装置
JPH045940B2 (ja)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607