CN102931170A - 一种检测结构及形成方法和检测方法 - Google Patents

Abstract

一种检测结构及形成方法和检测方法，所述检测结构包括：位于所述半导体衬底第一区域内的若干多边形有源区，位于所述半导体衬底第一区域内且形成在所述有源区周围的浅沟槽隔离结构，位于所述半导体衬底第二区域内的离子掺杂区；覆盖所述有源区和浅沟槽隔离结构的栅氧化层，位于所述栅氧化层表面的多晶硅层；覆盖所述半导体衬底和多晶硅层的介质层，位于所述多晶硅层表面的第一导电插塞，位于所述离子掺杂区表面的第二导电插塞；位于所述介质层表面的第一金属层和第二金属层。所述检测结构通过一次测量所述栅氧化层的击穿电压，可以检测出所述检测结构的有源区转角是否受到损伤，从而判断出待检测的半导体器件的有源区转角是否损伤。

Description

一种检测结构及形成方法和检测方法

技术领域

本发明涉及半导体检测工艺，特别涉及检测被浅沟槽隔离结构包围的有源区转角是否受到损伤的检测结构及形成方法和检测方法。

背景技术

在目前的半导体制造工艺中，浅沟槽隔离(Shallow Trench Isolate，STI)技术已被广泛地运用在隔离工艺中。通常情况下，在半导体衬底内形成的有源区周围都形成有浅沟槽隔离结构。目前形成浅沟槽隔离结构的工艺多采用高密度等离子化学气相沉积(HDPCVD)，其以卓越的填孔能力、稳定的沉积质量等诸多优点成了浅沟槽隔离工艺的主流。但是目前利用HDPCVD形成浅沟槽隔离结构时，所述浅沟槽隔离结构转角区的形状难以控制，请参考图1，所述转角区的浅沟槽隔离结构2容易产生指向有源区1的突起3，从而使得所述有源区1转角受应力作用发生损伤。受损的有源区转角产生的应力会让所述有源区转角表面形成的栅氧化层厚度变薄或者栅氧化层完整性变差，使得所述栅氧化层容易被击穿，可靠性不佳。因此需要一种检测结构来检测被浅沟槽隔离结构包围的有源区转角是否受到损伤，以防止有源区转角表面形成的栅氧化层厚度过小，容易被击穿，最终导致器件失效。

公开号为CN101345233A的中国专利文献提供了一种检测栅氧化层是否变薄的检测方法及对应的检测结构。请参考图2，为现有技术的检测结构的结构示意图，所述检测结构包括位于半导体衬底内的方波状有源区4，位于所述半导体衬底和方波状有源区4表面的多晶硅层6，其中所述有源区4利用导电插塞7与外电路电连接。由于方波状的有源区4周围可形成多个浅沟槽隔离转角区5，通过检测多个浅沟槽隔离转角区5对应的有源区1和多晶硅层2之间的击穿电压来检测栅氧化层是否变薄。但是利用所述检测结构需要对一个浅沟槽隔离转角区一个浅沟槽隔离转角区地进行检测，每次检测都需要将检测装置和浅沟槽隔离转角区对应的检测点对准，检测效率低。

发明内容

本发明解决的问题是提供一种检测效率高的检测结构及形成方法和检测方法，由于所述检测结构与待检测的半导体器件利用同一形成工艺形成，所述检测结构与待检测的半导体器件相比受损的概率相同或更大，通过检测所述检测结构的有源区转角是否受到损伤，从而判断出待检测的半导体器件的有源区转角是否损伤。

为解决上述问题，本发明实施例提供了一种检测结构，包括：

半导体衬底，位于所述半导体衬底第一区域内的若干多边形有源区，位于所述半导体衬底第一区域内且形成在所述有源区周围的浅沟槽隔离结构，位于所述半导体衬底第二区域内的离子掺杂区；

覆盖所述有源区和浅沟槽隔离结构的栅氧化层，位于所述栅氧化层表面的多晶硅层；

覆盖所述半导体衬底和多晶硅层的介质层，位于所述多晶硅层表面且贯穿所述介质层的第一导电插塞，位于所述离子掺杂区表面且贯穿所述介质层的第二导电插塞；

位于所述第一导电插塞和介质层表面的第一金属层，位于所述第二导电插塞和介质层表面的第二金属层。

可选的，所述有源区的形状为矩形或三角形。

可选的，所述有源区的形状为等腰直角三角形或等边三角形。

可选的，所述检测结构第一区域内形成的有源区数量范围为100～10000个。

可选的，所述第一区域和第二区域相邻。

本发明实施例提供了一种检测结构的形成方法，包括：

提供半导体衬底，在所述半导体衬底第一区域内形成若干多边形有源区，在所述半导体衬底第二区域内形成离子掺杂区；

在所述半导体衬底第一区域内形成浅沟槽隔离结构，所述浅沟槽隔离结构形成于所述有源区的周围；

在所述浅沟槽隔离结构和有源区表面形成栅氧化层，在所述栅氧化层表面形成多晶硅层；

在所述半导体衬底和多晶硅层表面形成介质层；

在所述多晶硅层表面形成贯穿所述介质层的第一导电插塞，在所述离子掺杂区表面形成贯穿所述介质层的第二导电插塞，在所述第一导电插塞和介质层表面形成第一金属层，在所述第二导电插塞和介质层表面的第二金属层。

可选的，所述形成浅沟槽隔离结构的工艺为高密度等离子化学气相沉积。

可选的，所述检测结构与待检测的半导体器件采用同一形成工艺形成。

可选的，所述检测结构与待检测的半导体器件在不同晶圆中形成，或与待检测的半导体器件在同一晶圆中形成。

本发明实施例还提供了一种利用所述检测结构进行检测的检测方法，包括：

将检测电压施加到所述有源区和多晶硅层两端；

通过测量所述检测结构的栅氧化层的击穿电压，检测出所述有源区转角表面形成的栅氧化层是否变薄，所述有源区转角是否受损；

根据所述检测结构的检测结果，判断出待检测的半导体器件有源区转角是否损伤。

与现有技术相比，本发明具有以下优点：

所述检测结构具有若干数量的多边形有源区，通过同时测得所述检测结构中若干个有源区转角表面的栅氧化层的击穿电压，可以检测出所有位于有源区转角表面的栅氧化层是否变薄，从而可以检测出所述检测结构是否有部分有源区转角受到损伤，且所述检测结构与待检测的半导体器件采用同一形成工艺形成，所述检测结构与待检测的半导体器件相比受损的概率相同或更大，通过检测所述检测结构，就可以判断待检测的半导体器件的有源区转角受损的概率，从而判断出所述待检测的半导体器件是否合格。

进一步的，所述有源区的形状为三角形时，由于在形成浅沟槽隔离结构时三角形的有源区转角比矩形的有源区转角更容易受到损伤，所述检测结构与待检测的半导体器件相比受损的概率更大，通过检测所述检测结构，就能更准确地判断出所述待检测的半导体器件是否合格。

附图说明

图1为现有技术的有源区转角的结构示意图；

图2为现有技术的检测结构的结构示意图；

图3为本发明实施例的检测结构的形成方法的流程示意图；

图4至图8为本发明实施例的检测结构的形成方法的剖面结构示意图；

图9为本发明一实施例的检测结构的结构示意图；

图10为本发明另一实施例的检测结构的结构示意图。

具体实施方式

由于现有技术的检测结构都不能快速有效地检测半导体器件的有源区转角是否受到损伤，发明人经过研究提出了一种检测效率高的检测结构及形成方法和检测方法，所述检测结构包括位于半导体衬底内若干数量的多边形有源区，所述有源区周围形成有浅沟槽隔离结构，所述有源区和浅沟槽隔离结构表面依次形成有栅氧化层和多晶硅层，通过检测所述栅氧化层的击穿电压来判断所述检测结构的有源区转角是否受到损伤，且所述检测结构与待检测的半导体器件采用同一形成工艺形成，所述检测结构与待检测的半导体器件相比受损的概率相同或更大，通过检测所述检测结构，就可以判断出待检测的半导体器件的有源区转角受损的概率，从而判断出所述待检测的半导体器件是否合格。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明技术方案。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

本发明实施例提供一种检测结构的形成方法，请参考图3，为本发明实施例的检测结构的形成方法的流程示意图，具体包括：

步骤S101，提供半导体衬底，在所述半导体衬底第一区域内形成若干多边形有源区，在所述半导体衬底第二区域内形成离子掺杂区；

步骤S102，在所述半导体衬底第一区域内形成浅沟槽隔离结构，所述浅沟槽隔离结构形成于所述有源区的周围；

步骤S103，在所述浅沟槽隔离结构和有源区表面形成栅氧化层，在所述栅氧化层表面形成多晶硅层；

步骤S104，在所述半导体衬底和多晶硅层表面形成介质层；

步骤S105，在所述多晶硅层表面形成贯穿所述介质层的第一导电插塞，在所述离子掺杂区表面形成贯穿所述介质层的第二导电插塞，在所述第一导电插塞和介质层表面形成第一金属层，在所述第二导电插塞和介质层表面的第二金属层。

图4到图8为本发明实施例的检测结构的形成方法的剖面结构示意图。

请参考图4，提供半导体衬底100，所述半导体衬底包括第一区域I和第二区域II。所述第二区域II可以位于第一区域I的一侧，也可以位于第一区域I的若干侧，所述第一区域I和第二区域II相邻或相隔。在本发明实施例中，所述第一区域I和第二区域II是相邻的。

所述半导体衬底100为掺杂的硅衬底、掺杂的氮化硅衬底、掺杂的砷化镓衬底等。本领域的技术人员可以根据待检测的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应过分限制本发明的保护范围。

在所述半导体衬底100第一区域I内形成若干多边形有源区130，在所述半导体衬底100第二区域II内形成离子掺杂区120。

本发明实施例通过检测所述检测结构来推测采用特定形成工艺形成的半导体器件的有源区转角受损的概率，所述检测结构与待检测的半导体器件采用同一形成工艺形成，即形成所述检测结构的工艺和工艺参数与形成待检测的半导体器件的工艺和工艺参数是相同，使得所述检测结构与待检测的半导体器件受损的概率也是相同的。所述检测结构可以与待检测的半导体器件在不同晶圆上形成，通过检测不同形成工艺形成的检测结构来推测不同形成工艺形成的待检测的半导体器件的有源区转角受损的概率；所述检测结构也可以与待检测的半导体器件在同一晶圆上形成，只要检测所述检测结构，就可以判断位于同一晶圆上的待检测的半导体器件有源区转角受损的概率。

所述多边形有源区130的形状为矩形、三角形其中的一种。在一个所述检测结构的第一区域中，有源区的数量范围为100～10000个。形成所述有源区130和离子掺杂区120的工艺为离子注入或原位掺杂，注入或原位掺杂的离子为N型离子(例如磷离子)或P型离子(例如硼离子)，这两种工艺可以在同一个工艺步骤中完成，也可以分开完成。其中，所述有源区的掺杂离子种类和浓度与待检测的半导体器件有源区的掺杂离子种类和浓度相同，使得后续形成的有源区转角受损的概率也相同。由于形成所述有源区和离子掺杂区的工艺为本领域技术人员的公知技术，在此不再赘述。

请参考图5，在所述半导体衬底100第一区域I内形成浅沟槽隔离结构110，所述浅沟槽隔离结构110形成于所述有源区130的周围。

形成所述浅沟槽隔离结构110的工艺为高密度等离子化学气相沉积(HDPCVD)工艺。在本发明实施例中，所述形成浅沟槽隔离结构的工艺和工艺参数与形成待检测的半导体器件的浅沟槽隔离结构的工艺和工艺参数相同，两者的所述浅沟槽隔离结构转角区形成突起的概率相同，使得两者的被所述浅沟槽隔离结构包围的有源区转角受损的概率相同。

在其他实施例中，先在半导体衬底100内形成所述浅沟槽隔离结构110，再在半导体衬底100内形成所述有源区130和离子掺杂区120。

请参考图6，在所述浅沟槽隔离结构110和有源区130表面形成栅氧化层140，在所述栅氧化层140表面形成多晶硅层150。

所述栅氧化层140的材料为氧化硅，形成栅氧化层140的工艺为高温氧化工艺或者化学气相沉积工艺。由于利用HDPCVD形成浅沟槽隔离结构时容易将有源区转角造成损伤，在所述受损的有源区转角表面形成的栅氧化层就会变薄，造成所述栅氧化层的抗击穿性能降低。

形成所述多晶硅层150的工艺为化学气相沉积工艺。通常情况下，在所述多晶硅层150中掺杂有杂质以提高所述多晶硅层的导电性能。所述掺杂的杂质离子为N型离子(例如磷离子)或P型离子(例如硼离子)，掺杂所述杂质离子的工艺包括原位掺杂和离子注入。

形成所述栅氧化层和多晶硅层的具体工艺为本领域技术人员的公知技术，在此不再赘述。

请参考图7，在所述半导体衬底100和多晶硅层150表面形成介质层180。

所述介质层180的材料为氧化硅或低K介质材料。形成所述介质层180的工艺为沉积工艺，具体步骤包括：采用沉积工艺在所述半导体衬底100和多晶硅层150表面形成氧化硅层或低K介质材料层，利用化学机械抛光(CMP)平坦化所述氧化硅层形成所述介质层180。

请参考图8，在所述多晶硅层150表面形成贯穿所述介质层180的第一导电插塞160，在所述离子掺杂区120表面形成贯穿所述介质层180的第二导电插塞170，在所述第一导电插塞160和介质层180表面形成第一金属层190，在所述第二导电插塞170和介质层180表面的第二金属层195。

现有技术中形成金属层和导电插塞的工艺主要包括铜互连工艺和铝互连工艺。

当使用铜互连工艺时，先以图形化的光刻胶层为掩膜，在待形成导电插塞、金属层的区域利用干法刻蚀工艺形成通孔和沟槽，在所述通孔和沟槽内填充铜金属，利用化学机械抛光(CMP)平坦化所述铜金属层和介质层形成第一导电插塞160、第二导电插塞170、第一金属层190、第二金属层195。所述第一导电插塞160、第二导电插塞170、第一金属层190、第二金属层195可以在同一工艺步骤中制作。

当使用铝互连工艺时，形成第一导电插塞160、第二导电插塞170的工艺包括：以图形化的光刻胶层为掩膜，采用干法刻蚀技术在介质层180内刻蚀出第一导电插塞、第二导电插塞对应的通孔，所述第一导电插塞对应的通孔刻蚀至多晶硅层150表面，所述第二导电插塞对应的通孔刻蚀至离子掺杂区120表面；在所述通孔中利用物理气相沉积或电化学沉积填充导电材料，如钛、钽、氮化钽等，然后利用化学机械抛光平坦化介质层180，形成第一导电插塞160、第二导电插塞170。

形成第一金属层190、第二金属层195的工艺包括利用物理气相沉积在所述第一导电插塞160、第二导电插塞170和介质层180表面形成铝金属层，然后利用图形化的光刻胶为掩膜刻蚀所述铝金属层，在所述第一区域的介质层180和第一导电插塞160表面形成第一金属层190，在所述第二区域的介质层180和第二导电插塞170表面形成第二金属层195。

在其他实施例中，对所述表面待形成第一导电插塞的多晶硅层区域和表面待形成第二导电插塞的离子掺杂区区域形成金属硅化物，再在所述金属硅化物表面形成第一导电插塞和第二导电插塞，以减小接触电阻。所述金属硅化物为硅化镍或硅化钴。形成所述金属硅化物的方法为本领域技术人员的公知技术，在此不再赘述。

本发明实施例的检测结构与待检测的半导体器件采用同一形成工艺形成，使得所述检测结构与待检测的半导体器件的有源区转角受损的概率相同，通过检测所述检测结构，就能推断出待检测的半导体器件的有源区转角受损的概率，判断待检测的半导体器件是否合格，且所述检测结构的形成工艺与现有技术中制作半导体器件的工艺通用，且不需要额外的步骤，降低了生产成本。

本发明实施例还提供了一种检测结构，请参考图8，为所述检测结构的剖面结构示意图，具体包括：半导体衬底100，位于所述半导体衬底100第一区域I内的若干多边形有源区130，位于所述半导体衬底100第一区域I内且形成在所述有源区130周围的浅沟槽隔离结构110，位于所述半导体衬底100第二区域II内的离子掺杂区120；覆盖所述有源区130和浅沟槽隔离结构110的栅氧化层140，位于所述栅氧化层140表面的多晶硅层150；覆盖所述半导体衬底100和多晶硅层150的介质层180，位于所述多晶硅层150表面且贯穿所述介质层180的第一导电插塞160，位于所述离子掺杂区120表面且贯穿所述介质层180的第二导电插塞170；位于所述第一导电插塞160和介质层180表面的第一金属层190，位于所述第二导电插塞170和介质层180表面的第二金属层195。

所述第一区域I为形成有多边形有源区130的区域，所述第二区域II为形成有离子掺杂区120的区域。所述第二区域II可以位于第一区域I的一侧，也可以位于第一区域I的若干侧，所述第一区域I和第二区域II相邻或间隔。在本发明实施例中，所述第一区域I和第二区域II是相邻的。

所述半导体衬底100为掺杂的硅衬底、掺杂的氮化硅衬底、掺杂的砷化镓衬底等，具有微弱的导电能力，虽然所述有源区130和离子掺杂区120之间有浅沟槽隔离结构110分隔，但当所述有源区130和离子掺杂区120之间施加有电压时，所述有源区130和离子掺杂区120之间的半导体衬底内还是会有漏电流产生，使得有源区130和离子掺杂区120电连接。

所述多边形有源区130的形状为矩形、三角形其中一种。

请参考图9，为本发明一实施例的检测结构的结构示意图，图8为图9所示的AA′线的剖面结构示意图，其中，图9中的有源区131即为图8中的有源区130。在本实施例中，所述有源区131的形状为正方形，所述正方形的边长为1μm。在其他实施例中，所述正方形的边长也可以为其他长度，所述有源区的形状也可以为长方形。利用HDPCVD形成浅沟槽隔离结构容易对直角的有源区转角造成损伤，使得有源区转角表面形成的栅氧化层厚度变薄或者栅氧化层完整性变差。由于现有技术中有源区多为矩形，所述待检测的半导体器件的有源区大多数为矩形，在本实施例中，所述有源区131也为矩形，利用相同的形成工艺，所述有源区131转角受损的概率与待检测的半导体器件的有源区受损的概率相同，通过对所述检测结构进行检测，就能推测出待检测的半导体器件的有源区受损的概率，从而得知所述待检测的半导体器件是否合格。

虽然当所述检测结构中的有源区数量较多时，所述检测结构中有部分有源区转角受损的概率更大，最后推测的待检测的半导体器件有源区是否受损的结果更准确，但有源区数量较多会让所述检测结构的面积变大，因此，所述检测结构中有源区的数量范围为100～10000。

在本实施例中，所述第一区域I和第二区域II是相邻的，且在所述形状为矩形的第一区域I的三个侧面形成有第二区域II，使得各个有源区131到第二区域的离子掺杂区120的电阻大致相同，检测电压最终施加到有源区表面的电压大致相同，不会因为最终施加到有源区表面电压的不同影响到检测结果。

请参考图10，为本发明另一实施例的检测结构的结构示意图，图8为图10所示的BB′线的剖面结构示意图，其中，图10中的有源区132即为图8中的有源区130。所述有源区132的形状为等腰直角三角形，所述等腰直角三角形的直角边长为1μm。在其他实施例中，所述等腰直角三角形的直角边长为其他长度，所述有源区的形状为其他三角形，如等边三角形。由于三角形至少有两个角为锐角，在所述锐角周围利用HDPCVD形成的浅沟槽隔离结构变形的概率比在直角周围形成的浅沟槽隔离结构变形概率大得多，使得所述检测结构的有源区转角受损的概率变得更大。因此，利用所述检测结构进行检测时，由于所述检测结构对检测有源区转角是否受损更为灵敏，使得推测得到的待检测的半导体器件是否合格的检测结果更加准确。

当所述检测结构中的有源区数量较多时，所述检测结构中有部分有源区转角受损的概率更大，使的最后推测的待检测的半导体器件有源区是否受损的结果更准确，但有源区数量较多会让所述检测结构的面积变大，因此，所述检测结构中有源区的数量范围为100～10000。

在本实施例中，所述第一区域I和第二区域II是相邻的，且在所述形状为矩形的第一区域I的三个侧面形成有第二区域II，使得各个有源区132到第二区域的离子掺杂区120的电阻大致相同，检测电压最终施加到各个有源区表面的电压大致相同，不会因为最终施加到各个有源区表面电压的不同影响到检测结果。

所述检测结构具有若干数量的多边形有源区，通过同时测得所述检测结构中若干个有源区转角表面的栅氧化层的击穿电压，可以检测出所有位于有源区转角表面的栅氧化层是否变薄，从而可以检测出所述检测结构是否有部分有源区转角受到损伤，且所述检测结构与待检测的半导体器件采用同一形成工艺形成，所述检测结构与待检测的半导体器件相比受损的概率相同或更大，通过检测所述检测结构，就可以判断待检测的半导体器件的有源区转角受损的概率，从而判断出所述待检测的半导体器件是否合格，方便高效。

进一步的，所述有源区的形状为三角形时，由于在形成浅沟槽隔离结构时三角形的有源区转角比矩形的有源区转角更容易受到损伤，所述检测结构与待检测的半导体器件相比受损的概率更大，通过检测所述检测结构，就能更准确地判断出所述待检测的半导体器件是否合格。

本发明还提供了一种利用所述检测结构进行检测的检测方法，包括：将检测电压施加到所述有源区和多晶硅层两端；通过测量所述检测结构的栅氧化层的击穿电压，检测出所述有源区转角表面形成的栅氧化层是否变薄，所述有源区转角是否受损；由于所述检测结构和待检测的半导体器件采用同一形成工艺形成，根据所述检测结构的检测结果，推测出待检测的半导体器件有源区转角受到损伤的概率。

本发明实施例的检测结构与待检测的半导体器件采用同一形成工艺形成，使得所述检测结构与待检测的半导体器件的有源区转角相比受损的概率相同或更高。其中，所述检测结构可以单独形成，形成所述检测结构的工艺和工艺参数与形成待检测的半导体器件的工艺和工艺参数相同，通过检测不同形成工艺形成的检测结构来推断不同形成工艺形成的待检测的半导体器件的有源区转角受损的概率；所述检测结构也可以与待检测的半导体器件在同一晶圆上同时制作，只要检测所述检测结构，就可以判断位于同一晶圆上的待检测的半导体器件有源区转角受损的概率。

由于很难直接检测所述待检测的半导体器件有源区转角是否受损，即使检测也只能一个有源区转角一个有源区转角地进行测试，如果需要测试的样本为100，则需要对100个有源区转角进行测试，效率太低。利用本发明实施例的检测结构，只需要对所述检测结构进行一次检测，就能推断出待检测的半导体器件有源区转角是否受损的概率，从而判断出待检测的半导体器件是否合格，方便高效。

因此，所述检测方法具体包括：将检测电压通过第一金属层和第二金属层施加到所述有源区和多晶硅层，通过调整检测电压的大小来测得所述检测结构的栅氧化层的击穿电压：如果所述测得的击穿电压小于标准击穿电压，则说明部分有源区转角表面的栅氧化层变薄了，部分有源区转角在利用HDPCVD形成浅沟槽隔离结构时受到了损伤；如果所述测得的击穿电压等于标准击穿电压，这表明所述有源区转角表面的栅氧化层没有变薄，所述有源区转角没有在利用HDPCVD形成浅沟槽隔离结构时受到了损伤。所述标准击穿电压为正常情况下形成的栅氧化层所能承受的击穿电压。

在其中一个实施例中，所述栅氧化层的标准击穿电压范围为6.5V～7.5V，当至少有一个有源区转角受损时，受损的有源区转角表面形成的栅氧化层的厚度就变小，抗击穿能力变差，所述栅氧化层的击穿电压就降到了4.5V～5V。当测得的击穿电压位于4.5V和5V之间时，就说明所述检测结构的至少有一个有源区转角受到了损伤。

为了更好的理解本发明，以有源区数量为100个的检测结构为例做示范性介绍。当检测到所述检测结构中至少有一个有源区转角受到了损伤，则表明所述检测结构中有源区转角受损的概率至少为1％，由于所述检测结构与待检测的半导体器件是采用同一形成工艺形成，可以推断出所述待检测的半导体器件的有源区转角受损的概率至少为1％，所述待检测的半导体器件的不合格率也至少为1％。当工艺要求的不合格率为要小于1％时，则所述检测结构的有源区数量至少为100个，且当所述检测结构中的100个有源区转角都没有受损时，所述待检测的半导体器件才被认为合格。上述例子中示出的合格率和有源区数量仅为便于充分理解本发明，实际的合格率和有源区数量根据具体的工艺要求而定。

当使用如图10所示的检测结构进行检测时，由于所述有源区的形状为三角形，利用HDPCVD形成浅沟槽隔离结构时更容易将所述有源区转角造成损伤，使得所述检测结构的有源区转角受损的概率要大于待检测的半导体器件中有源区转角受损的概率。

为了更好的理解本发明，以有源区数量为100个的检测结构为例做示范性介绍。当工艺要求的不合格率为小于1％，则所述检测结构的有源区数量为至少为100个，通过检测得知所述检测结构中有源区转角没有受损，说明所述检测结构中有源区转角受损的概率小于1％。并且由于所述检测结构的三角形有源区转角更容易受损，所述检测结构的有源区转角受损的概率要大于待检测的半导体器件中有源区转角受损的概率，这表明利用该形成工艺形成的待检测的半导体器件的有源区转角受损的概率要远远小于1％，符合工艺要求，所述待检测的半导体器件合格。利用形成有三角形有源区的检测结构对检测有源区转角是否受损更为灵敏，使得推测得到的待检测的半导体器件是否合格的检测结果更加准确。上述例子中示出的合格率和有源区数量仅为便于充分理解本发明，实际的合格率和有源区数量根据具体的工艺要求而定。

所述检测结构具有若干数量的多边形有源区，通过同时测得所述检测结构中若干个有源区转角表面的栅氧化层的击穿电压，可以检测出所有位于有源区转角表面的栅氧化层是否变薄，从而可以检测出所述检测结构是否有部分有源区转角受到损伤，且由于所述检测结构与待检测的半导体器件采用同一形成工艺形成，所述检测结构与待检测的半导体器件相比受损的概率相同或更大，通过检测所述检测结构，就可以判断待检测的半导体器件的有源区转角受损的概率，从而判断出所述待检测的半导体器件是否合格，方便高效。

进一步的，所述有源区的形状为三角形时，由于在形成浅沟槽隔离结构时三角形的有源区转角比矩形的有源区转角更容易受到损伤，所述检测结构与待检测的半导体器件相比受损的概率更大，通过检测所述检测结构，就能更准确地判断出所述待检测的半导体器件是否合格。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种检测结构，其特征在于，包括：

半导体衬底，位于所述半导体衬底第一区域内的若干多边形有源区，位于所述半导体衬底第一区域内且形成在所述有源区周围的浅沟槽隔离结构，位于所述半导体衬底第二区域内的离子掺杂区；

覆盖所述有源区和浅沟槽隔离结构的栅氧化层，位于所述栅氧化层表面的多晶硅层；

覆盖所述半导体衬底和多晶硅层的介质层，位于所述多晶硅层表面且贯穿所述介质层的第一导电插塞，位于所述离子掺杂区表面且贯穿所述介质层的第二导电插塞；

位于所述第一导电插塞和介质层表面的第一金属层，位于所述第二导电插塞和介质层表面的第二金属层。

2.如权利要求1所述的检测结构，其特征在于，所述有源区的形状为矩形或三角形。

3.如权利要求2所述的检测结构，其特征在于，所述有源区的形状为等腰直角三角形或等边三角形。

4.如权利要求1所述的检测结构，其特征在于，所述检测结构第一区域内形成的有源区数量范围为100～10000个。

5.如权利要求1所述的检测结构，其特征在于，所述第一区域和第二区域相邻。

6.一种如权利要求1所述的检测结构的形成方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底第一区域内形成若干多边形有源区，在所述半导体衬底第二区域内形成离子掺杂区；

在所述半导体衬底第一区域内形成浅沟槽隔离结构，所述浅沟槽隔离结构形成于所述有源区的周围；

在所述浅沟槽隔离结构和有源区表面形成栅氧化层，在所述栅氧化层表面形成多晶硅层；

在所述半导体衬底和多晶硅层表面形成介质层；

在所述多晶硅层表面形成贯穿所述介质层的第一导电插塞，在所述离子掺杂区表面形成贯穿所述介质层的第二导电插塞，在所述第一导电插塞和介质层表面形成第一金属层，在所述第二导电插塞和介质层表面的第二金属层。

7.如权利要求6所述的检测结构的形成方法，其特征在于，所述形成浅沟槽隔离结构的工艺为高密度等离子化学气相沉积。

8.如权利要求6所述的检测结构的形成方法，其特征在于，所述检测结构与待检测的半导体器件采用同一形成工艺形成。

9.如权利要求8所述的检测结构的形成方法，其特征在于，所述检测结构与待检测的半导体器件在不同晶圆中形成，或与待检测的半导体器件在同一晶圆中形成。

10.一种利用如权利要求1至5任意一项所述的检测结构进行检测的检测方法，其特征在于，包括：

将检测电压施加到所述有源区和多晶硅层两端；

通过测量所述检测结构的栅氧化层的击穿电压，检测出所述有源区转角表面形成的栅氧化层是否变薄、所述有源区转角是否受损；

根据所述检测结构的检测结果，判断待检测的半导体器件有源区转角是否损伤。

Images