CN116230692A - 一种栅介质层可靠性测试结构及测试方法 - Google Patents
一种栅介质层可靠性测试结构及测试方法 Download PDFInfo
- Publication number
- CN116230692A CN116230692A CN202310500457.8A CN202310500457A CN116230692A CN 116230692 A CN116230692 A CN 116230692A CN 202310500457 A CN202310500457 A CN 202310500457A CN 116230692 A CN116230692 A CN 116230692A
- Authority
- CN
- China
- Prior art keywords
- gate dielectric
- dielectric layer
- reliability
- test
- electrical performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 120
- 238000010998 test method Methods 0.000 title abstract description 13
- 238000000605 extraction Methods 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000002955 isolation Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000001039 wet etching Methods 0.000 claims abstract description 27
- 239000003989 dielectric material Substances 0.000 claims abstract description 23
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000015556 catabolic process Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000011056 performance test Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种栅介质层可靠性测试结构及测试方法，该测试结构包括晶圆结构、栅介质层、导电层、第一引出电极及第二引出电极，其中，晶圆结构包括衬底及嵌于衬底中的多个间隔的隔离结构，位于相邻两个隔离结构之间的衬底作为有源区；多个间隔设置的栅介质层覆盖有源区的显露表面，栅介质层是由覆盖晶圆结构上表面的栅介质材料层通过湿法刻蚀或干法刻蚀与湿法刻蚀结合的方法刻蚀形成；导电层覆盖栅介质层及隔离结构显露表面；第一、二引出电极分别与导电层及衬底电连接。本发明通过将栅介质材料层分成多个间隔设置的栅介质层，放大侧掏区域对测试结构电性能的影响，以便于从电性能参数的数值变化上评估栅介质层的可靠性，节省器件制作时间。
Description
技术领域
本发明属于半导体集成电路制造领域，涉及一种栅介质层可靠性测试结构及测试方法。
背景技术
当IC芯片（Integrated Circuit Chip）的高压器件中存在两至三种不同厚度栅氧时，常用的方案是先用炉管生长第一种栅氧，然后在需要生长第二栅氧的位置刻蚀掉初始的氧化层，再用炉管生长第二种栅氧，以此类推，得到多层栅氧的栅氧结构。
由于栅氧下方为单晶衬底，干法刻蚀对栅氧与衬底的选择性不高，导致干法刻蚀易造成晶格损伤，所以在栅氧刻蚀的时候一般采用湿法刻蚀的方案，或者采用干法刻蚀与湿法刻蚀结合的刻蚀方案。当所需要刻蚀栅氧厚度比较大且采用纯湿法刻蚀时，容易发生侧掏。侧掏区域比正常的栅氧厚度更薄，更容易被击穿，进而影响器件的功能和可靠性，如图1及图2所示，分别为高压器件的栅极的扫描电镜（SEM）图及高压器件的栅极的剖面结构示意图，包括衬底01、栅氧层02及栅极03。
然而目前测量栅氧结构可靠性的测试结构（Test Key，简称TSK）复杂，多通过短路工艺进行，且测试过程较耗时较长。
因此，急需寻找一种结构简单且能够快速测试出器件中栅介质层的可靠性的栅介质层可靠性测试结构。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种栅介质层可靠性测试结构及测试方法，用于解决现有技术中湿法刻蚀后的栅介质层的可靠性测试结构复杂及测试耗时较长的问题。
为实现上述目的及其他相关目的，本发明提供了一种栅介质层可靠性测试结构，包括：
晶圆结构，包括衬底及嵌于所述衬底中的多个间隔设置的隔离结构，位于相邻两个所述隔离结构之间的所述衬底作为有源区；
多个间隔设置的栅介质层，覆盖所述有源区的显露表面，所述栅介质层是由覆盖所述晶圆结构上表面的栅介质材料层通过湿法刻蚀或者干法刻蚀与湿法刻蚀结合的方法刻蚀形成；
导电层，覆盖所述栅介质层及所述隔离结构的显露表面；
第一引出电极，与所述导电层电连接；
第二引出电极，与所述衬底电连接。
可选地，所述隔离结构包括隔离沟槽及填充所述隔离沟槽的隔离层。
可选地，所述栅介质层包括多层不同的介电层。
可选地，所述栅介质层的侧壁与所述栅介质层的底面之间的夹角小于90°。
可选地，所述导电层的材质包括多晶硅。
本发明还提供了一种栅介质层可靠性的测试方法，包括以下步骤：
提供一上述所述的栅介质层可靠性测试结构，并提供所述栅介质层的参考电性能参数；
将所述第一引出电极及所述第二引出电极分别与电源模块的第一输出电极和第二输出电极电连接；
调整所述电源模块的参数对所述测试结构进行电性能测试，并将测试得到的测试电性能参数与所述参考电性能参数对比，以评估所述栅介质层的可靠性。
可选地，所述电源模块上设有测试所述测试结构容抗的容抗测试模块。
可选地，所述电源模块上设有显示测试过程中电流-电压变化曲线的电流-电压曲线显示模块。
可选地，所述测试电性能参数包括容抗及击穿电压中的至少一种；所述参考电性能参数包括容抗及击穿电压中的至少一种。
可选地，所述测试电性能参数为所述击穿电压时，通过调整所述电源模块的输出电压来测试所述栅介质层的所述击穿电压。
如上所述，本发明的栅介质层可靠性测试结构及测试方法通过湿法刻蚀将所述栅介质材料层划分成多个覆盖所述有源区的所述栅介质层，使湿法刻蚀造成的侧掏区域增多，从而增大侧掏区域对所述测试结构的电性能参数的影响，以便于从电性能参数上评估所述栅介质层的可靠性，再设置所述导电层，且所述导电层覆盖所述栅介质层及所述隔离结构的显露表面，并设置分别与所述导电层及所述衬底电连接的所述第一引出电极和所述第二引出电极，继而得到测试所述栅介质层可靠性的测试结构，通过所述电源模块于所述第一引出电极和所述第二引出电极上施加预设频率的交流电，以测得所述测试结构的容抗值，将测得的容抗值与所述参考电性能参数对比，评估出所述栅介质层的可靠性；通过所述电源模块于所述第一引出电极和所述第二引出电极上施加电压值逐渐递增的直流电，以测得所述栅介质层的击穿电压，将测得的击穿电压值与所述参考电性能参数进行对比，评估出所述栅介质层的可靠性。此外，采用该测试结构对制备器件过程中的所述栅介质层的可靠性进行测试，测试方法简单，节省了测试所述栅介质层可靠性的时间，继而节省了制作器件的时间，降低了由所述栅介质层可靠性差导致产品不良的几率，具有高度产业利用价值。
附图说明
图1显示为高压器件的栅极的SEM图。
图2显示为高压器件的栅极的剖面结构示意图。
图3显示为本发明的栅介质层可靠性测试结构的局部剖面结构示意图。
图4显示为本发明的栅介质层可靠性测试结构的结构示意图。
图5显示为本发明的栅介质层可靠性测试方法的测试流程图。
附图标号说明：01 衬底结构，02 栅氧层，03 栅极，1 晶圆结构，11 衬底，12 隔离结构，13 有源区，14 隔离沟槽，15 隔离层，2 栅介质层，3 导电层，4 第一引出电极，5 第二引出电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种栅介质层可靠性测试结构，如图3及图4所示，分别为所述栅介质层可靠性测试结构的局部剖面结构示意图及所述栅介质层可靠性测试结构的结构示意图，包括晶圆结构1、栅介质层2、导电层3、第一引出电极4及第二引出电极5，其中，所述晶圆结构1包括衬底11及嵌于所述衬底11中的多个间隔设置的隔离结构12，位于相邻两个所述隔离结构12之间的所述衬底11作为有源区13；多个间隔设置的所述栅介质层2覆盖所述有源区13的显露表面，所述栅介质层2是由覆盖所述晶圆结构1上表面的栅介质材料层通过湿法刻蚀或者干法刻蚀与湿法刻蚀结合的方法刻蚀形成；所述导电层3覆盖所述栅介质层2及所述隔离结构12的显露表面；所述第一引出电极4与所述导电层3电连接；所述第二引出电极5与所述衬底11电连接。
具体的，所述衬底11的材质包括硅、硅锗、碳化硅或者其他适合的半导体材料。
具体的，所述衬底11的导电类型包括第一导电类型及第二导电类型中的一种。
具体的，所述第一导电类型包括N型或者P型中的一种，所述第二导电类型包括N型或者P型中的一种，且所述第一导电类型与所述第二导电类型的导电类型相反。
具体的，在保证器件性能的情况下，所述衬底11的厚度、尺寸及掺杂浓度可以根据实际情况进行选择，这里不再限制。
作为示例，所述隔离结构12包括隔离沟槽14及填充所述隔离沟槽14的隔离层15。
具体的，在保证器件性能的情况下，所述隔离沟槽14的深度及开口尺寸可以根据实际情况进行选择，这里不再限制。这里的深度是所述隔离沟槽14的底面到所述隔离沟槽14的开口处之间的距离。
具体的，所述隔离层15的材质包括氧化硅、氮化硅或者其他适合的介电材料。
具体的，形成所述隔离层15的方法包括化学气相沉积、物理气相沉积或者其他适合的方法。
具体的，在保证器件性能的情况下，相邻两个所述隔离结构12之间的距离可以根据实际情况进行设置，这里不再限制。
具体的，形成所述栅介质层2包括以下步骤：于所述晶圆结构1的上表面形成覆盖所述晶圆结构1上表面的所述栅介质材料层；于所述栅介质材料层的上表面形成图案化的光刻胶层，基于图案化的所述光刻胶层刻蚀所述栅介质材料层，以得到所述栅介质层2。
作为示例，所述栅介质层2包括多层不同的介电层（未图示），即所述栅介质材料层包括多层厚度不同或者材质不同介电层。
具体的，形成所述栅介质材料层的方法包括化学气相沉积、物理气相沉积或者其他适合的方法。
具体的，由于干法刻蚀对所述衬底11与所述栅介质材料层的选择性不高，而湿法刻蚀的刻蚀剂对所述衬底11及所述栅介质材料层的选择性相对较高，为了避免刻蚀所述栅介质材料层的过程中损伤所述衬底11，通常选用湿法刻蚀，或者先进行干法刻蚀部分所述栅介质材料层，再采用湿法刻蚀对剩余的所述栅介质材料层进行刻蚀，以避免形成所述栅介质层2的过程中损伤所述衬底11。
作为示例，所述栅介质层2的侧壁与所述栅介质层2的底面之间的夹角小于90°。
具体的，由于需要采用湿法刻蚀对所述栅介质材料层进行刻蚀，而湿法刻蚀的各向同性刻蚀特性，在形成的所述栅介质层2的过程中容易发生侧掏，导致所述栅介质层2的侧壁倾斜，所述栅介质层2的侧壁与底面之间的夹角小于90°，所述栅介质层2边缘相对于所述栅介质层2的中间区域较薄，继而使所述栅介质层2更容易被击穿，影响器件的性能及可靠性。
具体的，形成所述导电层3的方法包括化学气相沉积、物理气相沉积或者其他适合的方法。
作为示例，所述导电层3的材质包括多晶硅或者其他适合的导电材料。本实施例中，采用多晶硅作为所述导电层3，且多晶硅的导电类型与所述衬底11的导电类型相同。
具体的，在保证测试结构性能的情况下，所述导电层3的厚度可以根据实际情况进行设置，这里不再限制。
具体的，所述第一引出电极4的材质包括Ti、TiN、Ag、Au、Cu、Al、W、Ni、Zn、Pt或者其他适合的导电材料。
具体的，形成所述第一引出电极4的方法为常用的电极形成方法，这里不再赘述。
具体的，所述第二引出电极5的材质包括Ti、TiN、Ag、Au、Cu、Al、W、Ni、Zn、Pt或者其他适合的导电材料。
具体的，形成所述第二引出电极5的方法为常用的电极形成方法，这里不再赘述。
具体的，由于采用湿法刻蚀将所述栅介质材料层划分成多个间隔设置的所述栅介质层2，且所述栅介质层2上的侧掏区域相较于所述栅介质材料层的侧掏区域的形貌近似相同，使所述栅介质层2相对于所述栅介质材料层上发生侧掏区域的面积之和明显增加，从而放大了侧掏区域对所述栅介质层的可靠性的影响，使所述测试结构的电性能的变化更加明显，以便于从电性能参数的数值变化上评估所述栅介质层2的可靠性。
具体的，由于所述栅介质层2相对于所述栅介质材料层中侧掏区域面积的增多，使所述测试结构的电性能参数变化明显，通过设置覆盖所述栅介质层及所述隔离结构显露表面的所述导电层3，并将所述导电层3与所述衬底11分别与所述第一引出电极4及所述第二引出电极5电连接，便于测量所述测试结构的电性能参数值。
本实施例的栅介质层可靠性测试结构通过湿法刻蚀或者干法刻蚀与湿法刻蚀结合的方法将所述栅介质材料层划分成多个所述栅介质层2，以增大侧掏区域的面积，使侧掏区域对所述测试结构的电性能参数的影响增大，便于测量所述测试结构的电性能参数的数值，继而便于从电性能参数的数值变化评估所述栅介质层2的可靠性。
实施例二
本实施例提供一种栅介质层可靠性的测试方法，如图5所示，为所述栅介质层可靠性的测试方法的测试流程图，包括以下步骤：
S1：提供一实施例一中所述的栅介质层可靠性测试结构，并提供所述栅介质层的参考电性能参数；
S2：将所述第一引出电极及所述第二引出电极分别与电源模块的第一输出电极和第二输出电极电连接；
S3：调整所述电源模块的参数对所述测试结构进行电性能测试，并将测试得到的测试电性能参数与所述参考电性能参数对比，以评估所述栅介质层的可靠性。
具体的，执行所述步骤S1及所述步骤S2：提供一实施例一中所述的栅介质层可靠性测试结构，并提供所述栅介质层2的参考电性能参数；将所述第一引出电极4及所述第二引出电极5分别与电源模块的第一输出电极和第二输出电极电连接。
作为示例，所述电源模块上设有测试所述测试结构容抗的容抗测试模块，以便于在测试所述栅介质层2的可靠性的过程中，读取所述测试结构的容抗值的变化。
作为示例，所述电源模块上设有显示测试过程中电流-电压变化曲线的电流-电压曲线显示模块，以便于在测试所述栅介质层2的可靠性的过程中，读取所述栅介质层2的击穿电压的数值。
作为示例，所述测试电性能参数包括容抗及击穿电压中的至少一种；所述参考电性能参数包括容抗及击穿电压中的至少一种。本实施例中，所述参考电性参数中含有达到制备的各种器件可靠要求的所述栅介质层2的容抗值范围及击穿电压值范围。
具体的，所述测试电性能参数至少与所述参考电性能参数中的一种参数类型相同。
具体的，请执行所述步骤S3：调整所述电源模块的参数对所述测试结构进行电性能测试，并将测试得到的测试电性能参数与所述参考电性能参数对比，以评估所述栅介质层2的可靠性。
具体的，由于所述导电层3覆盖所述栅介质层2及所述隔离结构12的显露表面，导致所述导电层3与所述衬底11之间间隔所述隔离结构12及所述栅介质层2，而所述栅介质层2覆盖所述有源区13的显露表面且显露出所述隔离结构12的上表面，继而使所述导电层3与所述衬底11之间无法形成电连接，便于测量所述测试结构的容抗及击穿电压，且所述测试结构的容抗（电容值）或者击穿电压（即耐击穿性能）由所述栅介质层2的形貌及厚度决定。
具体的，所述测试结构的电容值
，其中，/>
为所述栅介质层2的相对介电常数，/>
为所述导电层3与所述衬底11的正对面积，/>
为静电力常量，/>
为所述导电层3与所述衬底11之间的等效距离。
具体的，所述测试结构的容抗值
，其中，/>
为施加在所述第一引出电极4及所述第二引出电极5上的电压频率，/>
为所述测试结构的电容值。
具体的，所述栅介质层2的上下两侧的所述导电层3与所述衬底11组成的结构的电容值则由所述栅介质层2的等效厚度决定（所述栅介质层2的等效厚度影响所述导电层3与所述衬底11之间的等效距离），即所述测试结构的容抗值由所述栅介质层2的等效厚度决定，由于所述栅介质层2的侧壁发生侧掏（倾斜），导致所述栅介质层2的等效厚度降低（即降低所述导电层3与所述衬底11之间的等效距离
降低），继而使所述测试结构的电容值增大，从而使所述测试结构的容抗值降低。
具体的，所述测试电性能参数为容抗值时，调整所述电源模块的输出参数，以使所述电源模块输出交流电，即所述第一引出电极4与所述第二引出电极5之间施加的电压为交流电压，且所述电源模块输出的交流电不会造成所述测试结构中所述栅介质层2的击穿。
具体的，所述测试电性能参数为容抗值时，基于所述电源模块上的所述容抗测试模块读出所述测试结构的测试容抗值，将测试容抗值与所述参考电性能参数中容抗值进行对比，以评估所述栅介质层2的可靠性。
具体的，在保证所述测试结构中所述栅介质层2不发生击穿的情况下，所述预设频率的频率值可以根据实际情况进行选择，这里不再限制；施加于所述第一引出电极4与所述第二引出电极5之间的交流电的峰值可以根据实际情况进行选择，这里不再限制；施加于所述第一引出电极4与所述第二引出电极5之间的交流电的波形可以根据实际情况进行选择，这里不再限制。本实施例中，所述预设频率为100 kHz，施加于所述第一引出电极4与所述第二引出电极5之间的交流电的波形为正弦波形。
具体的，在保证所要制备器件的可靠性的情况下，所述参考电性能参数中容抗值的范围可根据所要制备器件的需要选择，这里不再限制。
作为示例，所述测试电性能参数为所述击穿电压时，通过调整所述电源模块的输出电压来测试所述栅介质层2的所述击穿电压。
具体的，所述测试结构的耐击穿性能由所述栅介质层2的厚度及形貌决定，由于形成所述栅介质层2的过程中，湿法刻蚀的刻蚀剂在对所述栅介质材料层进行刻蚀时，具有各向同性，导致形成的所述栅介质层2的侧壁发生侧掏，从而使所述栅介质层2的侧壁的厚度较于正常的所述栅介质层2的厚度较薄，继而导致所述栅介质层2的侧壁区域相较于所述栅介质层2的中间区域更容易发生击穿，降低所述测试结构的击穿电压，且所述栅介质层2的侧壁发生的侧掏越严重（即所述栅介质层2的侧壁与所述栅介质层2的底面之间的夹角越小），所述测试结构测得的击穿电压相应的也就越低。
具体的，通过于所述第一引出电极4及所述第二引出电极5上施加电压差值逐渐递增的直流电压，直至所述测试结构中的所述栅介质层2发生击穿，以得到所述栅介质层2的击穿电压值，基于所述测试结构测得的击穿电压值评估所述栅介质层2的可靠性。
具体的，在保证初始于所述测试结构上施加电压时所述栅介质层2不发生击穿的情况下，施加于所述第一引出电极4与所述第二引出电极5上的直流电压的初始电压差值（即所述第一引出电极4与所述第二引出电极5之间的初始电压差值）可以根据实际情况进行选择，这里不再限制。本实施例中，所述第一引出电极4与所述第二引出电极5之间的初始电压差值自0V逐渐递增。
具体的，所述测试电性参数为击穿电压时，调整所述电源模块的输出参数，以使所述电源模块输出直流电，即所述第一引出电极4与所述第二引出电极5之间施加的电压为直流电压，且调整所述电源模块输出的电压值的过程中，使所述电源模块的输出电压值逐渐递增，直至所述测试结构中的所述栅介质层2发生击穿。
具体的，所述测试电性能参数为击穿电压时，基于所述电源模块上的所述电流-电压曲线显示模块读出所述栅介质层2的击穿电压值，将测得的击穿电压值与所述参考电性能参数中击穿电压值进行对比，以评估所述栅介质层2的可靠性。
具体的，通过采用实施例一中的所述测试结构，可以快速评估出湿法刻蚀得到的所述栅介质层2的可靠性，节省了制作器件的时间，且测试方法简单。
具体的，通过采用实施例一中所述的测试结构对制备的器件的所述栅介质层2进行可靠性测试，降低了由所述栅介质层2的可靠性差导致的器件不合格的几率。
本实施例的栅介质层可靠性测试方法通过采用实施例一中所述的测试结构对所述栅介质层2的可靠性进行测试，通过于所述第一引出电极4与所述第二引出电极5上施加预设频率的交流电，从而测得所述测试结构的容抗值，基于所述测试结构的容抗值评估所述栅介质层2的可靠性；通过于所述第一引出电极4与所述第二引出电极5上施加电压差值逐渐递增的直流电压，以测得所述栅介质层2的击穿电压，继而基于所述栅介质层2的击穿电压评估所述栅介质层2的可靠性；此外，利用所述测试结构测量所述栅介质层2的可靠性，节省了制作器件的时间，测试方法简单，降低了由所述栅介质层2的可靠性差导致的器件不合格的几率。
综上所述，本发明的栅介质层可靠性测试结构及测试方法通过湿法刻蚀或者干法刻蚀与湿法刻蚀结合的方法将栅介质材料层划分成多个覆盖有源区显露表面的栅介质层，以使湿法刻蚀形成的栅介质层发生侧掏区域对于栅介质材料层发生侧掏区域的面积增多，放大侧掏区域对测试结构的电性能参数的影响，以便于从电性能参数方面评估栅介质层可靠性的影响，再设置覆盖栅介质层及隔离结构显露表面的导电层，将导电层及衬底分别与第一引出电极和第二引出电极电连接以得到测量栅介质层可靠性的测试结构，于第一引出电极及第二引出电极上施加交流电或者直流电，测出测试结构的容抗值或者击穿电压值，并容抗值或者击穿电压值与参考电性能参数进行对比，以评估出栅介质层的可靠性，且利用该测试结构对制备器件过程中的栅介质层的可靠性进行测试，测试方法简单，节省了制作器件的时间，降低了由栅介质层可靠性差造成产品不良的几率。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种栅介质层可靠性测试结构，其特征在于，包括以下步骤：
晶圆结构，包括衬底及嵌于所述衬底中的多个间隔设置的隔离结构，位于相邻两个所述隔离结构之间的所述衬底作为有源区；
多个间隔设置的栅介质层，覆盖所述有源区的显露表面，所述栅介质层是由覆盖所述晶圆结构上表面的栅介质材料层通过湿法刻蚀或者干法刻蚀与湿法刻蚀结合的方法刻蚀形成；
导电层，覆盖所述栅介质层及所述隔离结构的显露表面；
第一引出电极，与所述导电层电连接；
第二引出电极，与所述衬底电连接。
2.根据权利要求1所述的栅介质层可靠性测试结构，其特征在于：所述隔离结构包括隔离沟槽及填充所述隔离沟槽的隔离层。
3.根据权利要求1所述的栅介质层可靠性测试结构，其特征在于：所述栅介质层包括多层不同的介电层。
4.根据权利要求1所述的栅介质层可靠性测试结构，其特征在于：所述栅介质层的侧壁与所述栅介质层的底面之间的夹角小于90°。
5.根据权利要求1所述的栅介质层可靠性测试结构，其特征在于：所述导电层的材质包括多晶硅。
6.一种栅介质层可靠性的测试方法，其特征在于，包括以下步骤：
提供一如权利要求1~5任意一项所述的栅介质层可靠性测试结构，并提供所述栅介质层的参考电性能参数；
将所述第一引出电极及所述第二引出电极分别与电源模块的第一输出电极和第二输出电极电连接；
调整所述电源模块的参数对所述测试结构进行电性能测试，并将测试得到的测试电性能参数与所述参考电性能参数对比，以评估所述栅介质层的可靠性。
7.根据权利要求6所述的栅介质层可靠性的测试方法，其特征在于：所述电源模块上设有测试所述测试结构容抗的容抗测试模块。
8.根据权利要求6所述的栅介质层可靠性的测试方法，其特征在于：所述电源模块上设有显示测试过程中电流-电压变化曲线的电流-电压曲线显示模块。
9.根据权利要求6所述的栅介质层可靠性的测试方法，其特征在于：所述测试电性能参数包括容抗及击穿电压中的至少一种；所述参考电性能参数包括容抗及击穿电压中的至少一种。
10.根据权利要求9所述的栅介质层可靠性的测试方法，其特征在于：所述测试电性能参数为所述击穿电压时，通过调整所述电源模块的输出电压来测试所述栅介质层的所述击穿电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310500457.8A CN116230692A (zh) | 2023-05-06 | 2023-05-06 | 一种栅介质层可靠性测试结构及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310500457.8A CN116230692A (zh) | 2023-05-06 | 2023-05-06 | 一种栅介质层可靠性测试结构及测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116230692A true CN116230692A (zh) | 2023-06-06 |
Family
ID=86571595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310500457.8A Pending CN116230692A (zh) | 2023-05-06 | 2023-05-06 | 一种栅介质层可靠性测试结构及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230692A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340242A (ja) * | 2004-05-24 | 2005-12-08 | Sumco Corp | Ｓｏｉ基板のゲート酸化膜の評価方法 |
| US20100164004A1 (en) * | 2008-12-29 | 2010-07-01 | Texas Instruments Incorporated | Methods for reducing gate dielectric thinning on trench isolation edges and integrated circuits therefrom |
| CN102931170A (zh) * | 2011-08-08 | 2013-02-13 | 中芯国际集成电路制造(上海)有限公司 | 一种检测结构及形成方法和检测方法 |
| CN103779326A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | Goi测试电路结构 |
| CN114975230A (zh) * | 2022-07-26 | 2022-08-30 | 广州粤芯半导体技术有限公司 | 半导体器件制作方法及半导体器件 |
| CN115629237A (zh) * | 2022-11-02 | 2023-01-20 | 长鑫存储技术有限公司 | 测试方法、测试电路、控制器和半导体存储器 |
-
2023
- 2023-05-06 CN CN202310500457.8A patent/CN116230692A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340242A (ja) * | 2004-05-24 | 2005-12-08 | Sumco Corp | Ｓｏｉ基板のゲート酸化膜の評価方法 |
| US20100164004A1 (en) * | 2008-12-29 | 2010-07-01 | Texas Instruments Incorporated | Methods for reducing gate dielectric thinning on trench isolation edges and integrated circuits therefrom |
| CN102931170A (zh) * | 2011-08-08 | 2013-02-13 | 中芯国际集成电路制造(上海)有限公司 | 一种检测结构及形成方法和检测方法 |
| CN103779326A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | Goi测试电路结构 |
| CN114975230A (zh) * | 2022-07-26 | 2022-08-30 | 广州粤芯半导体技术有限公司 | 半导体器件制作方法及半导体器件 |
| CN115629237A (zh) * | 2022-11-02 | 2023-01-20 | 长鑫存储技术有限公司 | 测试方法、测试电路、控制器和半导体存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8865482B2 (en) | Method of detecting the circular uniformity of the semiconductor circular contact holes | |
| JP2013243418A (ja) | モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム | |
| US20120187400A1 (en) | Test structure for detection of gap in conductive layer of multilayer gate stack | |
| US5596207A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| US20070170934A1 (en) | Method and Apparatus for Nondestructive Evaluation of Semiconductor Wafers | |
| US8004290B1 (en) | Method and apparatus for determining dielectric layer properties | |
| CN103822948B (zh) | 半导体器件的测试方法 | |
| US9070652B2 (en) | Test structure for semiconductor process and method for monitoring semiconductor process | |
| CN116230692A (zh) | 一种栅介质层可靠性测试结构及测试方法 | |
| CN103943608B (zh) | 一种检测多晶硅残留的测试结构 | |
| CN103824802B (zh) | 半导体结构的形成方法 | |
| CN103943527B (zh) | 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法 | |
| WO2022142372A1 (zh) | 一种浮置源极接触刻蚀工艺的测试结构以及监控方法 | |
| CN103904000B (zh) | 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法 | |
| TWI714494B (zh) | 淺溝渠隔離結構中的針狀缺陷的監測方法 | |
| US20080290889A1 (en) | Method of destructive testing the dielectric layer of a semiconductor wafer or sample | |
| CN103943609A (zh) | 栅边界氧化层完整性测试结构 | |
| CN113871311A (zh) | 第一层金属与其下层栅极物理短接缺陷的检测方法及结构 | |
| CN103887195B (zh) | 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法 | |
| JP4506181B2 (ja) | 半導体ウェーハの評価方法 | |
| CN218996657U (zh) | 一种监控FinFET工艺制程中Fin残留的测试结构 | |
| JP3871131B2 (ja) | 空乏層容量測定方法 | |
| CN113363241B (zh) | 测试结构及测试方法 | |
| CN116544131A (zh) | 测试元件组的制备方法、测试元件组及其测试方法 | |
| JP6007507B2 (ja) | トレンチゲート型ｍｏｓ半導体装置のトレンチ平均深さおよびスイッチング特性の評価方法および半導体チップの選別方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230606 |