CN218996657U - 一种监控FinFET工艺制程中Fin残留的测试结构 - Google Patents

Abstract

本实用新型提供一种监控FinFET工艺制程中Fin残留的测试结构，包括至少两个测试单元；所述测试单元包含第一Fin组、第二Fin组、栅极和第一连接结构；所述第一Fin组与所述第二Fin组形成具有拐角的有源区；所述若干测试单元分为对照测试单元和若干实验测试单元；所述对照测试单元还包括第二连接结构和第三连接结构；所述第三连接结构与所述有源区上距离所述第一Fin组最近的所述第二栅极连接，且与该第二栅极两侧的第二连接结构相连接。通过设置所述对照测试单元及所述若干实验测试单元能直接通过检测漏电流而判定是否存在Fin残留，构造简单，易于制造，适用于有源区拐角位置Fin刻蚀工艺中的残留问题监控，有利于提高产品的良率。

Description

一种监控FinFET工艺制程中Fin残留的测试结构

技术领域

本实用新型属于半导体制造及测试技术领域，尤其涉及一种监控FinFET工艺制程中Fin残留的测试结构。

背景技术

随着大规模集成电路工艺技术的不断发展，电路的集成度不断提高，当工艺技术节点小于28nm之后，出现了传统平面MOS器件因性能急剧退化而被三维鳍式场效应晶体管（FinFET）逐渐替代的趋势。与平面晶体管相比，FinFET一般包括半导体衬底、氧化层和栅极结构，半导体衬底上形成有凸出结构，氧化层覆盖半导体衬底的表面以及凸出结构侧壁的一部分，凸出结构超出氧化层的部分成为FinFET的鳍（Fin），栅极结构横跨在鳍上并覆盖鳍的顶部和侧壁，栅极结构包括栅介质层和位于栅介质层上的栅电极。对于FinFET，鳍（Fin）的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。

在半导体结构中，将包括Fin的区域定义为有源区。在FinFET工艺制程中，有源区的形成是一个比较复杂的过程，先形成全局的Fin，然后将不需要的Fin刻蚀掉然后形成有源区。在实际的芯片结构中，有源区具有四边形、L形、U形。在L形或U形有源区的拐角的地方，Fin刻蚀过程由于光学临近效应，容易有一些光刻胶、底部抗反射涂层（Bottom Anti-Reflection Coating，BARC）等材料的残留，造成拐角的Fin刻蚀不干净的现象发生，最终导致邻近晶体管漏电等问题，而目前并没有相关的手段对该问题进行监控，无法对该生产工艺进行监控及指导，一定程度上造成集成了电路生产过程中的良率损失。

因此目前十分需要研究一种监控FinFET工艺制程中Fin残留的测试结构，能够适用于监控是否存在Fin刻蚀不干净的现象，适用于对FinFET工艺制程进行监控及指导，实现进一步提高良率的目的。

实用新型内容

本实用新型是为解决上述现有技术的全部或部分问题，本实用新型提供了一种监控FinFET工艺制程中Fin残留的测试结构，适用于通过电学测试监控FinFET工艺制程中是否存在Fin残留的现象。

本实用新型提供的一种监控FinFET工艺制程中Fin残留的测试结构，包括至少两个测试单元；所述测试单元包含第一Fin组、第二Fin组、栅极和第一连接结构； 所述第一Fin组和所述第二Fin组分别包含若干Fin；所述第一Fin组的所有Fin部分经过刻蚀形成刻蚀区，所述第一Fin组与所述第二Fin组形成具有拐角的有源区；所述栅极分为第一栅极与第二栅极；所述第一栅极与所述第一连接结构分别横跨所述第一Fin组和所述第二Fin组的所有Fin；所述第二栅极横跨所述第一Fin组的所有Fin以及所述刻蚀区；所述若干测试单元分为对照测试单元和若干实验测试单元；所述对照测试单元还包括第二连接结构和第三连接结构；所述第二连接结构横跨所述第二Fin组的所有Fin，所述第三连接结构与所述有源区上距离所述第一Fin组最近的所述第二栅极连接，且与该第二栅极两侧的第二连接结构相连接。所述对照测试单元用于排除所述有源区上的连接结构到衬底的漏电问题。通过设置所述对照测试单元能够对照预设漏电流标准以排除连接结构到衬底的漏电问题，进而对同样包含所述刻蚀区的所述实验测试单元进行电学测试，如存在漏电流超过预设标准则能快速判定导致漏电是所述刻蚀区存在Fin残留，通过测量漏电流即可直观的反映有源区的拐角的地方是否存在Fin刻蚀不干净的情况，为有效监控FinFET工艺制程中Fin残留提供了可行方案，有利于产品良率的进一步提高。

所述若干实验测试单元包含第一单元；所述第一单元还包括从所述有源区沿所述第二栅极延伸方向延长通过所述刻蚀区的第四连接结构。通过测量所述第一单元是否存在漏电流，能够进一步认定漏电流的通路：是Fin残留和第四连接结构之间的漏电通道，同时说明Fin残留的高度过高，不符合工艺标准，利于评估Fin残留的严重程度，相应指导工艺改进。

所述若干实验测试单元包含第二单元；所述第二单元还包括第五连接结构和第六连接结构；所述第五连接结构从所述有源区沿所述第二栅极延伸方向延长通过所述刻蚀区；所述第六连接结构与所述刻蚀区中距离所述第一Fin组最近的所述第二栅极连接，并与该第二栅极两侧的所述第五连接结构连接。所述刻蚀区中所述第五连接结构与所述第六连接结构接触的地方经过了制造所述第五连接结构与所述第六连接结构的两道刻蚀工艺，其刻蚀的深度更深，对所述第二单元进行电学测试，所测量得到的漏电流能更好地反应Fin刻蚀不干净造成的漏电问题。

所述第六连接结构为栅极接触孔。

所述若干实验测试单元包含第三单元；所述第三单元还包括横跨与所述刻蚀区中距离所述第一Fin组最近的所述第二栅极的第七连接结构。通过第三单元的设置，当测量到所述第三单元的漏电流超过标准时，可以认定漏电流的通路：是Fin残留和所述刻蚀区中的第七连接结构之间的漏电通道，同时说明Fin 残留的高度过高，不符合工艺标准，利于评估Fin残留的严重程度，相应指导工艺改进。

所述第七连接结构为栅极接触孔。

所述第一连接结构和所述第二连接结构为有源区接触孔。

所述第三连接结构为栅极接触孔。

与现有技术相比，本实用新型的主要有益效果：

本实用新型的一种监控FinFET工艺制程中Fin残留的测试结构，构造简单，易于制造，能够方便快捷进行电学测试，适用于FinFET工艺生产过程中L形或U形有源区拐角位置Fin刻蚀工艺中的残留问题监控。通过设置所述对照测试单元及所述实验测试单元能直接通过检测漏电流而判定是否存在Fin残留，确定Fin刻蚀工艺的有效性，还能够通过对所述若干实验测试单元进行电学测试，进一步判断评估出现Fin残留问题的具体情况，对FinFET工艺中的Fin刻蚀工艺起指导作用，有利于进一步提高产品的良率，推动产品的性能与质量的提升。

附图说明

图1为本实用新型实施例一的对照测试单元和实验测试单元侧视示意图。

图2为本实用新型实施例一的对照测试单元和实验测试单元的俯视示意图。

图3为本实用新型实施例二的第二单元侧视示意图。

图4为本实用新型实施例二的第二单元俯视示意图。

图5为本实用新型实施例二的第三单元侧视示意图。

图6为本实用新型实施例二的第三单元俯视示意图。

具体实施方式

下面将对本实用新型具体实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解。附图中，相同结构或功能的部分利用相同的附图标记来标记，出于显示清楚的原因必要时并不是所有示出的部分在全部附图中用所属的附图标记来标记。

实施例一

本实用新型实施例一中，结合图1和图2所示，监控FinFET工艺制程中Fin残留的测试结构，包括至少两个测试单元；每个测试单元都包含第一Fin组Fa、第二Fin组Fb、栅极和第一连接结构C1。第一Fin组Fa和第二Fin组Fb分别包含若干Fin。为了便于说明，栅极分为第一栅极G1与第二栅极G2。其中第一栅极G1横跨第一Fin组Fa和第二Fin组Fb的Fin。示例第一Fin组Fa中对所有Fin的部分经过刻蚀工艺刻蚀形成刻蚀区，第一Fin组Fa中所有Fin未被刻蚀的部分与第二Fin组Fb形成具有拐角的有源区。第二栅极G2横跨第一Fin组Fa的所有Fin以及刻蚀区。示例的若干测试单元根据进行电学测试的需要分为一个对照测试单元St和若干个实验测试单元T。其中，对照测试单元St用于排除有源区上的连接结构到衬底的漏电问题。为了简化附图，图1和图2中以测试结构有两个测试单元，其中一个是对照测试单元St，另一个是实验测试单元T为例进行说明，并不限定测试单元的数量。示例的对照测试单元St还包括第二连接结构C2和第三连接结构C3。第二连接结构C2横跨第二Fin组的所有Fin，第三连接结构C3与有源区上距离第一Fin组Fb中未被刻蚀部分最近的第二栅极G2连接，且与该第二栅极C2两侧的第二连接结构C2相连接。

图1和图2示例的第一连接结构C1和第二连接结构C2为有源区接触孔，第三连接结构C3为栅极接触孔。实际应用中，测试结构的实验测试单元中也可以有其他的实验测试单元，并不限定。

在实际FinFET工艺制程中，由于工艺的精度问题，往往Fin刻蚀没有那么精确，所以在不影响器件性能的情况下，对测量的漏电流有一定的冗余范围，示例的做法中将漏电限制预先定义为值A。示例的衬底有引脚用于进行电学测试的Pin1。电压源通过引脚Pin1分别与对照测试单元St、实验测试单元T中的有源区接触孔与衬底连接并提供电压，测量有源区接触孔与衬底之间的漏电流。在其他工艺没有问题的情况下，对照测试单元St所测量得到的漏电流应小于A。若对照测试单元St的漏电流大于A，则该漏电流是有源区接触孔与栅极接触孔到衬底的漏电流，存在该漏电流是由于第一连接结构C1与第二Fin组Fb之间的漏电造成的，而不是Fin残留导致的，即能够排除由第一连接结构C1和第二连接结构C2到衬底的漏电问题，从而更精确的监控Fin残留造成的漏电问题。若对照测试单元St的漏电流小于A，而对测试单元T测量得到的漏电流也均小于A时，说明有源区的Fin刻蚀工艺没有问题；反之若对照测试单元St的漏电流小于A，若干个实验测试单元T的漏电流任何一个值大于A时，都说明Fin刻蚀工艺有问题，出现了Fin残留的情况，需要对其工艺进行调整。

本实施例中，实验测试单元T为一个第一单元，第一单元中处理第一连接结构C1外还包括从有源区沿所述第二栅极G2延伸方向延长通过刻蚀区的第四连接结构C4。同样并不限定第一单元或其他实验测试单元的数量。当测量得到的第一单元的漏电流大于A时，可以认定漏电流的通路：是Fin残留和第四连接结构之间的漏电通道，同时说明Fin残留的高度过高，不符合工艺标准。

实施例二

实施例二与实施例一的区别主要在于，测试结构的若干实验测试单元除了第一单元还包括第二单元和第三单元。附图3至图6仅示例一个第二单元和一个第三单元，实际应用中实验测试单元可以有多个第二单元和多个第三单元，并不限定。

如图3和图4示例的第二单元包括第五连接结构C5和第六连接结构C6。第五连接结构C5从有源区沿第二栅极G2延伸方向延长通过刻蚀区；第六连接结构C6与刻蚀区中距离第一Fin组最近的第二栅极G2连接，并与该第二栅极G2两侧的第五连接结构C5连接。电压源通过引脚Pin1分别与对照测试单元St、实验测试单元T中的有源区接触孔与衬底连接并提供电压，测量有源区接触孔与衬底之间的漏电流。刻蚀区中的第五连接结构C5与第六连接结构C6接触的地方经过了两道刻蚀工艺，其刻蚀的深度更深，对第二单元进行电学测试，所测量得到的漏电流能更好地反应Fin刻蚀不干净造成的漏电问题。

如图5和图6示例的第三单元包括横跨与刻蚀区中距离第一Fin组最近的第二栅极G2的第七连接结构C7。电压源通过引脚Pin1分别与对照测试单元St、实验测试单元T中的有源区接触孔与衬底连接并提供电压，测量有源区接触孔与衬底之间的漏电流。当测量到第三单元的漏电流大于A时，可以认定漏电流的通路：是Fin残留和刻蚀区中的第七连接结构C7之间的漏电通道，同时说明Fin 残留的高度过高，不符合工艺标准，利于评估Fin残留的严重程度，相应指导工艺改进。本实施例的第六连接结构C6、第七连接结构C7分别是栅极接触孔。

本实用新型为了便于叙述清楚而采用的一些常用的英文名词或字母只是用于示例性指代而非限定性解释或特定用法，不应以其可能的中文翻译或具体字母来限定本实用新型的保护范围。

还需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求保护的范围内。

Claims (8)

1.一种监控FinFET工艺制程中Fin残留的测试结构，其特征在于：包括至少两个测试单元；所述测试单元包含第一Fin组、第二Fin组、栅极和第一连接结构；

所述第一Fin组和所述第二Fin组分别包含若干Fin；所述第一Fin组的所有Fin部分经过刻蚀形成刻蚀区，所述第一Fin组与所述第二Fin组形成具有拐角的有源区；所述栅极分为第一栅极与第二栅极；所述第一栅极与所述第一连接结构分别横跨所述第一Fin组和所述第二Fin组的所有Fin；所述第二栅极横跨所述第一Fin组的所有Fin以及所述刻蚀区；

所述测试单元分为对照测试单元和若干实验测试单元；所述对照测试单元还包括第二连接结构和第三连接结构；所述第二连接结构横跨所述第二Fin组的所有Fin，所述第三连接结构与所述有源区上距离所述第一Fin组最近的所述第二栅极连接，且与该第二栅极两侧的第二连接结构相连接。

2.根据权利要求1所述的监控FinFET工艺制程中Fin残留的测试结构，其特征在于：所述若干实验测试单元包含第一单元；所述第一单元还包括从所述有源区沿所述第二栅极延伸方向延长通过所述刻蚀区的第四连接结构。

3.根据权利要求1所述的监控FinFET工艺制程中Fin残留的测试结构，其特征在于：所述若干实验测试单元包含第二单元；所述第二单元还包括第五连接结构和第六连接结构；所述第五连接结构从所述有源区沿所述第二栅极延伸方向延长通过所述刻蚀区；所述第六连接结构与所述刻蚀区中距离所述第一Fin组最近的所述第二栅极连接，并与该第二栅极两侧的所述第五连接结构连接。

4.根据权利要求3所述的监控FinFET工艺制程中Fin残留的测试结构，其特征在于：所述第六连接结构为栅极接触孔。

5.根据权利要求1所述的监控FinFET工艺制程中Fin残留的测试结构，其特征在于：所述若干实验测试单元包含第三单元；所述第三单元还包括横跨与所述刻蚀区中距离所述第一Fin组最近的所述第二栅极的第七连接结构。

6.根据权利要求5所述的监控FinFET工艺制程中Fin残留的测试结构，其特征在于：所述第七连接结构为栅极接触孔。

7.根据权利要求1-6任一项所述的监控FinFET工艺制程中Fin残留的测试结构，其特征在于：所述第一连接结构和所述第二连接结构为有源区接触孔。

8.根据权利要求7所述的监控FinFET工艺制程中Fin残留的测试结构，其特征在于：所述第三连接结构为栅极接触孔。

Images