CN114975230A - 半导体器件制作方法及半导体器件 - Google Patents

半导体器件制作方法及半导体器件 Download PDF

Info

Publication number
CN114975230A
CN114975230A CN202210881601.2A CN202210881601A CN114975230A CN 114975230 A CN114975230 A CN 114975230A CN 202210881601 A CN202210881601 A CN 202210881601A CN 114975230 A CN114975230 A CN 114975230A
Authority
CN
China
Prior art keywords
layer
substrate
hole
oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210881601.2A
Other languages
English (en)
Other versions
CN114975230B (zh
Inventor
胡良斌
朱红波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210881601.2A priority Critical patent/CN114975230B/zh
Publication of CN114975230A publication Critical patent/CN114975230A/zh
Application granted granted Critical
Publication of CN114975230B publication Critical patent/CN114975230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

本申请公开了一种半导体器件制作方法及半导体器件，所述半导体器件制作方法包括：提供一衬底，所述衬底上依次形成有第一氧化层、衬垫层以及保护层；形成贯穿所述保护层、所述衬垫层以及所述第一氧化层的通孔；以刻蚀后保护层、刻蚀后衬垫层和刻蚀后的第一氧化层作为掩膜刻蚀所述衬底，在所述衬底内形成沟槽；在所述沟槽以及所述通孔的侧壁上形成第二氧化层；去除所述第二氧化层，以消除刻蚀所述衬底时形成的形貌缺陷，并在所述通孔以及所述沟槽内填充绝缘层。本申请提供的半导体器件的制作方法可以提高半导体器件的良率。

Description

半导体器件制作方法及半导体器件
技术领域
本申请涉及芯片技术领域，具体涉及一种半导体器件的制作方法及半导体器件。
背景技术
在半导体器件制造的工艺中，为了简化工艺步骤，衬垫氧化层（Pad oxide）作为栅氧化层使用，然而，在制备半导体器件时，会采用浅槽隔离区（Shallow Trench Isolation，STI）刻蚀工艺以及氮化硅层的回刻工艺（SiN pull back）等工艺流程，衬垫氧化层（Padoxide）在刻蚀选择比和湿法刻蚀（WET etch）的作用下会发生侧掏，出现类似于“缩脖子”的一种形貌缺陷，由于衬垫氧化层的膜层厚度相对于其他膜层而言较厚，这种“缩脖子”形貌在后续的工艺制程中无法得到完全修复，会导致后续半导体器件出现损坏的情况，可见，目前的半导体器件的制作流程存在良率不佳的问题。
发明内容
针对上述技术问题，本申请提供一种半导体器件的制作方法及半导体器件，在第一氧化层和保护层之间增设一层衬垫，在去除第二氧化层时，利用衬垫层消除刻蚀衬底时形成的地貌缺陷，由此，可以提高半导体器件的良率。
为了解决上述技术问题，本申请提供了一种半导体器件的制作方法，包括：
提供一衬底，所述衬底上依次形成有第一氧化层、衬垫层以及保护层；
形成贯穿所述保护层、所述衬垫层以及所述第一氧化层的通孔；
以刻蚀后保护层、刻蚀后衬垫层和刻蚀后的第一氧化层作为掩膜刻蚀所述衬底，在所述衬底内形成沟槽；
在所述沟槽以及所述通孔的侧壁上形成第二氧化层；
去除所述第二氧化层，以消除刻蚀所述衬底时形成的形貌缺陷，并在所述通孔以及所述沟槽内填充绝缘层。
可选地，在一些实施例中，所述在所述沟槽以及所述通孔的侧壁内形成第二氧化层，包括：
对所述衬底进行清洗；
在清洗后采用热氧化生长法，至少在所述沟槽内壁表面生长氧化物，以及在所述衬垫层朝向所述通孔的侧壁、和所述第一氧化层朝向所述通孔的侧壁上生长氧化物，形成第二氧化层。
可选地，在一些实施例中，所述衬垫层与所述第二氧化层在所述衬底上的正投影至少覆盖所述保护层在所述衬底上的正投影。
可选地，在一些实施例中，所述衬垫层的材料包括：多晶硅、非晶硅、掺杂硅、SiGe、铝、铜以及钨中的至少一种。
可选地，在一些实施例中，所述对所述衬底进行清洗，包括：
对沟槽内壁表面以及通孔侧壁表面通过热氧化工艺进行预氧化处理，形成预氧化层；
采用湿法清洗工艺进行清洗，并去除所述预氧化层。
可选地，在一些实施例中，所述衬垫层的材料在所述热氧化工艺中可被氧化。
可选地，在一些实施例中，所述第一氧化物为二氧化硅以及氧化铝中的至少一种。
可选地，在一些实施例中，所述第一氧化层的厚度为400 Å至800 Å。
可选地，在一些实施例中，所述衬垫层的厚度为1200 Å至2000 Å。
可选地，在一些实施例中，所述在所述通孔以及所述沟槽内填充绝缘层，包括：
在所述沟槽内壁表面形成缓冲层；
采用高密度等离子体气相沉积工艺，在所述衬垫层上沉积绝缘材料，以在所述通孔以及所述沟槽内填充绝缘层。
相应的，本申请还提供一种半导体器件，采用上述半导体器件的制作方法制成，所述半导体器件包括：
衬底；
依次设置在所述衬底上的第一氧化层、衬垫层以及保护层；
通孔，所述通孔贯穿所述第一氧化层、衬垫层以及保护层，所述通孔侧壁处的所述衬垫层的侧壁、所述第一氧化层的侧壁均向通孔外侧回缩于所述保护层下方；
沟槽，所述沟槽设置在所述衬底朝向所述刻蚀后氧化层的一侧，所述沟槽与所述通孔连接，所述通孔底部边缘位于所述沟槽顶部开口边缘外侧；
绝缘层，所述绝缘层设置在所述保护层上，且所述绝缘层通过所述通孔延伸至所述沟槽内。
可选地，在一些实施例中，所述衬垫层的侧壁、所述第一氧化层的侧壁衔接，整体呈圆弧状，向通孔外侧方向凹陷。
可选地，在一些实施例中，所述沟槽和所述通孔的内壁与所述绝缘层之间还形成有缓冲层。
可选地，在一些实施例中，所述衬垫层的材料在所述热氧化工艺中可被氧化；和/或，所述第一氧化层的厚度为400 Å至800 Å；和/或，所述衬垫层的厚度为1200 Å至2000 Å。
如上所示，本申请提供一种半导体器件的制作方法及半导体器件，所述制作方法包括提供一衬底，所述衬底上依次形成有第一氧化层、衬垫层以及保护层；形成贯穿所述保护层、所述衬垫层以及所述第一氧化层的通孔；以刻蚀后保护层、刻蚀后衬垫层和刻蚀后的第一氧化层作为掩膜刻蚀所述衬底，在所述衬底内形成沟槽；在所述沟槽以及所述通孔的侧壁上形成第二氧化层；去除所述第二氧化层，以消除刻蚀所述衬底时形成的形貌缺陷，并在所述通孔以及所述沟槽内填充绝缘层。本申请提供的半导体器件的制作方法，在第一氧化层和保护层之间增设一层衬垫，在去除第二氧化层时，利用衬垫层消除刻蚀衬底时形成的地貌缺陷，由此，可以提高半导体器件的良率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有半导体器件一制程中的结构示意图；
图2是现有半导体器件另一制程中的结构示意图；
图3是本申请实施例提供的半导体器件制作方法的步骤示意图；
图4是本申请实施例提供的半导体器件制作方法中对半导体清洗的流程示意图；
图5是本申请实施例提供的半导体器件制作方法中形成通孔205的流程示意图；
图6是本申请实施例提供的半导体器件制作方法中形成沟槽206的结构示意图；
图7是本申请实施例提供的半导体器件制作方法中形成第二氧化层207的结构示意图；
图8是本申请实施例提供的半导体器件制作方法中形成缓冲层208的流程示意图；
图9是本申请提供的半导体器件结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
以下对本申请涉及的实施例进行具体描述，需要说明的是，在本申请中对实施例的描述顺序不作为对实施例优先顺序的限定。
以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
高压器件制造的工艺中，为了简化工艺步骤，衬垫氧化层（Pad oxide）作为栅氧化层使用，然而，在制备半导体器件时，会采用浅槽隔离区（Shallow Trench Isolation，STI）刻蚀工艺以及氮化硅层的回刻工艺（SiN pull back）等工艺流程，请参阅图1，在沟槽150的刻蚀工艺、氮化硅层130的回刻工艺和缓冲层140的预清洗过程中，由于刻蚀选择比和湿法刻蚀（WET etch）的作用下，衬垫氧化层120会发生侧掏，出现类似于“缩脖子”的一种形貌缺陷，如图1中A区域所示，同时，由于衬垫氧化层120较厚，这种“缩脖子”形貌在后续的工艺制程中无法得到完全修复，因此，在沟槽150内填充绝缘层160后，会在A区域处会留下空洞，如图2中B区域所示，该空洞会造成内部存储失效，影响器件的正常工作，因此，目前的半导体器件的制作流程存在良率不佳的问题。
为了解决上述存在的技术问题，本申请提供一种半导体器件的制作方法以及半导体器件，该制作方法具体可以包括：提供一衬底；依次刻蚀保护层、衬垫层以及氧化层，形成贯穿保护层、衬垫层以及氧化层的通孔；以刻蚀后保护层、刻蚀后衬垫层和刻蚀后氧化层作为掩膜刻蚀衬底，在衬底朝向刻蚀后氧化层的一侧内形成沟槽；在沟槽以及通孔的侧壁上形成第二氧化层；去除第二氧化层，以消除刻蚀衬底时形成的地貌缺陷，并在通孔以及沟槽内填充绝缘层。
本申请提供的半导体器件的制作方案，在第一氧化层和保护层之间增设一层衬垫，在去除第二氧化层时，利用衬垫层消除刻蚀衬底时形成的地貌缺陷，由此，可以提高半导体器件的良率。
下面，通过具体实施例对本申请所示的技术方案进行详细说明。
请参阅图3，图3是本申请实施例提供的半导体器件制作方法的步骤示意图。该数半导体器件制作方法的具体流程可以如下：
S101、提供一衬底。
其中，衬底上依次形成有第一氧化层、衬垫层以及保护层，衬底的材料可以采用单晶硅、碳化硅、砷化镓、磷化铟或锗硅等材料，衬底的材料还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P原子形成N型导电的半导体衬底，也可以在单晶硅中注入B原子形成P型导电的半导体衬底。第一氧化层的材料可以为二氧化硅或氧化铝，可选地，在一些实施例中，为了节省工艺，第一氧化层可以作为栅氧化层，第一氧化层的厚度为400 Å至800 Å。可选地，在一些实施例中，衬垫层可以的材料为多晶硅，该衬垫层与第一氧化层可以作为半导体器件栅极结构的一部分，以节省工艺。可选地，在一些实施例中，衬垫层的厚度为1200 Å至2000 Å。可选地，在一些实施例中，保护层的材料可以为氮化硅。
请参阅图4，以N型的半导体衬底201为例，可以先对半导体衬底201进行清洗，例如，采用化学试剂依次对N型的半导体衬底201进行清洗，以去除半导体衬底201表面的有机/无机杂质颗粒，然后在半导体衬底201上制作第一氧化层202，然后在第一氧化层202上制作衬垫层203，最后，在衬垫层203上制作保护层204。需要说明的是，在衬底201上依次形成有第一氧化层202、衬垫层203以及保护层204的方法为本领域的常规手段，在此不再赘述。
S102、依次刻蚀保护层、衬垫层以及第一氧化层，形成贯穿保护层、衬垫层以及氧化层的通孔。
其中，该衬垫层为可被氧化的膜层，刻蚀最简单最常用分类是：干法刻蚀（简称干刻）和湿法刻蚀（简称湿刻），干刻的优点是：各向异性好，选择比高，可控性、灵活性、重复性好，细线条操作安全，易实现自动化，无化学废液，处理过程未引入污染，洁净度高；其缺点是：成本高，设备复杂。湿刻的优点是选择性好、重复性好、生产效率高、设备简单、成本低；其缺点是钻刻严重、对图形的控制性较差，不能用于小的特征尺寸；会产生大量的化学废液，因此，可以根据实际情况选择相应的刻蚀方法刻蚀保护层、衬垫层以及氧化层。
比如，采用湿刻的方式依次刻蚀保护层、衬垫层以及氧化层，形成贯穿保护层、衬垫层以及氧化层的通孔，具体的，请参阅图5，首先，可以在保护层204上形成一光刻胶层500，随后，对该光刻胶层500进行图案化处理，以在保护层上形成光刻胶图案50，对光刻胶层500进行图案化处理可以包括曝光显影等一系列的处理流程，该处理流程为本领域的常规手段，在此不再赘述。在形成光刻胶图案50后，首先，可以采用含有氟化铵的氢氟酸溶液（俗称HF缓冲液）对保护层204进行刻蚀，随后，可以采用硝酸和氢氟酸的混合液对衬垫层203进行刻蚀，紧接着，还可以采用HF缓冲液对第一氧化层202进行刻蚀，最后，在衬底201上形成贯穿保护层204、衬垫层203以及第一氧化层202的通孔205，也即，可选地，在一些实施例中，步骤S102具体可以包括：
（11）在保护层上形成一光刻胶层；
（12）对光刻胶层进行图案化处理，形成光刻胶图案；
（13）以光刻胶图案为掩膜，依次刻蚀保护层、衬垫层以及第一氧化层，形成贯穿保护层、衬垫层以及第一氧化层的通孔。
S103、以刻蚀后保护层、刻蚀后衬垫层和刻蚀后氧化层作为掩膜刻蚀衬底，在衬底朝向刻蚀后氧化层的一侧内形成沟槽。
对保护层、衬垫层以及第一氧化层进行刻蚀后，则利用刻蚀后保护层、刻蚀后衬垫层和刻蚀后氧化层，在衬底上制作沟槽，即，制作浅槽隔离区（Shallow Trench Isolation，STI），该沟槽用于隔离相邻的其他半导体器件，防止相邻的器件之间因流通电流导致失效。
S104、在沟槽以及通孔的侧壁上形成第二氧化层。
在衬底上制作沟槽后，为了消除刻蚀衬底时所形成的地貌缺陷，导致后续填充绝缘材料后，出现“缩脖子”的现象，因此，在沟槽以及通孔的侧壁上形成第二氧化层。
请参阅图6，利用刻蚀工艺，在衬底201内刻蚀出沟槽206。在形成所述第二氧化层之前，该实施例中，还可以先在该沟槽206内壁表面进行预氧化处理，通过氧化工艺在沟槽206内壁生长一层氧化物后再清洗去除，以修复内壁表面的刻蚀缺陷。由于所述衬垫层203可以被氧化，因此在形成所述氧化层的过程中，所述衬垫层203的裸露表面也会被氧化而形成氧化物。接着，可以采用湿法清洗去除生长在该沟槽206上的氧化物，由此，可以使得沟槽206的地步更加圆滑，且在湿法清洗去除生长在该沟槽206上的氧化物的过程中，衬垫层203表面的氧化物也会被去除，使得衬垫层203侧壁回缩且呈圆弧状。而第一氧化层202在衬垫层203的保护下受到的损伤较小，且由于衬垫层203也同步回缩，使得回缩处的尺寸较大，有利于后续的隔离材料的填充，从而减弱“缩脖子”的形貌缺陷导致的内部存储失效的影响。在其他实施例中，还可以省略该步骤，直接形成第二氧化层。
可选地，在一些实施例中，步骤S104具体可以包括：
（21）对衬底进行清洗；
（22）在清洗后采用热氧化生长法在沟槽上生长氧化物，以及在衬垫层朝向通孔的侧壁、和第一氧化层朝向通孔的侧壁上生长氧化物，形成第二氧化层。
进一步的，请参阅图7，为保证半导体器件表面的整洁，在生长氧化物之前，需要对衬底进行清洗，从而去除在制作过程中产生的颗粒物（Particles），进一步控制后续在沟槽206内形成的氧化物的形态结构（Profile），防止颗粒物影响氧化物的形态；并在清洗后，采用热氧化方法至少在沟槽206上生长氧化物，以及采用热氧化法在衬垫层203朝向通孔205的侧壁、和第一氧化层202朝向通孔205的侧壁上生长氧化物，以此形成第二氧化层207，由此可以对衬垫层203进行氧化，使得衬垫层203进一步回缩，其中，该第二氧化层207的材料可以为二氧化硅，可选地，在一些实施例中，第一氧化层202的材料和第二氧化层207的材料均为二氧化硅。其中，衬垫层203与第二氧化层207在衬底201上的正投影至少覆盖保护层204在衬底201上的正投影。
S105、去除第二氧化层，以消除刻蚀衬底时形成的形貌缺陷，并在通孔以及沟槽内填充绝缘层。
在形成第二氧化层207后，可以去除第二氧化层207，将衬垫层203和第一氧化物层202上的氧化物去除掉，并且，在此之后，进行第二道STI工艺，由此，可以修复衬垫层203和第一氧化物层202在回刻时出现的形貌缺陷，如图8所示，具体的，以保护层204为掩膜，采用刻蚀工艺去除第二氧化层207，可选地，可以采用各向异性刻蚀去除第二氧化层207，即，不同方向的刻蚀速度不同，可以理解的是，在本申请中，可以选择相应的刻蚀选择比的刻蚀液，使得垂直方向的刻蚀效率大于水平方向的刻蚀效率，从而刻蚀掉垂直方向上的第二氧化层207，并且，通过水平方向上剩余的第二氧化层207回填刻蚀衬底时形成的空洞，以此消除刻蚀衬底时形成的地貌缺陷。
在一些实施例中，去除第二氧化层207后，可以直接向沟槽和通孔内填充满绝缘层。
该实施例中，请参阅图8，在去除第二氧化层207后，再用热氧化炉在沟槽206上生长一层较薄的缓冲层208（又称Liner Oxide），随后，再在缓冲层208上沉积绝缘材料，以此在通孔205和沟槽206内形成绝缘层209。可选地，在一些实施例中，缓冲层208的厚度100 Å至400 Å。
为了增强填充的效果，通常采用高密度等离子体（High Density Plasma，HDP）的填充方法对通孔205进行填充，以此形成绝缘层209，即，可选地，在一些实施例中，步骤S105具体可以包括：
（31）在沟槽上形成缓冲层；
（32）采用高密度等离子体气相沉积工艺，在缓冲层上沉积绝缘材料，以在通孔以及沟槽内填充绝缘层。
需要说明的是，缓冲层208的作用主要有两方面：一方面是在刻蚀衬底201形成沟槽206时，沟槽206的边缘会出现损伤，因此，缓冲层208可以用于修复这些损伤的位置；另一方面，该缓冲层208还可以为后续HDP提供缓冲，避免在HDP对沟槽206造成损伤。
另外，可以理解的是，第二氧化层207也可以用于修复沟槽206的边缘损伤的位置，即，本申请通过两次Liner Oxide的制程，不仅可以修复消除刻蚀衬底201时形成的地貌缺陷，避免后续出现的空洞造成内部存储失效，影响器件的正常工作，同时，还可以修复沟槽206的边缘损伤的位置，由此可见，本申请提供的半导体器件的制作方法可以提高半导体器件的产品良率。
相应的，本申请还提供一种半导体器件，采用本申请提供的半导体器件的制作方法制成，请参阅图9，本申请提供一种半导体器件300，该半导体器件300具体可以包括：衬底301、第一氧化层302、衬垫层303、保护层304、通孔305、沟槽306以及绝缘层307。
其中，第一氧化层302、衬垫层303以及保护层304依次设置在衬底301上，通孔305贯穿第一氧化层302、衬垫层303以及保护层304，通孔305侧壁处的衬垫层303的侧壁、第一氧化层302的侧壁均向通孔305外侧回缩于保护层304下方，沟槽306设置在衬底301朝向第一氧化层302的一侧，且沟槽306与通孔305连接，通孔305底部边缘位于该沟槽306顶部开口边缘外侧，绝缘层307设置在保护层304上，且绝缘层307通过通孔305延伸至沟槽306内。
可选地，在一些实施例中，该衬垫层303的侧壁、第一氧化层302的侧壁衔接，整体呈圆弧状，且向通孔305外侧方向凹陷。
可选地，在一些实施例中，沟槽306和通孔305的内壁与绝缘层307之间还形成有缓冲层308。
可选地，在一些实施例中，衬垫层303的材料在热氧化工艺中可被氧化；和/或，第一氧化层302的厚度为400 Å至800 Å；和/或，衬垫层303的厚度为1200 Å至2000 Å.
具体制作流程请参阅前面实施例，在此不再赘述。
以上对本申请实施例所提供的一种半导体器件的制作方法及半导体器件进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
另外，在本申请的描述中，需要理解的是，术语“顶面”、“侧面”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。

Claims (14)

1.一种半导体器件的制作方法，其特征在于，包括：
提供一衬底，所述衬底上依次形成有第一氧化层、衬垫层以及保护层；
形成贯穿所述保护层、所述衬垫层以及所述第一氧化层的通孔；
以刻蚀后保护层、刻蚀后衬垫层和刻蚀后的第一氧化层作为掩膜刻蚀所述衬底，在所述衬底内形成沟槽；
在所述沟槽以及所述通孔的侧壁上形成第二氧化层；
去除所述第二氧化层，以消除刻蚀所述衬底时形成的形貌缺陷，并在所述通孔以及所述沟槽内填充绝缘层。
2.根据权利要求1所述的制作方法，其特征在于，所述在所述沟槽以及所述通孔的侧壁内形成第二氧化层，包括：
对所述衬底进行清洗；
在清洗后采用热氧化生长法，至少在所述沟槽内壁表面生长氧化物，以及在所述衬垫层朝向所述通孔的侧壁、和所述第一氧化层朝向所述通孔的侧壁上生长氧化物，形成第二氧化层。
3.根据权利要求2所述的制作方法，其特征在于，所述衬垫层与所述第二氧化层在所述衬底上的正投影至少覆盖所述保护层在所述衬底上的正投影。
4.根据权利要求2所述的制作方法，其特征在于，所述衬垫层的材料包括：多晶硅、非晶硅、掺杂硅、SiGe、铝、铜以及钨中的至少一种。
5.根据权利要求2所述的制作方法，其特征在于，所述对所述衬底进行清洗，包括：
对沟槽内壁表面以及通孔侧壁表面通过热氧化工艺进行预氧化处理，形成预氧化层；
采用湿法清洗工艺进行清洗，并去除所述预氧化层。
6.根据权利要求2所述的制作方法，其特征在于，所述衬垫层的材料在所述热氧化生长法中可被氧化。
7.根据权利要求2所述的制作方法，其特征在于，所述第一氧化层的材料包括二氧化硅以及氧化铝中的至少一种。
8.根据权利要求1至7任一项所述的制作方法，其特征在于，所述第一氧化层的厚度为400 Å至800 Å。
9.根据权利要求6所述的制作方法，其特征在于，所述衬垫层的厚度为1200 Å至2000Å。
10.根据权利要求1至7任一项所述的制作方法，其特征在于，所述在所述通孔以及所述沟槽内填充绝缘层，包括：
在所述沟槽内壁表面形成缓冲层；
采用高密度等离子体气相沉积工艺，在所述缓冲层上沉积绝缘材料，以在所述通孔以及所述沟槽内填充绝缘层。
11.一种半导体器件，其特征在于，所述半导体器件采用权利要求1至10中任一项所述半导体器件制作方法的步骤制成，所述半导体器件包括：
衬底；
依次设置在所述衬底上的第一氧化层、衬垫层以及保护层；
通孔，所述通孔贯穿所述第一氧化层、衬垫层以及保护层，所述通孔侧壁处的所述衬垫层的侧壁、所述第一氧化层的侧壁均向通孔外侧回缩于所述保护层下方；
沟槽，所述沟槽设置在所述衬底朝向所述第一氧化层的一侧，所述沟槽与所述通孔连接，所述通孔底部边缘位于所述沟槽顶部开口边缘外侧；
绝缘层，所述绝缘层设置在所述保护层上，且所述绝缘层通过所述通孔延伸至所述沟槽内。
12.根据权利要求11所述的半导体器件，其特征在于，所述衬垫层的侧壁、所述第一氧化层的侧壁衔接，整体呈圆弧状，向通孔外侧方向凹陷。
13.根据权利要求11所述的半导体器件，其特征在于，所述沟槽和所述通孔的内壁与所述绝缘层之间还形成有缓冲层。
14.根据权利要求11所述的半导体器件，其特征在于，所述衬垫层的材料在热氧化生长法中可被氧化；和/或，所述第一氧化层的厚度为400 Å至800 Å；和/或，所述衬垫层的厚度为1200 Å至2000 Å。
CN202210881601.2A 2022-07-26 2022-07-26 半导体器件制作方法及半导体器件 Active CN114975230B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210881601.2A CN114975230B (zh) 2022-07-26 2022-07-26 半导体器件制作方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210881601.2A CN114975230B (zh) 2022-07-26 2022-07-26 半导体器件制作方法及半导体器件

Publications (2)

Publication Number Publication Date
CN114975230A true CN114975230A (zh) 2022-08-30
CN114975230B CN114975230B (zh) 2022-11-15

Family

ID=82970075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210881601.2A Active CN114975230B (zh) 2022-07-26 2022-07-26 半导体器件制作方法及半导体器件

Country Status (1)

Country Link
CN (1) CN114975230B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230692A (zh) * 2023-05-06 2023-06-06 粤芯半导体技术股份有限公司 一种栅介质层可靠性测试结构及测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1221213A (zh) * 1997-12-24 1999-06-30 三菱电机株式会社 半导体集成电路和半导体器件以及两者的制造方法
KR20040006322A (ko) * 2002-07-11 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN1534758A (zh) * 2003-04-02 2004-10-06 株式会社瑞萨科技 半导体器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1221213A (zh) * 1997-12-24 1999-06-30 三菱电机株式会社 半导体集成电路和半导体器件以及两者的制造方法
KR20040006322A (ko) * 2002-07-11 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN1534758A (zh) * 2003-04-02 2004-10-06 株式会社瑞萨科技 半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230692A (zh) * 2023-05-06 2023-06-06 粤芯半导体技术股份有限公司 一种栅介质层可靠性测试结构及测试方法

Also Published As

Publication number Publication date
CN114975230B (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
US9484367B2 (en) Germanium photodetector schottky contact for integration with CMOS and Si nanophotonics
KR100295929B1 (ko) 트렌치격리부형성및반도체디바이스제조방법
US7682885B2 (en) Method for fabricating vertical channel transistor in a semiconductor device
JP3683829B2 (ja) トレンチ側壁に酸化物層を形成する方法
CN109742078B (zh) 存储器的形成方法
CN108630691B (zh) 三维存储器及其制造方法
CN114093870B (zh) 半导体结构及其制作方法
CN104752361A (zh) 半导体结构的形成方法
CN114975230B (zh) 半导体器件制作方法及半导体器件
US6458647B1 (en) Process flow for sacrificial collar with poly mask
CN110211921B (zh) 接触孔的制造方法
US6682986B2 (en) Method of forming shallow trench isolation and method of manufacturing a semiconductor device using the same
CN109524299B (zh) 栅极结构的制造方法
KR100244847B1 (ko) 디봇 형성을 최소화하는 방법 및 집적 회로 칩
EP0743678B1 (en) Planar isolation in integrated circuits
US20220139711A1 (en) Manufacturing method for integrating gate dielectric layers of different thicknesses
US11843029B2 (en) Semiconductor structure and manufacturing method thereof
WO2022022055A1 (zh) 半导体器件的制备方法及半导体器件
CN115084030A (zh) 一种高压器件的形成方法及高压器件
CN108807278A (zh) 半导体器件与其制作方法
US20240096814A1 (en) Semiconductor processing for alignment mark
EP3945553B1 (en) Fabricating sub-micron contacts to buried well devices
CN109786337B (zh) 半导体结构及其形成方法
CN111816555B (zh) 半导体器件及其形成方法
CN111354643B (zh) 存储器的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder