CN111081681A - 电迁移测试结构及其形成方法 - Google Patents

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种电迁移测试结构及其形成方法。所述电迁移测试结构包括：衬底，所述衬底内具有若干个阻挡结构，所述阻挡结构包括若干个相互串联的PN结，且所述PN结与测试时待测线外围的测试信号形成反偏；叠层结构，位于所述衬底表面，包括至少一子叠层，所述子叠层包括沿垂直于所述衬底的方向依次排列、且相互连接的若干导热层；所述叠层结构背离所述衬底的表面用于与一待测线连接，以将所述待测线产生的焦耳热传导至所述衬底。本发明一方面，避免待测线自身产生的焦耳热的对测试结果的影响，提高了电迁移测试结果的准确度和可靠性；另一方面，避免了电迁移测试过程中的电流流向所述衬底，确保了测试结果的可靠性。

Description

电迁移测试结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种电迁移测试结构及其形成方法。

背景技术

近年来，随着半导体器件的尺寸不断缩小、集成度不断的提高，半导体器件工作时的电流不断增加，电迁移(Electromigration，EM)效应成为半导体器件可靠性的瓶颈之一。电迁移效应是指半导体器件中的集成电路工作时金属线内部有电流通过，在电流的作用下金属离子产生物质运输的现象。由此，金属线的某些部位会因该电迁移现象而出现空洞(Void)，进而发生断路，而某些部位会因该电迁移现象而出现小丘(Hillock)，进而造成电路短路。

当前对测试线进行电迁移测试，主要是在高温和恒定电流的作用下，通过监控测试线的电阻变化，来得到测试线的失效时间(Time To Failure，TTF)。之后，通过Black方程来估计半导体器件在工作条件下的寿命，从而实现对半导体器件性能的检测。但是，现有的测试结构如果想进行大电流加速测试时，焦耳热会过大，而这不仅影响测试的准确性和可靠性，而且会也会违反测试标准。因此，现有的测试结构不支持施加大电流的加速测试，测试周期会变长，同时测试结果由于局部焦耳热效应存在一定可信度问题。

因此，如何降低电迁移测试结构的焦耳热，从而提高测试准确度和缩短测试周期，是目前亟待解决的技术问题。

发明内容

本发明提供了一种电迁移测试结构及其形成方法，用于降低电迁移测试结构的焦耳热，从而提高测试准确度和缩短测试周期。

为了解决上述问题，本发明提供了一种电迁移测试结构，包括：

衬底，所述衬底内具有若干个阻挡结构，所述阻挡结构包括若干个相互串联的PN结，且所述PN结与测试时待测线外围的测试信号形成反偏；

叠层结构，位于所述衬底表面，包括若干子叠层，所述子叠层包括沿垂直于所述衬底的方向依次排列、且相互连接的若干导热层；

所述叠层结构背离所述衬底的表面用于与所述待测线连接，以将所述待测线产生的焦耳热传导至所述衬底。

可选的，所述叠层结构还包括：

顶层插塞，一端与所述子叠层的顶面连接、另一端用于与待测线连接；

底层插塞，一端与所述子叠层的底面连接、另一端与所述PN结连接；

层间插塞，位于相邻两个所述导热层之间，用于连接相邻的两个所述导热层。

可选的，所述导热层、所述顶层插塞、所述底层插塞和所述层间插塞的材料均为金属材料。

可选的，所述叠层结构包括多个沿平行于所述衬底的方向排列、且相互隔离的所述子叠层；

多个所述顶层插塞与多个所述子叠层的顶面一一对应连接；

多个所述底层插塞与多个所述子叠层的底面一一对应连接；

所述衬底内具有与多个所述底层插塞一一对应的多个所述阻挡结构，相邻所述阻挡结构之间通过一浅沟槽隔离结构相互隔离。

可选的，所述阻挡结构包括沿垂直于所述衬底的方向依次叠置的至少两个PN结。

可选的，所述衬底具有第一掺杂离子；所述阻挡结构包括：

第一掺杂区，具有第二掺杂离子，且所述第一掺杂离子与所述第二掺杂离子的导电类型相反，所述底层插塞与所述第一掺杂区连接；

第二掺杂区，至少位于所述第一掺杂区下方，且与所述第一掺杂区接触，所述第二掺杂区具有所述第一掺杂离子；

第三掺杂区，至少位于所述第二掺杂区下方，且与所述第二掺杂区接触，所述第三掺杂区具有所述第二掺杂离子。

可选的，所述浅沟槽隔离结构的底面位于所述第三掺杂区的底面之下。

可选的，所述待测线位于一半导体器件的金属互连层中的第N层，所述子叠层中所述导热层的层数为N-1层，其中，N为大于或等于1的整数。

为了解决上述问题，本发明还提供了一种电迁移测试结构的形成方法，包括如下步骤：

形成一衬底，所述衬底内具有若干个阻挡结构，所述阻挡结构包括若干个相互串联的PN结，且所述PN结与测试时待测线外围的测试信号形成反偏；

形成一叠层结构于所述衬底表面，所述叠层结构包括若干子叠层，所述子叠层包括沿垂直于所述衬底的方向依次排列、且相互连接的若干导热层，所述叠层结构背离所述衬底的表面用于与一待测线连接，以将所述待测线产生的焦耳热传导至所述衬底。

可选的，所述阻挡结构包括沿垂直于所述衬底的方向依次叠置的至少两个PN结；形成一衬底的具体步骤包括：

提供一具有第一掺杂离子的衬底；

于所述衬底中形成具有第二掺杂离子的第一掺杂区，且所述第一掺杂离子与所述第二掺杂离子的导电类型相反；

于所述衬底中形成具有所述第一掺杂离子的第二掺杂区，所述第二掺杂区至少位于所述第一掺杂区下方，且与所述第一掺杂区接触；

于所述衬底中形成具有所述第二掺杂离子的第三掺杂区，所述第三掺杂区至少位于所述第二掺杂区下方，且与所述第二掺杂区接触。

可选的，所述叠层结构还包括：

顶层插塞，一端与所述子叠层的顶面连接、另一端用于与待测线连接；

底层插塞，一端与所述子叠层的底面连接、另一端与所述PN结连接；

层间插塞，位于相邻两个所述导热层之间，用于连接相邻的两个所述导热层。

可选的，所述叠层结构包括多个沿平行于所述衬底的方向排列、且相互隔离的所述子叠层；

多个所述顶层插塞与多个所述子叠层的顶面一一对应连接；

多个所述底层插塞与多个所述子叠层的底面一一对应连接；

所述衬底内具有与多个所述底层插塞一一对应的多个所述阻挡结构，相邻所述阻挡结构之间通过一浅沟槽隔离结构相互隔离。

可选的，形成一衬底的具体步骤还包括：

刻蚀所述衬底，形成多个浅沟槽，所述浅沟槽的底面位于所述第三掺杂区的底面之下；

填充绝缘材料于所述浅沟槽内，形成所述浅沟槽隔离结构。

可选的，形成一叠层结构于所述衬底表面的具体步骤包括：

形成一底层介质层于所述衬底表面，所述底层介质层中具有暴露所述第一掺杂区的底层通孔；

填充第一导电材料于所述底层通孔内，形成所述底层插塞；

进行至少一次循环步骤，形成所述子叠层；

形成一顶层介质层于所述子叠层表面，所述顶层介质层中具有暴露所述导热层的顶层通孔；

填充所述第一导电材料于所述顶层通孔内，形成所述顶层插塞；

所述循环步骤包括：

沉积第二导电材料于所述底层介质层表面，形成一与所述底层插塞连接的导热层；

形成一层间介质层于所述导热层表面，所述层间介质层中具有暴露所述导热层的层间通孔；

填充所述第一导电材料于所述中间通孔内，形成一层间插塞，以所述层间介质层作为下一次循环步骤的底层介质层、并以所述层间插塞作为下一次循环步骤的底层插塞。

可选的，所述待测线位于一半导体器件的金属互连层中的第N层，所述循环步骤的循环次数为N-1次，其中，N为大于或等于1的整数。

可选的，所述第一导电材料和所述第二导电材料均为金属材料。

本发明提供的电迁移测试结构及其形成方法，通过设置具有阻挡结构的衬底和位于衬底表面的叠层结构，所述叠层结构包括若干个子叠层，且所述子叠层包括沿垂直于所述衬底的方向依次排列、且相互连接的若干导热层，一方面，利用所述叠层结构将待测线在电迁移测试过程中产生的焦耳热传导至所述衬底，避免待测线自身产生的焦耳热的对测试结果的影响，提高了电迁移测试结果的准确度和可靠性；另一方面，通过将所述阻挡结构设置为包括若干个相互串联的PN结，避免了电迁移测试过程中的电流流向所述衬底，确保了测试结果的可靠性。

附图说明

附图1是本发明具体实施方式中电迁移测试结构的示意图；

附图2是本发明具体实施方式中电迁移测试结构的形成方法流程图；

附图3A-3E是本发明具体实施方式中形成电迁移测试结构的过程中主要的工艺截面示意图。

具体实施方式

下面结合附图对本发明提供的电迁移测试结构及其形成方法的具体实施方式做详细说明。

当前，在对待测线进行电迁移测试的过程中，随着电流流过所述待测线，待测线上不可避免的会产生焦耳热，为了确保测试结果的准确性，一般需要将焦耳热引起的温度升高控制在5℃范围内。但是，由于所述待测线的材料通常为铝或者铜，其线宽较大、厚度较厚，当测试电流通过所述待测线时，会伴随着显著的焦耳热。当焦耳热过大时，会影响所述待测线的实际温度，导致电迁移测试结果的准确度降低。为了降低焦耳热的影响，当前采用的主要方法是降低电迁移测试的工作电流，但是，这就导致测试周期的拉长，测试效率的降低。

为了降低焦耳热对电迁移测试的影响，同时避免测试周期的拉长，本具体实施方式提供了一种电迁移测试结构，附图1是本发明具体实施方式中电迁移测试结构的示意图。如图1所示，本具体实施方式提供的电迁移测试结构，包括：

衬底10，所述衬底10内具有若干个阻挡结构，所述阻挡结构包括若干个相互串联的PN结，且所述PN结与测试时待测线14外围的测试信号形成反偏；

叠层结构，位于所述衬底10表面，包括若干子叠层121，所述子叠层121包括沿垂直于所述衬底10的方向(例如图1中的Z轴方向)依次排列、且相互连接的若干导热层1211；

所述叠层结构背离所述衬底10的表面用于与所述待测线14连接，以将所述待测线14产生的焦耳热传导至所述衬底10。

具体来说，在进行电迁移测试时，所述待测线14置于所述叠层结构的顶面，所述叠层结构的底面与所述衬底10连接。位于所述待测线14外围的信号输入线15用于向所述待测线14传递测试电信号(即所述测试信号)。在本具体实施方式中，所述信号输入线15通过位于其下方的一信号传输插塞16与下层的信号转接垫17电连接；所述信号转接垫17通过另一所述信号传输插塞16将所述测试电信号传输至所述待测线14。当所述待测线14中有电流流过时，所述待测线14产生的焦耳热可以通过所述叠层结构中的若干所述导热层1211传导至所述衬底10，从而加强了所述待测线14的散热效率，减少了焦耳热导致的温升对电迁移测试结果的影响。而且，通过在所述衬底10内设置所述阻挡结构，且所述阻挡结构包括若干个相互串联的PN结，避免了所述测试线14中的电流流向所述衬底10，避免了对电迁移测试结果造成影响。在本具体实施方式中，所述衬底10近似为热库，能够在吸收所述待测线14的焦耳热的同时，保持自身温度的相对稳定。由于所述叠层结构能够将所述待测线14产生的焦耳热快速导向所述衬底10，从而对于相同的温升容差，所述待测线14能够在更大的电流下进行测试，从而缩短了测试时间，提高了测试效率。

在本具体实施方式中，所述子叠层121的数量与所述阻挡结构的数量相同。为了进一步增强散热效果，所述子叠层121和所述阻挡结构的数量至少均为2个，即两个所述子叠层121分别与所述待测线14的相对两端连接。这是因为，通过测试电信号是通过所述待测线14的端部传入所述待测线14，因而所述待测线14在端部的发热现象最为严重。

可选的，所述叠层结构还包括：

顶层插塞122，一端与所述子叠层121的顶面连接、另一端用于与待测线14连接；

底层插塞123，一端与所述子叠层121的底面连接、另一端与所述PN结连接；

层间插塞1212，位于相邻两个所述导热层1211之间，用于连接相邻的两个所述导热层1211。

具体来说，所述叠层结构包括第一部分12和第二部分18，所述第二部分18位于所述第一部分12的外围，且所述第一部分12与所述第二部分18均包括所述顶层插塞122、所述底层插塞123和所述子叠层。所述子叠层121由沿垂直于所述衬底10的方向交替堆叠的所述导热层1211和所述层间插塞1212形成，即所述子叠层121为单大马士革结构和/或双大马士革结构。所述顶层插塞122、所述导热层1211、所述层间插塞1212和所述底层插塞123共同构成了热传导通路，所述待测线14产生的焦耳热通过热传导通路导向所述衬底10。

其中，所述第一部分12中的所述顶层插塞122与所述待测线14直接连接，所述第二部分18中的所述顶层插塞通过所述信号转接垫17和所述信号传输插塞16与所述待测线14间接连接。具体来说，所述第二部分18中的所述顶层插塞一端与位于所述第二部分18的所述子叠层的顶面连接、另一端用于与所述信号转接垫17连接；所述第二部分18中的所述底层插塞一端与所述子叠层的底面连接、另一端与所述PN结连接。在传输测试电信号的过程中，所述信号转接垫17中、以及所述待测线14端部流过的电流较大、发热也较为严重，通过设置所述第二部分18，能够及时将所述信号转接垫17、以及所述待测线14端部产生的焦耳热转移至所述衬底10。所述第二部分18中的所述子叠层、所述顶层插塞和所述底层插塞的结构均与所述第一部分12中相同。

当所述子叠层与所述阻挡结构的数量仅为两个时，优选的，两个所述子叠层的一端分别与一位于所述待测线14一侧的所述信号转接垫17连接、另一端分别与一所述阻挡结构连接。

可选的，所述导热层1211、所述顶层插塞122、所述底层插塞123和所述层间插塞1212的材料均为金属材料。

举例来说，所述导热层1211的材料为铜，所述顶层插塞122、所述底层插塞123和所述层间插塞1212的材料为钨。本领域技术人员也可以根据实际需要选择其他的材料来形成所述导热层1211、所述顶层插塞122、所述底层插塞123和所述层间插塞1212，只需要具有良好的导热性能，能够将所述待测线14产生的焦耳热导向所述衬底10即可。

可选的，所述叠层结构包括多个沿平行于所述衬底12的方向排列、且相互隔离的所述子叠层121；

多个所述顶层插塞122与多个所述子叠层121的顶面一一对应连接；

多个所述底层插塞123与多个所述子叠层121的底面一一对应连接；

所述衬底10内具有与多个所述底层插塞123一一对应的多个所述阻挡结构，相邻所述阻挡结构之间通过一浅沟槽隔离结构13相互隔离。

具体来说，如图1所示，所述叠层结构包括沿X轴方向排列的多个所述子叠层121，相邻所述子叠层121之间不连接，即相邻所述子叠层121之间相互独立。所述待测线14与多个所述顶层插塞122连接，多个所述底层插塞123将多个所述子叠层121一一连接到多个所述阻挡结构，从而进一步提高了所述待测线14的散热效率。所述浅沟槽隔离结构13包括自所述衬底10表面向所述衬底10内部延伸的浅沟槽以及填充于所述浅沟槽内的绝缘材料(例如二氧化硅)，以隔离所述衬底10内相邻两个所述阻挡结构之间的横向压差。

可选的，所述阻挡结构包括沿垂直于所述衬底10的方向依次叠置的至少两个PN结。

可选的，所述衬底10具有第一掺杂离子；所述阻挡结构包括：

第一掺杂区111，具有第二掺杂离子，且所述第一掺杂离子与所述第二掺杂离子的导电类型相反，所述底层插塞123与所述第一掺杂区111连接；

第二掺杂区112，至少位于所述第一掺杂区111下方，且与所述第一掺杂区111接触，所述第二掺杂区112具有所述第一掺杂离子；

第三掺杂区113，至少位于所述第二掺杂区112下方，且与所述第二掺杂区112接触，所述第三掺杂区113具有所述第二掺杂离子。

可选的，所述浅沟槽隔离结构13的底面位于所述第三掺杂区113的底面之下。

举例来说，所述第一掺杂离子为P-型离子，所述第二掺杂离子为N-型离子。所述衬底10为P-型硅衬底，所述第一掺杂区111掺杂有N-型离子，所述第二掺杂区112掺杂有P-型离子，所述第三掺杂区掺杂有N-型离子，则所述第一掺杂区111与所述第二掺杂区112之间形成一PN结，所述第三掺杂区113与P-型硅衬底之间形成另一PN结，两个PN结沿Z轴方向串联连接。

为了进一步提高电迁移测试结果的可靠性，可选的，所述待测线14位于一半导体器件的金属互连层中的第N层，所述子叠层121中所述导热层1211的层数为N-1层，其中，N为大于或等于1的整数。

具体来说，所述待测线14是位于一半导体器件(例如DRAM存储器)的金属互连层中的第N层，则在所述叠层结构中所包含的所述导热层1211的层数为N-1层，即沿所述衬底10指向所述叠层结构的方向依次堆叠的第1导热层、第2导热层、……、第N-1导热层，相邻两个所述导热层1211之间通过一所述层间插塞1212连接。

不仅如此，本具体实施方式还提供了一种电迁移测试结构的形成方法，附图2是本发明具体实施方式中电迁移测试结构的形成方法流程图，附图3A-3E是本发明具体实施方式中形成电迁移测试结构的过程中主要的工艺截面示意图，本具体实施方式形成的电迁移测试结构的示意图可参见图1。如图1-图2、图3A-图3E所示，本具体实施方式所述的电迁移测试结构的形成方法，包括如下步骤：

步骤S21，形成一衬底10，所述衬底10内具有若干个阻挡结构，所述阻挡结构包括若干个相互串联的PN结，且所述PN结与测试时待测线14外围的测试信号形成反偏；

步骤S22，形成一叠层结构于所述衬底10表面，所述叠层结构包括若干子叠层121，所述子叠层121包括沿垂直于所述衬底10的方向依次排列、且相互连接的若干导热层1211，所述叠层结构背离所述衬底10的表面用于与一待测线14连接，以将所述待测线14产生的焦耳热传导至所述衬底10。

可选的，所述阻挡结构包括沿垂直于所述衬底10的方向依次叠置的至少两个PN结；形成一衬底10的具体步骤包括：

提供一具有第一掺杂离子的衬底10；

于所述衬底10中形成具有第二掺杂离子的第一掺杂区111，且所述第一掺杂离子与所述第二掺杂离子的导电类型相反；

于所述衬底中形成具有所述第一掺杂离子的第二掺杂区112，所述第二掺杂区112至少位于所述第一掺杂区111下方，且与所述第一掺杂区111接触；

于所述衬底中形成具有所述第二掺杂离子的第三掺杂区113，所述第三掺杂区113至少位于所述第二掺杂区112下方，且与所述第二掺杂区接触，如图3A所示。

可选的，所述叠层结构还包括：

顶层插塞122，一端与所述子叠层121的顶面连接、另一端用于与待测线14连接；

底层插塞123，一端与所述子叠层121的底面连接、另一端与所述PN结连接；

层间插塞1212，位于相邻两个所述导热层1211之间，用于连接相邻的两个所述导热层1211。

可选的，所述叠层结构包括多个沿平行于所述衬底10的方向排列、且相互隔离的所述子叠层121；

多个所述顶层插塞122与多个所述子叠层121的顶面一一对应连接；

多个所述底层插塞123与多个所述子叠层121的底面一一对应连接；

所述衬底10内具有与多个所述底层插塞123一一对应的多个所述阻挡结构，相邻所述阻挡结构之间通过一浅沟槽隔离结构13相互隔离。

可选的，形成一衬底10的具体步骤还包括：

刻蚀所述衬底10，形成多个浅沟槽，所述浅沟槽的底面位于所述第三掺杂区113的底面之下；

填充绝缘材料于所述浅沟槽内，形成所述浅沟槽隔离结构13。

可选的，形成一叠层结构于所述衬底10表面的具体步骤包括：

形成一底层介质层于所述衬底10表面，所述底层介质层中具有暴露所述第一掺杂区的底层通孔；

填充第一导电材料于所述底层通孔内，形成所述底层插塞123，如图3B所示，图3B中未示出所述底层介质层；

进行至少一次循环步骤，形成所述子叠层121，如图3D所示；

形成一顶层介质层于所述子叠层121表面，所述顶层介质层中具有暴露所述导热层的顶层通孔；

填充所述第一导电材料于所述顶层通孔内，形成所述顶层插塞122，如图3E所示，图3E中未示出所述顶层介质层；

所述循环步骤包括：

沉积第二导电材料于所述底层介质层表面，形成一与所述底层插塞123连接的导热层1211；

形成一层间介质层于所述导热层1211表面，所述层间介质层中具有暴露所述导热层1211的层间通孔；

填充所述第一导电材料于所述中间通孔内，形成一层间插塞1212，如图3C所示，以所述层间介质层作为下一次循环步骤的底层介质层、并以所述层间插塞作为下一次循环步骤的底层插塞，图3C中未示出层间介质层。

可选的，所述待测线14位于一半导体器件的金属互连层中的第N层，所述循环步骤的循环次数为N-1次，其中，N为大于或等于1的整数。

可选的，所述第一导电材料和所述第二导电材料均为金属材料。

本具体实施方式提供的电迁移测试结构及其形成方法，通过设置具有阻挡结构的衬底和位于衬底表面的叠层结构，所述叠层结构包括若干个子叠层，且所述子叠层包括沿垂直于所述衬底的方向依次排列、且相互连接的若干导热层，一方面，利用所述叠层结构将待测线在电迁移测试过程中产生的焦耳热传导至所述衬底，避免待测线自身产生的焦耳热的对测试结果的影响，提高了电迁移测试结果的准确度和可靠性；另一方面，通过将所述阻挡结构设置为包括若干个相互串联的PN结，避免了电迁移测试过程中的电流流向所述衬底，确保了测试结果的可靠性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种电迁移测试结构，其特征在于，包括：

衬底，所述衬底内具有若干个阻挡结构，所述阻挡结构包括若干个相互串联的PN结，且所述PN结与测试时待测线外围的测试信号形成反偏；

叠层结构，位于所述衬底表面，包括若干子叠层，所述子叠层包括沿垂直于所述衬底的方向依次排列、且相互连接的若干导热层；

所述叠层结构背离所述衬底的表面用于与所述待测线连接，以将所述待测线产生的焦耳热传导至所述衬底。

2.根据权利要求1所述的电迁移测试结构，其特征在于，所述叠层结构还包括：

顶层插塞，一端与所述子叠层的顶面连接、另一端用于与待测线连接；

底层插塞，一端与所述子叠层的底面连接、另一端与所述PN结连接；

层间插塞，位于相邻两个所述导热层之间，用于连接相邻的两个所述导热层。

3.根据权利要求2所述的电迁移测试结构，其特征在于，所述导热层、所述顶层插塞、所述底层插塞和所述层间插塞的材料均为金属材料。

4.根据权利要求2所述的电迁移测试结构，其特征在于，所述叠层结构包括多个沿平行于所述衬底的方向排列、且相互隔离的所述子叠层；

多个所述顶层插塞与多个所述子叠层的顶面一一对应连接；

多个所述底层插塞与多个所述子叠层的底面一一对应连接；

所述衬底内具有与多个所述底层插塞一一对应的多个所述阻挡结构，相邻所述阻挡结构之间通过一浅沟槽隔离结构相互隔离。

5.根据权利要求4所述的电迁移测试结构，其特征在于，所述阻挡结构包括沿垂直于所述衬底的方向依次叠置的至少两个PN结。

6.根据权利要求5所述的电迁移测试结构，其特征在于，所述衬底具有第一掺杂离子；所述阻挡结构包括：

第一掺杂区，具有第二掺杂离子，且所述第一掺杂离子与所述第二掺杂离子的导电类型相反，所述底层插塞与所述第一掺杂区连接；

第二掺杂区，至少位于所述第一掺杂区下方，且与所述第一掺杂区接触，所述第二掺杂区具有所述第一掺杂离子；

第三掺杂区，至少位于所述第二掺杂区下方，且与所述第二掺杂区接触，所述第三掺杂区具有所述第二掺杂离子。

7.根据权利要求6所述的电迁移测试结构，其特征在于，所述浅沟槽隔离结构的底面位于所述第三掺杂区的底面之下。

8.根据权利要求1所述的电迁移测试结构，其特征在于，所述待测线位于一半导体器件的金属互连层中的第N层，所述子叠层中所述导热层的层数为N-1层，其中，N为大于或等于1的整数。

9.一种电迁移测试结构的形成方法，其特征在于，包括如下步骤：

形成一衬底，所述衬底内具有若干个阻挡结构，所述阻挡结构包括若干个相互串联的PN结，且所述PN结与测试时待测线外围的测试信号形成反偏；

形成一叠层结构于所述衬底表面，所述叠层结构包括若干子叠层，所述子叠层包括沿垂直于所述衬底的方向依次排列、且相互连接的若干导热层，所述叠层结构背离所述衬底的表面用于与一待测线连接，以将所述待测线产生的焦耳热传导至所述衬底。

10.根据权利要求9所述的电迁移测试结构的形成方法，其特征在于，所述阻挡结构包括沿垂直于所述衬底的方向依次叠置的至少两个PN结；形成一衬底的具体步骤包括：

提供一具有第一掺杂离子的衬底；

于所述衬底中形成具有第二掺杂离子的第一掺杂区，且所述第一掺杂离子与所述第二掺杂离子的导电类型相反；

于所述衬底中形成具有所述第一掺杂离子的第二掺杂区，所述第二掺杂区至少位于所述第一掺杂区下方，且与所述第一掺杂区接触；

于所述衬底中形成具有所述第二掺杂离子的第三掺杂区，所述第三掺杂区至少位于所述第二掺杂区下方，且与所述第二掺杂区接触。

11.根据权利要求10所述的电迁移测试结构的形成方法，其特征在于，所述叠层结构还包括：

顶层插塞，一端与所述子叠层的顶面连接、另一端用于与待测线连接；

底层插塞，一端与所述子叠层的底面连接、另一端与所述PN结连接；

层间插塞，位于相邻两个所述导热层之间，用于连接相邻的两个所述导热层。

12.根据权利要求11所述的电迁移测试结构的形成方法，其特征在于，所述叠层结构包括多个沿平行于所述衬底的方向排列、且相互隔离的所述子叠层；

多个所述顶层插塞与多个所述子叠层的顶面一一对应连接；

多个所述底层插塞与多个所述子叠层的底面一一对应连接；

所述衬底内具有与多个所述底层插塞一一对应的多个所述阻挡结构，相邻所述阻挡结构之间通过一浅沟槽隔离结构相互隔离。

13.根据权利要求12所述的电迁移测试结构的形成方法，其特征在于，形成一衬底的具体步骤还包括：

刻蚀所述衬底，形成多个浅沟槽，所述浅沟槽的底面位于所述第三掺杂区的底面之下；

填充绝缘材料于所述浅沟槽内，形成所述浅沟槽隔离结构。

14.根据权利要求11所述的电迁移测试结构的形成方法，其特征在于，形成一叠层结构于所述衬底表面的具体步骤包括：

形成一底层介质层于所述衬底表面，所述底层介质层中具有暴露所述第一掺杂区的底层通孔；

填充第一导电材料于所述底层通孔内，形成所述底层插塞；

进行至少一次循环步骤，形成所述子叠层；

形成一顶层介质层于所述子叠层表面，所述顶层介质层中具有暴露所述导热层的顶层通孔；

填充所述第一导电材料于所述顶层通孔内，形成所述顶层插塞；

所述循环步骤包括：

沉积第二导电材料于所述底层介质层表面，形成一与所述底层插塞连接的导热层；

形成一层间介质层于所述导热层表面，所述层间介质层中具有暴露所述导热层的层间通孔；

填充所述第一导电材料于所述中间通孔内，形成一层间插塞，以所述层间介质层作为下一次循环步骤的底层介质层、并以所述层间插塞作为下一次循环步骤的底层插塞。

15.根据权利要求14所述的电迁移测试结构的形成方法，其特征在于，所述待测线位于一半导体器件的金属互连层中的第N层，所述循环步骤的循环次数为N-1次，其中，N为大于或等于1的整数。

16.根据权利要求14所述的电迁移测试结构的形成方法，其特征在于，所述第一导电材料和所述第二导电材料均为金属材料。

Images