JP2007095897A

JP2007095897A - 半導体装置とその製造方法

Info

Publication number: JP2007095897A
Application number: JP2005281683A
Authority: JP
Inventors: Hiromi Hayashi; 裕美林; Takakimi Usui; 孝公臼井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-09-28
Filing date: 2005-09-28
Publication date: 2007-04-12

Abstract

【課題】外部からの力に強く、酸化及び結露などによる劣化が起こりにくく、少ない消費電力で対象物を冷却する冷却素子または対象物から発生する熱を用いて発電を行う発電素子として働く熱電素子を含む半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１１上には絶縁膜１２が形成され、絶縁膜１２上には下部電極１３が形成されている。第１下部電極１３上にはＮ型熱電材料１５Ｂが形成されている。第２下部電極１３上にはＰ型熱電材料１５ＡとＮ型熱電材料１５Ｂが形成されている。第１下部電極１３上のＮ型熱電材料１５Ｂ上、及び第２下部電極１３上のＰ型熱電材料１５Ａ上には第１上部電極１６が形成され、第２下部電極１３上のＮ型熱電材料１５Ｂ上には第２上部電極１６が形成されている。
【選択図】図１

Description

この発明は、半導体基板上に形成された熱電素子を含む半導体装置とその製造方法に関するものであり、例えば、大規模集積回路（ＬＳＩ）が形成されたシリコン基板の裏面に作成した熱電素子とその製造方法に関するものである。

一般的な熱電素子として、Ｐ型熱電材料とＮ型熱電材料の一端を上部電極（接合端）でつなぎ、Ｐ型熱電材料とＮ型熱電材料の他端にそれぞれ下部電極（分岐端）をつないだ場合、上部電極（接合端）と下部電極（分岐端）に温度差をつけると、熱エネルギーを電気エネルギーに変換することのできる発電素子として使用することができる。一方で、この回路に電流を流すことで上部電極と下部電極に温度差が生じ、電気エネルギーを熱エネルギー（冷却作用）に変換する冷却素子（Peltier素子）として使用することができる。

熱電素子は通常、Ｐ型熱電材料（Ｐ型エレメント）とＮ型熱電材料（Ｎ型エレメント）からなる対をチェーン状に複数並べて組み立てる。これは、熱電素子からの発生電圧を向上させるための対策である。現在、電子・電気機器に実用されている熱電素子の中で小さいものは、底辺の一辺が１００［μｍ］程度、高さが５００［μｍ］程度の各Ｐ型、Ｎ型エレメントを、２〜３［ｍｍ］程度の素子サイズとなるように５０〜１００対チェーン状につないだものである。

このような熱電素子は、あらかじめ切断しておいた各Ｐ型、Ｎ型エレメントのいずれか一方を基盤上の電極にはんだ付けし、その後、はんだ付けしたエレメントの間の電極に他方のエレメントをはんだ付けするといった方法で作成する。この場合、各エレメント間は空洞になっており、素子は外部からの力に弱い。また、エレメントが直接外気に触れることから、高温使用では酸化、低温使用では結露などによる劣化が起こりうる。

作成した熱電モジュールは、電子・電気機器に取り付けて使用する。しかし、熱電モジュールを取り付けると、電子・電気機器本来の形状を変えてしまうことになり、機器の作成は複雑化し、コスト面も悪化が懸念される。

また、ＬＳＩは年々、高集積化、高性能化が進み、それに伴う消費電力、発熱量の増加が問題となっている。発熱によるＬＳＩの温度上昇は性能の劣化と信頼性低下の原因となる可能性がある。対策としてファンやヒートシンクなどの放熱装置が取り付けられている。現在、熱電素子を冷却素子としてＬＳＩ上に取り付けたＣＰＵ冷却が発案されているが、消費電力がファンなどよりも大きいことなどからＣＰＵ冷却の主流になりえていないのが現状である。

なお、本発明に関する従来技術として、半導体材料の表面または内部に、半導体材料または金属材料で作製されたペルチェ素子またはゼーベック素子からなる熱電素子を配置した構成が提案されている（例えば、特許文献１参照）。
特開２００３−２４３７３１号公報

この発明は、外部からの力に強く、酸化及び結露などによる劣化が起こりにくく、少ない消費電力で対象物を冷却する冷却素子または対象物から発生する熱を用いて発電を行う発電素子として働く熱電素子を含む半導体装置及びその製造方法を提供する。

この発明の第１の態様の半導体装置は、半導体基板上に形成された絶縁膜と、前記絶縁膜上に離隔して形成された第１、第２下部電極と、前記１下部電極上に形成された第１導電型の半導体材料からなる第１熱電材料と、前記２下部電極上に形成された第２導電型の半導体材料からなる第２熱電材料と、前記２下部電極上に前記第２熱電材料と離隔して形成された第１導電型の半導体材料からなる第３熱電材料と、前記第１熱電材料上及び前記第２熱電材料上に形成された第１上部電極と、前記第３熱電材料上に前記第１上部電極と離隔して形成された第２上部電極とを具備することを特徴とする。

また、この発明の第２の態様の半導体装置は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜上に離隔して形成された第１、第２下部電極と、前記第１下部電極上に形成された第１導電型の半導体材料からなる第１熱電材料と、前記第２下部電極上に形成された第２導電型の半導体材料からなる第２熱電材料と、前記第１熱電材料上及び前記第２熱電材料上に形成された第１上部電極と、前記第１上部電極上に形成された第２絶縁膜と、前記第２絶縁膜上に離隔して形成された第３、第４下部電極と、前記第３下部電極上に形成され、前記第２熱電材料と異なる第２導電型の半導体材料からなる第３熱電材料と、前記第４下部電極上に形成され、前記第１熱電材料と異なる第１導電型の半導体材料からなる第４熱電材料と、前記第３熱電材料上及び前記第４熱電材料上に形成された第２上部電極とを具備することを特徴とする。

また、この発明の第３の態様の半導体装置は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された断熱膜と、前記断熱膜上に形成された第１導電型の半導体材料からなる複数の第１熱電材料と、前記断熱膜上に形成された第２導電型の半導体材料からなる複数の第２熱電材料と、前記第１熱電材料と前記第２熱電材料との間に形成され、その一部が前記第１絶縁膜に接触した複数の第１電極と、前記第１熱電材料と前記第２熱電材料との間の前記断熱膜上に形成された複数の第２電極とを具備し、前記第１熱電材料と前記第２熱電材料とが交互に直線状に配置され、前記第１電極と前記第２電極とが前記第１熱電材料と前記第２熱電材料との間に交互にそれぞれ配置されていることを特徴とする。

また、この発明の第４の態様の半導体装置は、第１主面と前記第１主面の反対側の第２主面を有する半導体基板と、前記半導体基板の前記第１主面上に形成された集積回路と、前記半導体基板の前記第２主面上に形成された第１絶縁膜と、前記第１絶縁膜上に離隔して形成された第１、第２下部電極と、前記第１下部電極上に形成された第１導電型の半導体材料からなる第１熱電材料と、前記第２下部電極上に形成された第２導電型の半導体材料からなる第２熱電材料と、前記第２下部電極上に前記第２熱電材料と離隔して形成された第１導電型の半導体材料からなる第３熱電材料と、前記第１熱電材料上及び前記第２熱電材料上に形成された第１上部電極と、前記第３熱電材料上に前記第１上部電極と離隔して形成された第２上部電極とを具備することを特徴とする。

以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

［第１の実施形態］
まず、この発明の第１の実施形態の熱電素子を含む半導体装置及びその製造方法について説明する。

図１は、第１の実施形態の熱電素子の構造を示す断面図であり、シリコン基板上に作成した熱電素子の断面を示している。

図１に示すように、シリコン半導体基板１１上には絶縁膜１２が形成され、この絶縁膜１２上には複数の下部電極１３が離隔して形成されている。下部電極１３上及び絶縁膜１２上には層間絶縁膜１４が形成され、下部電極１３上の層間絶縁膜１４に形成された穴には、Ｐ型熱電材料１５ＡとＮ型熱電材料１５Ｂがそれぞれ埋め込まれている。さらに、Ｐ型熱電材料１５Ａ上及びＮ型熱電材料１５Ｂ上には、上部電極１６が形成されている。そして、これら下部電極１３、Ｐ型熱電材料１５Ａ、Ｎ型熱電材料１５Ｂ、及び上部電極１６は、図１に示すようにチェーン状に接続されている。すなわち、下部電極１３、Ｎ型熱電材料１５Ｂ、上部電極１６、Ｐ型熱電材料１５Ａ、下部電極１３は、この順序で電気的に接続されており、チェーン状熱電素子を構成している。

言い換えると、第１の下部電極１３上にはＮ型熱電材料１５Ｂが形成され、第１の下部電極１３に隣接する第２の下部電極１３上にはＰ型熱電材料１５Ａ、及びＮ型熱電材料１５Ｂが形成されている。第１の下部電極１３上のＮ型熱電材料１５Ｂ上と、第２の下部電極１３上のＰ型熱電材料１５Ａ上には、第１の上部電極１６が形成されている。さらに、第２の下部電極１３上のＮ型熱電材料１５Ｂ上には、第２の上部電極１６が形成されている。また、第１、第２の上部電極１６上には、絶縁膜１７が形成されている。

熱電素子を半導体のプロセスと同様の方法でシリコン基板上に作成すると、各エレメント（熱電材料）の一辺は１０[μｍ]以下まで微小化できる。これは、従来の熱電素子に使われているエレメントの１０分の１から１００分の１程度のサイズである。

図２はＰ型熱電材料１５Ａ及びＮ型熱電材料１５Ｂからなる１つのエレメント対の斜視図であり、図３はシリコン基板上にエレメント対が複数配列された熱電素子を示す斜視図である。図２に示すように、Ｐ型熱電材料１５Ａ及びＮ型熱電材料１５Ｂの縦、横、高さのサイズはともに数μｍ程度である。また、図３に示すように、シリコン基板上の熱電素子の縦、横のサイズはともに、例えば１ｍｍ以下であり、このシリコン基板上にＰ型熱電材料１５Ａ及びＮ型熱電材料１５Ｂからなるエレメント対が多段に積層された熱電素子の高さは例えば１００μｍ以下となる。なお、図３には１段目のエレメント対のみを示した。また、エレメント間（Ｐ型熱電材料１５ＡとＮ型熱電材料１５Ｂ間）、及びエレメントの周囲はすべて絶縁膜で満たされているが、図３ではその絶縁膜を省略している。

エレメントが微小化すると、微小な電子デバイスにも使用でき、また従来通りの素子サイズであるならばエレメント数が増加し、発生電圧の向上につながるといった利点がある。例えば、断面積が１×１[μｍ^２]のエレメントでＰ型とＮ型の対を作成し、シリコン基板底面が１×１[ｍｍ^２]だとすると、その中に１０^５個程度の対が直列につながっていることになる。

各Ｐ型、Ｎ型エレメントの形状は従来通りの直方体でも、または円柱状にしても良いが、Ｐ型エレメントとＮ型エレメントの断面積比、及び高さ比がエネルギー変換効率に影響を及ぼす。熱電素子は各Ｐ型、Ｎ型エレメントの形状が式（１)の関係を満たすとき、エネルギー変換効率が最大となる。

なお、Ａｐ[ｍ^２]はＰ型熱電材料の断面積を示し、Ａｎ[ｍ^２]はＮ型熱電材料の断面積を示す。また、ｈｐ[ｍ]はＰ型熱電材料の高さを示し、ｈｎ[ｍ]はＮ型熱電材料の高さを示す。ρ_ｐ[Ω／ｍ]はＰ型熱電材料の電気抵抗率を示し、ρ_ｎ[Ω／ｍ]はＮ型熱電材料の電気抵抗率を示す。κ_ｐ[Ｗ／Ｋｍ]はＰ型熱電材料の熱伝導度を示し、κ_ｎ[Ｗ／Ｋｍ]はＮ型熱電材料の熱伝導度を示す。

図１に示すような熱電素子は各エレメントの高さが一定であるので、断面積比が式（１)を満たす形状をとるように形成する。例えば、鉛（Ｐｂ）をドーピングしたＢｉ_２Ｔｅ_３をＰ型熱電材料として、ＣｕＩをドーピングしたＢｉ_２Ｔｅ_３をＮ型熱電材料として用いた場合には、断面積比はＡｐ：Ａｎ＝１：０．９〜１．２程度が最適である。同様に、Ａｇ（Ｐ型）とＳｂ（Ｎ型）をそれぞれドーピングしたＭｇ₂Ｓｉ_0.6Ｇｅ_0.4ではＡｐ：Ａｎ＝１：０．４〜０．７程度が最適であり、Ｂ（Ｐ型）とＰ（Ｎ型）をそれぞれドーピングしたＳｉＧｅではＡｐ：Ａｎ＝１：０．８〜１．０程度が最適となる。

前述した断面積Ａｐ、Ａｎを求めるために用いた物性値は以下の通りである（３００Ｋ〜４００Ｋ付近）。Ｂｉ_２Ｔｅ_３のｎ型では、ρ_ｎ＝１．４×１０^−５Ω／ｍ程度、κ_ｎ＝１．２Ｗ／Ｋｍ程度であり、ｐ型ではρ_ｐ＝１．２×１０^−５Ω／ｍ程度、κ_ｐ＝１．０Ｗ／Ｋｍ程度である。Ｍｇ_２Ｓｉ_０．６Ｇｅ_０．４のｎ型では、ρ_ｎ＝１．４×１０^−５Ω／ｍ程度、κ_ｎ＝２．１Ｗ／Ｋｍ程度であり、ｐ型ではρ_ｐ＝５．６×１０^−５Ω／ｍ程度、κ_ｐ＝２．３Ｗ／Ｋｍ程度である。ＳｉＧｅのｎ型では、ρ_ｎ＝０．８×１０^−５Ω／ｍ程度、κ_ｎ＝５．０Ｗ／Ｋｍ程度であり、ｐ型ではρ_ｐ＝１．０×１０^−５Ω／ｍ程度、κ_ｐ＝５．８Ｗ／Ｋｍ程度である。

一対のＰ型エレメントとＮ型エレメントからなる熱電素子を発電素子として使用した場合に発生する電力を見積もると以下のようになる。計算では、熱電材料としてＢ（Ｐ型）とＰ（Ｎ型）をそれぞれドーピングしたＳｉＧｅの熱電特性（ゼーベック係数[Ｖ／Ｋ]、電気抵抗率[Ω／ｍ]、熱伝導度[Ｗ／Ｋｍ]）を文献より引用した。

ここで、Ｐ型、Ｎ型エレメントはそれぞれ１×１×１[μｍ^３]の立方体であり、外部抵抗と内部抵抗の比は変換効率が最大となるような値をとると仮定した。その結果、室温付近（３００Ｋ〜４００Ｋ）で高温部（上部接合電極）と低温部（下部分岐電極）の温度差を数十℃程度と設定した場合、１０[ｍＡ]程度の電流が発生する。また、図１に示したように、エレメント対を数千対チェーン状につないだ場合、数[Ｖ]程度の電圧が発生する。

また、Ｐ型、Ｎ型エレメントはそれぞれ１００×１００×１００[ｎｍ^３]の立方体であり、外部抵抗と内部抵抗の比は変換効率が最大となるような値をとると仮定した。その結果、室温付近（３００Ｋ〜４００Ｋ）で高温部と低温部の温度差を数十℃程度と設定した場合、１[ｍＡ]程度の電流が発生する。また、図１に示したように、エレメント対を数万対チェーン状につないだ場合、数十[Ｖ]程度の電圧が発生する。

なお、熱電素子の素子形状を最適化することで、さらに高い発生電力を得ることが可能である。

次に、この発明の第１の実施形態の熱電素子の製造方法について説明する。

図４〜図１１は、第１の実施形態の熱電素子の製造方法を示す各工程の断面図である。

まず、図４に示すように、シリコン基板１１上に、絶縁膜（例えば、シリコン酸化膜（ＳｉＯ_２））１２を熱酸化法またはＣＶＤ法により成膜する。後述するＴｉＮ／Ｔｉとのエッチング選択比を考慮すると、絶縁膜１２の膜厚は１０ｎｍ程度まで減らすことができ、また熱の伝え易さを考慮すると、絶縁膜１２の膜厚は薄いほうがよい。このため、絶縁膜１２の膜厚は１０ｎｍ程度とする。

次に、絶縁膜１２上に、ＣＶＤ法またはスパッタ法によりＴｉＮ／Ｔｉなどの高融点金属を堆積する。そして、図５に示すように、リソグラフィ法により高融点金属を所定領域毎に形成して、下部電極１３を形成する。下部電極１３の膜厚は数十ｎｍ程度とする。

図５に示した構造上に、図６に示すように、ＣＶＤ法により絶縁膜（例えば、シリコン酸化膜（ＳｉＯ_２））１４を成膜する。そして、図７に示すように、熱電材料が形成される領域に、穴(ホール)１４Ａ、１４Ｂをリソグラフィ法によって形成する。ここで、Ｐ型熱電材料１５Ａが形成される領域とＮ型熱電材料１５Ｂが形成される領域の形状が式（１）を満たすように、穴１４Ａと１４Ｂは２回に分けて２通りのサイズで形成する。続いて、図８に示すように、穴１４Ａ、１４Ｂ内及び層間絶縁膜１４上に、熱電材料１５、例えばＳｉＧｅ膜を形成する。その後、図９に示すように、ＣＭＰ法などを用いた平坦化処理により、層間絶縁膜１４上の熱電材料１５を研磨し、余分な熱電材料１５を除去する。

次に、穴１４Ａ、１４Ｂに埋め込まれた熱電材料１５に、図１０に示すように、ボロン（Ｂ）またはリン（Ｐ）をイオン注入し、それぞれＰ型またはＮ型特性を示すように熱活性化して、Ｐ型熱電材料１５ＡとＮ型熱電材料１５Ｂを形成する。その後、図１１に示すように、Ｐ型熱電材料１５ＡとＮ型熱電材料１５Ｂとがチェーン状に接続されるように、Ｐ型熱電材料１５Ａ上及びＮ型熱電材料１５Ｂ上に上部電極１６を形成する。さらに、上部電極１６上及び層間絶縁膜１４上に、絶縁膜１７を成膜する。

このような製造方法により製造された熱電素子の場合、エレメント間（Ｐ型熱電材料１５ＡとＮ型熱電材料１５Ｂ間）、及びエレメントの周囲はすべて層間絶縁膜１４で満たされており、従来のチェーン状の熱電素子に比べて、外部からの圧力に対する強度が強くなると共に、酸化や結露が起こり難くなる、すなわち強度、耐酸化、耐結露といった面が改善される。

熱電材料はその種類により変換効率が最大となる温度領域が異なるため、素子の使用温度で材料を使い分けるのが一般的である。しかし、変換効率が最大となる温度領域以外でも熱電特性がまったく期待できないということはなく、変換効率が最大となる温度領域以外でも合金化のし易さ、コストなどの条件を考慮した上で材料を選択するのが良い。その一方で、熱電素子を作成する際には、耐熱、耐酸化、耐応力といった観点からＰ型熱電材料とＮ型熱電材料が同じ系の材料であることが重要である。同じ系とは主に同じ結晶構造を持つことを意味し、Ｐ型とＮ型はまったく別の元素から構成されていても良い。

現在、研究されている熱電材料は３元系、４元系といった複雑な化合物であり、これらを用いるのはドーピングをすることなく、Ｐ型またはＮ型の特性を示すからである。しかし、この実施形態では、上記のようにドーパントを注入するまではＰ型領域とＮ型領域を同時に成膜するため、Ｐ型熱電材料とＮ型熱電材料が同じ材料を母材にしていなければならない。上記の方法で作成できる熱電材料とそのドーパントの例を表１に示す。

第１の実施形態の熱電素子では、熱電素子をシリコン基板上に作成することにより、各Ｐ型、Ｎ型エレメントを従来の１０分の１から１００分の１程度まで微小化できる。エレメントの微小化は熱電素子の微小化につながり、さらに広い分野での使用が期待できる。すなわち、微細な熱電素子を形成することができ、さらに熱電素子を微細化できれば、電子・電気機器等の対象物の形成を変えずに熱電素子を対象物に取り付けできるという利点がある。

また、エレメントの微小化により素子を構成するエレメント数が増えることは、発生電圧の向上につながる。シリコン基板上であっても、従来通りカスケード型、セグメント型といった複雑な熱電素子の形成が可能である。本実施形態では半導体プロセスの成膜方法で熱電素子を作成するため、複雑な形状の素子の作成が容易になる。また、ＬＳＩの裏面に微小で複雑な構造の熱電素子を取り付けることにより、熱電変換効率の向上が望める。

また、本実施形態では、シリコン基板上に熱電素子を作成するため、シリコン基板内に銅（Ｃｕ）のプラグを容易に作成できる。このため、熱電素子と電源や負荷とをつなぐ配線には銅（Ｃｕ）のプラグを用いれば良く、熱電素子と電源や負荷とをつなぐ配線の作成が容易である。

［第２の実施形態］
次に、この発明の第２の実施形態の熱電素子を含む半導体装置及びその製造方法について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。

熱電素子を発電素子として用いた場合、高温接合部と低温接合部の温度差が大きい時には、図１に示したチェーン状の熱電素子を２段以上に重ねたカスケード型熱電素子が効果的である。

図１２は、第２の実施形態の熱電素子の構造を示す断面図であり、カスケード型熱電素子をシリコン基板上に作成したものである。

第１の実施形態と同様に、シリコン半導体基板１１上には、Ｐ型熱電材料１５ＡとＮ型熱電材料１５Ｂがチェーン状に接続されている。すなわち、下部電極１３、Ｎ型熱電材料１５Ｂ、上部電極１６、Ｐ型熱電材料１５Ａ、下部電極１３は、この順序で電気的に接続されており、チェーン状熱電素子を構成している。上部電極１６上には絶縁膜１７が形成され、絶縁膜１７上には複数の下部電極１８が離隔して形成されている。

下部電極１８上及び絶縁膜１７上には、層間絶縁膜１９が形成され、下部電極１８上の層間絶縁膜１９に形成された穴には、Ｐ型熱電材料２０ＡとＮ型熱電材料２０Ｂがそれぞれ埋め込まれている。Ｐ型熱電材料２０Ａ上及びＮ型熱電材料２０Ｂ上には、上部電極２１がそれぞれ形成されている。これら下部電極１８、Ｐ型熱電材料２０Ａ、Ｎ型熱電材料２０Ｂ、及び上部電極２１は、図１２に示すようにチェーン状に接続されている。すなわち、上部電極２１、Ｎ型熱電材料２０Ｂ、下部電極１８、Ｐ型熱電材料２０Ａ、上部電極２１は、この順序で電気的に接続されており、チェーン状熱電素子を構成している。

言い換えると、第１の下部電極１８上にはＮ型熱電材料２０Ｂ、及びＰ型熱電材料２０Ａが形成され、第１の下部電極１８に隣接する第２の下部電極１８上にもＮ型熱電材料２０Ｂ、及びＰ型熱電材料２０Ａが形成されている。第１の下部電極１８上のＮ型熱電材料２０Ｂ上には第１の上部電極２１が形成されている。第１の下部電極１８上のＰ型熱電材料２０Ａ上と、第２の下部電極１８上のＮ型熱電材料２０Ｂ上には第２の上部電極２１が形成されている。さらに、第２の下部電極１８上のＰ型熱電材料２０Ａ上には第３の上部電極２１が形成されている。また、第１、第２の上部電極２１上には、絶縁膜２２が形成されている。なお、絶縁膜２２が高温部であり、シリコン基板１１が低温部であってもよいし、あるいは絶縁膜２２が低温部であり、シリコン基板１１が高温部であってもよい。

第１の実施形態で述べたように、熱電材料はその種類により熱電変換効率が最大となる温度領域が異なるため、素子の温度勾配に応じて熱電材料の種類を選択する。例えば、図１２に示す素子では、絶縁膜２２が高温部、シリコン基板１１が低温部とした場合、高温となる上段に配置されたＰ型熱電材料２０ＡとＮ型熱電材料２０Ｂには高温で高い性能を示す熱電材料を用い、低温となる下段に配置されたＰ型熱電材料１５ＡとＮ型熱電材料１５Ｂには低温で高い性能を示す熱電材料を用いる。例えば、表１に示したように、Ｐ型熱電材料２０Ａにはボロン（Ｂ）が導入されたＳｉまたはＳｉ_ＸＧｅ_１−Ｘを、Ｎ型熱電材料２０Ｂにはリン（Ｐ）あるいはヒ素（Ａｓ）が導入されたＳｉまたはＳｉ_ＸＧｅ_１−Ｘを用い、Ｐ型熱電材料１５Ａには鉛（Ｐｂ）が導入されたＢｉ_２Ｔｅ_３またはナトリウム（Ｎａ）が導入されたＰｂＴｅを、Ｎ型熱電材料１５ＢにはＣｕｌが導入されたＢｉ_２Ｔｅ_３またはＰｂＩ_２が導入されたＰｂＴｅを用いる。また、このとき、各エレメントは熱電変換効率が最大となるような形状を持つ（式（１）を満たす）。

また、熱電素子を冷却素子として用いた場合では、多段の冷却素子が効果的である。シリコン基板上に作成した多段冷却素子を図１３に示す。この多段冷却素子は、シリコン基板上の１段目に４対の熱電冷却素子が形成され、２段目に２対の熱電冷却素子が形成され、さらに３段目に１対の熱電冷却素子が形成されている。

図１３に示す多段冷却素子は以下のような構造を有する。図１２に示した熱電素子と同様に、シリコン基板１１上には、Ｐ型熱電材料１５ＡとＮ型熱電材料１５Ｂがチェーン状に接続されている。すなわち、下部電極１３、Ｎ型熱電材料１５Ｂ、上部電極１６、Ｐ型熱電材料１５Ａ、下部電極１３は、この順序で電気的に接続されており、チェーン状冷却素子を構成している。

上部電極１６上には、絶縁膜１７が形成されている。絶縁膜１７上には、複数の下部電極１８が離隔して形成されている。下部電極１８上及び絶縁膜１７上には層間絶縁膜１９が形成され、下部電極１８上の層間絶縁膜１９に形成された穴には、Ｐ型熱電材料２０ＡとＮ型熱電材料２０Ｂがそれぞれ埋め込まれている。Ｐ型熱電材料２０Ａ上及びＮ型熱電材料２０Ｂ上には、上部電極２１が形成されている。Ｐ型熱電材料２０ＡとＮ型熱電材料２０Ｂはチェーン状に接続されている。すなわち、下部電極１８、Ｐ型熱電材料２０Ａ、上部電極２１、Ｎ型熱電材料２０Ｂ、及び下部電極１８は、この順序で電気的に接続されており、チェーン状冷却素子を構成している。

上部電極２１上には、絶縁膜２２が形成されている。絶縁膜２２上には、２つの下部電極２３が離隔して形成されている。下部電極２３上及び絶縁膜２２上には層間絶縁膜２４が形成され、下部電極２３上の層間絶縁膜２４に形成された穴には、Ｐ型熱電材料２５ＡとＮ型熱電材料２５Ｂがそれぞれ埋め込まれている。Ｐ型熱電材料２５Ａ上及びＮ型熱電材料２５Ｂ上には、上部電極２６が形成されている。Ｐ型熱電材料２５ＡとＮ型熱電材料２５Ｂはチェーン状に接続されている。すなわち、下部電極２３、Ｐ型熱電材料２５Ａ、上部電極２６、Ｎ型熱電材料２５Ｂ、及び下部電極２３は、この順序で電気的に接続されており、チェーン状冷却素子を構成している。また、上部電極２６上には、絶縁膜２７が形成されている。なお、絶縁膜２７が吸熱部であり、シリコン基板１１が放熱部である。

１段目の一端側に配置された第１のＮ型熱電材料１５Ｂには第１の下部電極１３が接続され、この第１の下部電極１３は電源ＰＯの正電極に接続されている。第１のＮ型熱電材料１５Ｂは、第１の上部電極１６を介して第１のＰ型熱電材料１５Ａに接続され、この第１のＰ型熱電材料１５Ａは第２の下部電極１３を介して第２のＮ型熱電材料１５Ｂに接続されており、Ｎ型熱電材料１５ＢとＰ型熱電材料１５Ａとがチェーン状に接続されている。

１段目の他端側に配置されたＰ型熱電材料１５Ａに接続された下部電極１３は、２段目の他端側に配置された第１の下部電極１８に接続されている。第１の下部電極１８には、第１のＰ型熱電材料２０Ａが接続されている。第１のＰ型熱電材料２０Ａは、第１の上部電極２１を介して第１のＮ型熱電材料２０Ｂに接続され、この第１のＮ型熱電材料２０Ｂは第２の下部電極１３を介して第２のＰ型熱電材料２０Ａに接続されており、Ｐ型熱電材料２０ＡとＮ型熱電材料２０Ｂとがチェーン状に接続されている。

２段目の一端側に配置されたＮ型熱電材料２０Ｂに接続された下部電極１８は、３段目の一端側に配置された第１の下部電極２３に接続されている。第１の下部電極２３には、Ｐ型熱電材料２５Ａが接続されている。このＰ型熱電材料２５Ａは、上部電極２６を介してＮ型熱電材料２５Ｂに接続され、Ｎ型熱電材料２５Ｂは他端側に配置された第２の下部電極２３に接続されている。そして、３段目の第２の下部電極２３は、電源ＰＯの負電極に接続されている。

一段の熱電冷却素子で達成できる吸熱部と放熱部間の最大温度差には限界があり、図１３に示すように、多段にすることによってさらに大きな温度差が達成できる。すなわち、一段の熱電冷却素子で冷却できる温度には限界があり、図１３に示すように、多段にすることによってさらに高温のものを冷却することができる。この場合、上段の冷却素子が絶縁膜２７に接触している外部の物質から吸収した熱量と、上下段の接合部で電流によって発生するジュール熱を下段の冷却素子が吸収しなければならないので、図１３に示したような階段状となる。

また、図１３には冷却すべき部位が絶縁膜２７上にある場合の多段冷却素子を示したが、冷却すべき部位がシリコン基板上にある場合、階段状の多段冷却素子は、図１４に示すように、シリコン基板に近いほど、エレメント（素子）対数が減る形状としてもよい。この多段冷却素子は、図１４に示すように、シリコン基板１１上の１段目に１対の熱電冷却素子が形成され、２段目に２対の熱電冷却素子が形成され、さらに３段目に４対の熱電冷却素子が形成されている。なお、シリコン基板１１が吸熱部であり、絶縁膜２７が放熱部である。

［第３の実施形態］
次に、この発明の第３の実施形態の熱電素子を含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。この第３の実施形態では、セグメント型の熱電素子を示す。

図１５は、第３の実施形態の熱電素子の構造を示す断面図である。

下部電極１３Ａ上にはＰ型熱電材料１５Ａ−１が形成され、このＰ型熱電材料１５Ａ−１上にはＰ型熱電材料１５Ａ−２が形成されている。下部電極１３Ｂ上にはＮ型熱電材料１５Ｂ−１が形成され、このＮ型熱電材料１５Ｂ−１上にはＮ型熱電材料１５Ｂ−２が形成されている。Ｐ型熱電材料１５Ａ−２上とＮ型熱電材料１５Ｂ−２上には、上部電極１６が形成されている。そして、下部電極１３Ａと下部電極１３Ｂとの間には、負荷Ｒが接続されている。

熱電素子を発電素子として用いた場合には、図１５に示すようなセグメント型熱電素子も効果的である。この場合も、素子の温度勾配を考慮し、使用温度に適したＰ型、Ｎ型熱電材料を選択する。例えば、上部電極（接合端）１６が高温、下部電極１３Ａ、１３Ｂ（分岐端）が低温である場合、Ｐ型熱電材料１５Ａ−２とＮ型熱電材料１５Ｂ−２は高温で高い性能を示す材料を用い、Ｐ型熱電材料１５Ａ−１とＮ型熱電材料１５Ｂ−１は低温で高い性能を示す材料を用いる。そして、選択した２種類以上の各Ｐ型、Ｎ型熱電材料を、図１５に示すようにそれぞれを直列につなぐ。通常のセグメント型熱電素子は、各Ｐ型、Ｎ型熱電材料を２種類以上直列につないで用いる。しかし、シリコン基板上では図１５示すｘ−ｙ方向(シリコン基板面方向)に大きい素子が形状面からも作成方法の観点からも適当であるため、図１５示したセグメント型熱電素子も、図１６示すようにチェーン状に並べて、発生電圧を向上させる効果を狙う。

図１６示すように、シリコン半導体基板１１上には絶縁膜１２が形成され、この絶縁膜１２上には複数の下部電極１３が離隔して形成されている。下部電極１３上及び絶縁膜１２上には、層間絶縁膜１４Ａが形成されている。下部電極１３上の層間絶縁膜１４Ａに形成された穴には、Ｐ型熱電材料１５Ａ−１とＮ型熱電材料１５Ｂ−１がそれぞれ埋め込まれている。また、層間絶縁膜１４Ａ上には層間絶縁膜１４Ｂが形成されている。Ｐ型熱電材料１５Ａ−１上の層間絶縁膜１４Ｂに形成された穴にはＰ型熱電材料１５Ａ−２が埋め込まれ、Ｐ型熱電材料１５Ｂ−１上の層間絶縁膜１４Ｂに形成された穴には、Ｎ型熱電材料１５Ｂ−２が埋め込まれている。

Ｐ型熱電材料１５Ａ−２上及びＮ型熱電材料１５Ｂ−２上には、上部電極１６が形成されている。そして、これら下部電極１３、Ｐ型熱電材料１５Ａ−１、１５Ａ−２、Ｎ型熱電材料１５Ｂ−１、１５Ｂ−２、及び上部電極１６は、図１６に示すようにチェーン状に接続されている。すなわち、下部電極１３、Ｎ型熱電材料１５Ｂ−１、１５Ｂ−２、上部電極１６、Ｐ型熱電材料１５Ａ−２、１５Ａ−１、下部電極１３は、この順序で電気的に接続されており、チェーン状熱電素子を構成している。

言い換えると、第１の下部電極１３上にはＮ型熱電材料１５Ｂ−１、１５Ｂ−２が形成され、第１の下部電極１３に隣接する第２の下部電極１３上にはＰ型熱電材料１５Ａ−１、１５Ａ−２、及びＮ型熱電材料１５Ｂ−１、１５Ｂ−２が形成されている。第１の下部電極１３上のＮ型熱電材料１５Ｂ−２と、第２の下部電極１３上のＰ型熱電材料１５Ａ−２上には第１の上部電極１６が形成されている。第２の下部電極１３上のＮ型熱電材料１５Ｂ−２上には、第２の上部電極１６が形成されている。また、第１、第２の上部電極１６上には、絶縁膜１７が形成されている。

各エレメントの形状は、ここでも式（１）を満たすように設定すべきである。通常のセグメント型は、図１５に示すように、Ｐ型、Ｎ型エレメントのそれぞれにおいて一定の断面積をとり、熱電変換効率が最大となるようにＰ型とＮ型が独立して各材料の長さを決める。つまり、図１６においても、Ｐ型熱電材料１５Ａ−１と１５Ａ−２は同じ断面積を持ち、Ｎ型熱電材料１５Ｂ−１と１５Ｂ−２も同じ断面積を持つ。しかし、シリコン基板上にこのような素子を作成する場合、Ｐ型エレメントとＮ型エレメントが独立して１５Ａ−１と１５Ａ−２あるいは１５Ｂ−１と１５Ｂ−２の長さを決めることは困難であり、Ｐ型熱電材料１５Ａ−１とＮ型熱電材料１５Ｂ−１、Ｐ型熱電材料１５Ａ−２とＮ型熱電材料１５Ｂ−２が同じ長さとなってしまう。このような場合、各エレメントが式（１）を満たすことは難しくなる。

そこで、図１６に示したセグメント型熱電素子を、図１７に示すような構造に応用する。このセグメント型熱電素子は、Ｐ型熱電材料１５Ａ−１とＮ型熱電材料１５Ｂ−１の長さが同じであり、またＰ型熱電材料１５Ａ−２とＮ型熱電材料１５Ｂ−２の長さが同じである。さらに、Ｐ型熱電材料及びＮ型熱電材料の断面積が式（１）を満たすように設定されている。

図１７に示したセグメント型熱電素子はシリコン基板上に作成されるため、Ｐ型熱電材料１５Ａ−１とＰ型熱電材料１５Ａ−２が異なる断面積を持つように、またＮ型熱電材料１５Ｂ−１とＮ型熱電材料１５Ｂ−２とが異なる断面積を持つように作成できる。

図１８〜図２２に、図１７に示したセグメント型熱電素子の製造方法を示す。図１８は、図４〜図１０に示したのと同様の手順で作成したものである。その後、図１８に示した構造上に、図１９に示すように、絶縁膜（例えば、ＳｉＯ_２）１４Ｂを成膜する。さらに、図２０に示すように、リソグラフィ法により、層間絶縁膜１４ＢのＰ型熱電材料１５Ａ−２及びＮ型熱電材料１５Ｂ−２が形成される領域に穴を作成する。このとき、作成される穴の断面積は、使用するエレメントが式（１）を満たすように設定される。この穴に熱電材料膜を形成し、各ドーパントをイオン注入する。その後、熱活性化して、図２１に示すように、Ｐ型熱電材料１５Ａ−２、Ｎ型熱電材料１５Ｂ−２を形成する。

最後に、図２２に示すように、Ｐ型熱電材料１５Ａ−２とＮ型熱電材料１５Ｂ−２とがチェーン状に接続されるように、Ｐ型熱電材料１５Ａ−２上及びＮ型熱電材料１５Ｂ−２上に上部電極１６を作成する。さらに、上部電極１６上に絶縁膜１７を成膜する。以上により、図１７に示したセグメント型熱電素子が製造できる。

［第４の実施形態］
次に、この発明の第４の実施形態の熱電素子を含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。

図２３は、第４の実施形態の熱電素子の構造を示す断面図であり、シリコン基板上に形成した横型熱電素子を示している。

熱電素子を高温のシリコン基板上で発電素子として用いる場合、直方体または円柱状の各エレメントを横に倒し、シリコン基板上に線状につないだ構造としても、熱電素子から発電効果が得られる。第３の実施形態でも述べたように、シリコン基板上では図２３に示すｘ−ｙ方向(シリコン基板面方向)に大きく、ｚ方向（シリコン基板面に直交する方向）に小さい素子が適当であるため、この横型発電素子はより有効である。

シリコン基板１１上にはシリコン窒化膜３１が形成され、このシリコン窒化膜３１上には、絶縁膜である断熱膜３２が形成されている。断熱膜３２には、シリコン酸化膜（ＳｉＯ_２）より熱伝導度が一桁程度低い低誘電率絶縁膜（Low-k膜）、例えば、ＳｉＯＣ、ＳｉＯＦ、Ｓｉ-(ＣＨ)_ｘなどを使用する。断熱膜３２上には、Ｐ型熱電材料３３ＡとＮ型熱電材料３３Ｂとが交互に線状に配置されている。交互に配置されたＰ型熱電材料３３ＡとＮ型熱電材料３３Ｂとの間には電極３４Ａ、３４Ｂが交互にそれぞれ挿入されている。電極３４Ａ、３４Ｂのうち、その半数に当たる電極３４Ｂは断熱膜（低誘電率絶縁膜）３２を突き抜け、高温となるシリコン窒化膜３１と接している。残り半数の電極３４Ａは、断熱膜３２に接しているが、断熱膜３２を突き抜けておらず、シリコン窒化膜３１と接していない。

シリコン窒化膜３１と接する電極３４Ｂは、シリコン窒化膜３１が高温となったとき、シリコン窒化膜３１から熱を受け取り高温となる。一方、シリコン窒化膜３１と接しない電極３４Ａはシリコン窒化膜３１との間に断熱膜３２を挟むため、外部とほぼ同じ温度となる。このようにして、Ｐ型熱電材料３３ＡとＮ型熱電材料３３Ｂとの接合部に温度差をつける。この温度差から熱電変換が起こり、電力が発生する。

この構造において、Ｐ型熱電材料３３ＡとＮ型熱電材料３３Ｂの断面積は一定である。そこで、式（１）を満たすように、各熱電材料の長さを調節する。すなわち、挿入する電極３４Ａ、３４Ｂの位置を調節して、Ｐ型熱電材料３３ＡとＮ型熱電材料３３Ｂの長さを調節する。例えば、ＰｂをドーピングしたＢｉ_２Ｔｅ_３をＰ型熱電材料として用い、ＣｕＩをドーピングしたＢｉ_２Ｔｅ_３をＮ型熱電材料として用いた場合には、長さ比はｈｐ：ｈｎ＝１：０．８〜１．１程度が最適である。ｈｐはＰ型熱電材料の長さを示し、ｈｎはＮ型熱電材料の長さを示す。同様に、Ａｇ（Ｐ型）とＳｂ（Ｎ型）をそれぞれドーピングしたＭｇ_２Ｓｉ_０．６Ｇｅ_０．４ではｈｐ：ｈｎ＝１：１．３〜３．０程度が最適となり、Ｂ（Ｐ型）とＰ（Ｎ型）をそれぞれドーピングしたＳｉＧｅではＡｐ：Ａｎ＝１：１．０〜１．２程度が最適となる。

図２３に示した線状に配列された横型発電素子を、図２４に示すように、シリコン基板上に平行に複数形成する。これら線状の横型発電素子を電気的に並列に接続すると、さらに高い熱電変換効果を得ることができる。

次に、図２４に示した横型発電素子の製造方法について説明する。以下に、横型発電素子の２通りの製造方法を、図２５〜図３１と図３２〜図４０に示す。

図２５〜図３１に示す第１の製造方法は以下の通りである。まず、図２５に示すように、シリコン基板１１上にシリコン窒化膜３１と断熱膜（低誘電率絶縁膜）３２を成膜する。続いて、電極３４Ｂをシリコン窒化膜３１と接触させるために、図２６に示すように、電極３４Ｂ用の穴を断熱膜３２にリソグラフィ法によって作成する。

図２６に示した構造上に、図２７に示すように、熱電材料膜３３を成膜する。続いて、図２８に示すように、電極が形成される領域となる溝３４を線状に作成する。半数の電極３４Ｂはシリコン窒化膜３１と接し、残り半数の電極３４Ａはシリコン窒化膜３１と接しないことから、溝の深さは２通りである。また、Ｐ型熱電材料３３ＡとＮ型熱電材料３３Ｂとの長さ比が式（１）を満たすように、シリコン窒化膜３１と接しない電極３４Ａ用の溝の位置を設定する。

図２８に示した構造上に、電極用材料を成膜し、ＣＭＰなどによって平坦化処理を施して、図２９に示すように、電極用溝内に電極３４Ａ、３４Ｂを形成する。次に、熱電素子を線状に形成するため、図３０に示すように、リソグラフィ法により熱電材料膜３３及び電極３４Ａ、３４Ｂを加工し、熱電素子の形を整える。最後に、図３１に示すように、熱電材料膜３３にＰ型とＮ型のドーパントをそれぞれイオン注入し、熱活性化して、Ｐ型熱電材料３３ＡとＮ型熱電材料３３Ｂを形成する。以上により、図２４に示した横型発電素子が製造できる。

次に、図３２〜図４０に示す第２の製造方法について説明する。図３２と図３３に示す工程は、図２５と図２６に示した工程と同様である。その後、図３４に示すように、断熱膜３２上に絶縁膜（例えば、ＳｉＯ_２）３５を成膜する。続いて、図３５に示すように、熱電材料が形成される領域となる線状の溝をリソグラフィ法により形成する。図３５に示した構造上に、図３６に示すように熱電材料膜３３を成膜する。そして、成膜した熱電材料膜３３をＣＭＰで平坦化して、図３７に示すように、線状の溝に熱電材料３３を形成する。

その後、図３８に示すように、電極が形成される領域となる溝３４を形成する。このとき、溝３４の深さは、電極３４Ａ用と電極３４Ｂ用の２通りである。Ｐ型熱電材料３３ＡとＮ型熱電材料３３Ｂとの長さ比は熱電変換効率が最大となる値をとるように設定する。このとき、電極３４Ｂ用の溝を等間隔で配置し、電極３４Ａ用の溝の位置を電極３４Ｂ間で調整することにより、Ｐ型熱電材料３３ＡとＮ型熱電材料３３Ｂとの長さ比を調整する。続いて、図３９に示すように、溝３４に電極用材料を形成する。その後、図４０に示すように、熱電材料膜３３にＰ型とＮ型のドーパントをそれぞれイオン注入し、熱活性化して、Ｐ型熱電材料３３ＡとＮ型熱電材料３３Ｂを形成する。以上により、図２４に示した横型発電素子が製造できる。

［第５の実施形態］
次に、この発明の第５の実施形態の熱電素子を含む半導体装置について説明する。前記第４の実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。図２４に示した横型発電素子は、図４１に示すように、二段に重ねた構造（横型二段発電素子）を取ることも可能である。

図４１は、第５の実施形態の横型二段発電素子の構造を示す斜視図である。

図２４に示した構造上には、絶縁膜３６が形成されている。この絶縁膜３６上には、Ｐ型熱電材料３７ＡとＮ型熱電材料３７Ｂとが交互に線状に配置されている。線状のＰ型熱電材料３７Ａ及びＮ型熱電材料３７Ｂは、一段目の線状のＰ型熱電材料３３Ａ及びＮ型熱電材料３３Ｂに対して直交する方向に形成されている。交互に配置されたＰ型熱電材料３７ＡとＮ型熱電材料３７Ｂとの間には電極３８Ａ、３８Ｂが交互にそれぞれ挿入されている。電極３８Ａ、３８Ｂのうち、その半数に当たる電極３８Ｂは断熱膜（低誘電率絶縁膜）３２を突き抜け、高温となるシリコン窒化膜３１と接している。残り半数の電極３８Ａは、絶縁膜３６に接しているが、絶縁膜３６を突き抜けておらず、シリコン窒化膜３１と接していない。

このように、横型発電素子を二段に重ねることによって、さらに高い電力を得ることができる。その際、一段目の横型発電素子と二段目の横型発電素子との間には絶縁膜３６があり、一段目と二段目は電気的に独立である。

図４１に示した発電素子のa面で切った断面図を図４２に示す。二段目の高温電極用としてあらかじめ一段目の絶縁膜３５中にシリコン窒化膜３１と接する電極３４Ｂを作成しておき、図４２に示したように電極を通して二段目まで熱が運ばれるようにする。高温電極は途中で絶縁膜を挟むが、熱的には連続である。

図４３、図４４は、図４１に示した横型二段発電素子の製造方法を示す斜視図である。

一段目の作成方法は、図２５〜図３１、または図３２〜図４０で示した工程とほぼ同様である。途中、図２６または図３３に示したように、断熱膜３２に電極３４Ｂ用の穴を作成する際、図４３に示すように、二段目の高温電極（電極３８Ｂ）に高温を伝達するための電極３４Ｂ用の穴も作成しておく必要がある。図２５〜図３１に示した第１の製造方法では、図３１に示した工程の後、図４４に示すように、各熱電素子間に絶縁膜を成膜し、平坦化処理を施した後、一段目と同様の方法で二段目を形成する。図３２〜図４０に示した第２の製造方法では、図４０に示した工程の後、図４４に示すように、絶縁膜を成膜し、その上に二段目の横型発電素子を作成する。以上により、図４１に示した横型２段式発電素子が製造できる。

［第６の実施形態］
次に、この発明の第６の実施形態の熱電素子を含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。

本実施形態では、熱電素子はすべてシリコン基板上に作成されることから、集積回路が形成されたシリコン基板の裏面、すなわちＬＳＩの裏面に作成することも可能である。よって、ここからはＬＳＩの裏面に作成された熱電変換装置を備えた半導体装置について述べる。なお、ＬＳＩの裏面とは、シリコン基板の集積回路が形成された主面と反対側の主面をさす。

図４５は、第６の実施形態の熱電素子の構造を示す断面図であり、図１に示したような熱電素子をＬＳＩの裏面に作成した例を示す。

シリコン半導体基板１１の第１主面には大規模集積回路（ＬＳＩ）が形成されている。第１主面の反対側の第２主面上には、図４５に示すように、Ｐ型熱電材料１５ＡとＮ型熱電材料１５Ｂとがチェーン状に接続された熱電素子が形成されている。

ＬＳＩは動作時に発熱があり、この発熱に対し、ＬＳＩの裏面に熱電素子を形成することにより、二通りの効果を得ることができる。

まず、一つ目はＬＳＩからの発熱を冷却する冷却効果である。冷却素子はファンなどよりも消費電力が大きいため、冷却素子自体の低消費電力化が必要である。そこで、第１の実施形態から第５の実施形態で述べたような微小で複雑な構造を持つ冷却素子をＬＳＩの裏面に作ることにより、低消費電力型の冷却素子が実現できる。

二つ目は、ＬＳＩからの発熱を利用した発電効果である。ＬＳＩの裏面に発電素子を作成することで、ＬＳＩから発生した熱を電力に変換する。その電力を利用することにより、低消費電力化に貢献する。

また、微小な素子では、冷却素子で使用する電力や発電素子で発生した電力を運ぶ配線の作成が困難である。しかし、本実施形態では、シリコン基板上に熱電素子（発電素子または冷却素子）を作成するため、シリコン基板内に銅（Ｃｕ）のプラグを容易に通すことができる。このため、銅のプラグを使用して電力の輸送を容易に行える。ゆえに、微細な素子における電力輸送といった点からもシリコン基板上の熱電素子は有効である。

また、ＬＳＩの裏面に作成した場合でも、図１に示した熱電素子、図１２に示したカスケード型発電素子、図１３に示した多段冷却素子、図１７に示したセグメント型熱電素子、図２４に示した横型発電素子、図４１に示した横型二段発電素子といった複雑な熱電素子の作成が可能である。

ＬＳＩの裏面に、それぞれ図１に示した熱電素子を形成した例を図４６に、図１２に示したカスケード型発電素子を形成した例を図４７に、図１３に示した多段冷却素子を形成した例を図４８に、図１７に示したセグメント型熱電素子を形成した例を図４９に、図２４に示した横型発電素子を形成した例を図５０に、図４１に示した横型二段発電素子を形成した例を図５１に示す。このように、ＬＳＩの裏面にこれらのような微細で複雑な構造を持つ熱電素子を作成することにより、ＬＳＩのさらに高い性能を引き出すことができる。

従来のＬＳＩ用の熱電素子では、熱電素子を組み立てた後、使用部位にその熱電素子を取り付けるといった方法が一般的であり、熱電素子を取り付けることで微小なＬＳＩを大きくしてしまうことになる。しかし、本実施形態ではシリコン基板上（ＬＳＩの裏面上）に直接、熱電素子を作成するため、ＬＳＩのサイズに影響はない、すなわちＬＳＩを大きくしてしまうことはない。よって、ＬＳＩのパッケージには従来のものを使用することができる。

次に、ＬＳＩの裏面に作成する熱電素子に適した熱電材料について説明する。ＬＳＩから発生する熱は数十℃程度であり、表１から低温領域のＴｅ系化合物が最適であることがわかる。しかし、Ｔｅ系化合物はトランジスタなどに悪影響を及ぼす可能性がある。また、中温領域で使用されるＭｇ_２Ｓｉ_０．６Ｇｅ_０．４やＦｅＳｉ_２は半導体プロセスには不適である。そこで、ＳｉＧｅまたはＳｉが適切であると考えられる。第５の実施形態で述べたように、ＳｉＧｅを熱電材料に用いれば、１００℃以下でも、高温部と低温部に数十℃程度の温度差を付ければ、数［ｍＡ］程度の電流と数［Ｖ］〜数十［Ｖ］の電圧を得ることができる。

［第７の実施形態］
次に、この発明の第７の実施形態の熱電素子を含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。

ＬＳＩではその部位により発熱量が異なる。発熱量が大きい部位では、ＬＳＩの裏面に熱電素子を作成することで熱が外部に逃げにくくなり、ＬＳＩ自体の温度を上昇させてしまう可能性がある。そこで、ＬＳＩの裏面で発熱量が大きい部位、たとえばＣＰＵ直下では熱電素子を冷却素子として用いる。一方、ＬＳＩの裏面で通常の発熱が起こる部位では熱電素子を発電素子として用いる。このように、ＬＳＩの各部位の特性に応じて、熱電素子の用途を分けて作成する。

図５２は、第７の実施形態の熱電素子を含む半導体装置の構造を示す断面図である。図５２に示すように、発熱量が大きい領域Ａには冷却素子として働く熱電素子を形成し、発熱量が小さい領域Ｂには発電素子として働く熱電素子を形成する。この場合、前述した製造方法によって、冷却素子と発電素子を同時に作成し、配線方法によって冷却素子と発電素子を作り分ける。このように、ＬＳＩ上に発電素子と冷却素子を組み合わせて形成した場合、発電素子で発生した電力を冷却素子に必要な電力の一部として使用することもできる。

［第８の実施形態］
次に、この発明の第８の実施形態の熱電素子を含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。

熱電素子はシリコン基板上に作り込むため、配線の作成が容易である。ＬＳＩの廃熱を用いて発電素子により生成した電力は、シリコン基板中を通り、シリコン基板表面のＬＳＩ動作部へ持っていくことができる。第１の実施形態で述べたように、ＳｉＧｅを用いた発電素子を数十℃程度で使用すると、数［ｍＡ］程度の電流と数［Ｖ］〜数十［Ｖ］の電圧が発生する。ゆえに、発生する電力は数［ｍＷ］程度になる。そこで、図５３に示すように、集積回路が形成されるシリコン基板表面側にキャパシタンスを設け、発電素子から発生した電力をこのキャパシタンスに蓄積するなどの用途が考えられる。

図５３は、第８の実施形態の発電素子を含む半導体装置の構造を示す断面図である。シリコン半導体基板１１の第１主面には集積回路が形成されている。集積回路はキャパシタンスＣ備え、キャパシタンスＣの一方の電極には第１電極５１Ａが接続され、キャパシタンスＣの他方の電極には第２電極５１Ｂが接続されている。第１主面の反対側の第２主面上には、図１に示したようなチェーン状に接続されたＰ型熱電材料１５Ａ及びＮ型熱電材料１５Ｂから構成された発電素子が形成されている。発電素子の一端の上部電極１６ＡはプラグＰ１、Ｐ２を含む複数のプラグ、及び配線を介して第１電極５１Ａに接続されている。さらに、発電素子の他端の上部電極１６ＢはプラグＰ３、Ｐ４を含む複数のプラグ、及び配線を介して第２電極５１Ｂに接続されている。なお、プラグＰ１、Ｐ２、Ｐ３、Ｐ４は、例えばタングステン、ポリシリコンから形成される。

このような構造を持つ半導体装置では、ＬＳＩに形成されたキャパシタンスに、発電素子から発生した電力をシリコン基板に形成されたプラグ及び配線を介して蓄積することができる。

また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。

この発明の第１の実施形態の熱電素子の構造を示す断面図である。第１の実施形態におけるＰ型熱電材料及びＮ型熱電材料からなる１つのエレメント対の斜視図である。第１の実施形態のシリコン基板上にエレメント対が複数配列された熱電素子を示す斜視図である。第１の実施形態の熱電素子の製造方法を示す第１工程の断面図である。第１の実施形態の熱電素子の製造方法を示す第２工程の断面図である。第１の実施形態の熱電素子の製造方法を示す第３工程の断面図である。第１の実施形態の熱電素子の製造方法を示す第４工程の断面図である。第１の実施形態の熱電素子の製造方法を示す第５工程の断面図である。第１の実施形態の熱電素子の製造方法を示す第６工程の断面図である。第１の実施形態の熱電素子の製造方法を示す第７工程の断面図である。第１の実施形態の熱電素子の製造方法を示す第８工程の断面図である。この発明の第２の実施形態の熱電素子の構造を示す断面図である。第２の実施形態の変形例の多段冷却素子の構造を示す断面図である。第２の実施形態の他の変形例の多段冷却素子の構造を示す断面図である。この発明の第３の実施形態の熱電素子の構造を示す断面図である。第３の実施形態のセグメント型熱電素子の構造を示す断面図である。第３の実施形態の応用例のセグメント型熱電素子の構造を示す断面図である。図１７に示したセグメント型熱電素子の製造方法を示す第１工程の断面図である。図１７に示したセグメント型熱電素子の製造方法を示す第２工程の断面図である。図１７に示したセグメント型熱電素子の製造方法を示す第３工程の断面図である。図１７に示したセグメント型熱電素子の製造方法を示す第４工程の断面図である。図１７に示したセグメント型熱電素子の製造方法を示す第５工程の断面図である。この発明の第４の実施形態の横型熱電素子の構造を示す断面図である。第４の実施形態の応用例の横型熱電素子の構造を示す断面図である。図２４に示した横型熱電素子の第１製造方法を示す第１工程の断面図である。図２４に示した横型熱電素子の第１製造方法を示す第２工程の断面図である。図２４に示した横型熱電素子の第１製造方法を示す第３工程の断面図である。図２４に示した横型熱電素子の第１製造方法を示す第４工程の断面図である。図２４に示した横型熱電素子の第１製造方法を示す第５工程の断面図である。図２４に示した横型熱電素子の第１製造方法を示す第６工程の断面図である。図２４に示した横型熱電素子の第１製造方法を示す第７工程の断面図である。図２４に示した横型熱電素子の第２製造方法を示す第１工程の断面図である。図２４に示した横型熱電素子の第２製造方法を示す第２工程の断面図である。図２４に示した横型熱電素子の第２製造方法を示す第３工程の断面図である。図２４に示した横型熱電素子の第２製造方法を示す第４工程の断面図である。図２４に示した横型熱電素子の第２製造方法を示す第５工程の断面図である。図２４に示した横型熱電素子の第２製造方法を示す第６工程の断面図である。図２４に示した横型熱電素子の第２製造方法を示す第７工程の断面図である。図２４に示した横型熱電素子の第２製造方法を示す第８工程の断面図である。図２４に示した横型熱電素子の第２製造方法を示す第９工程の断面図である。この発明の第５の実施形態の横型二段発電素子の構造を示す斜視図である。第５の実施形態の横型二段発電素子の構造を示す断面図である。図４２に示した横型二段発電素子の製造方法を示す第１工程の断面図である。図４２に示した横型二段発電素子の製造方法を示す第２工程の断面図である。この発明の第６の実施形態の熱電素子の構造を示す断面図である。第６の実施形態の前記熱電素子（ＬＳＩを含む）の構造を示す断面図である。第６の実施形態のカスケード型発電素子の構造を示す断面図である。第６の実施形態の多段冷却素子の構造を示す断面図である。第６の実施形態のセグメント型熱電素子の構造を示す断面図である。第６の実施形態の横型発電素子の構造を示す断面図である。第６の実施形態の横型二段発電素子の構造を示す断面図である。この発明の第７の実施形態の熱電素子を含む半導体装置の構造を示す断面図である。この発明の第８の実施形態の発電素子を含む半導体装置の構造を示す断面図である。

符号の説明

１１…シリコン半導体基板、１２…絶縁膜、１３、１３Ａ、１３Ｂ…下部電極、１４、１４Ａ、１４Ｂ…層間絶縁膜、１５…熱電材料、１５Ａ、１５Ａ−１、１５Ａ−２…Ｐ型熱電材料、１５Ｂ、１５Ｂ−１、１５Ｂ−２……Ｎ型熱電材料、１６、１６Ａ、１６Ｂ…上部電極、１７…絶縁膜、１８…下部電極、１９…層間絶縁膜、２０Ａ…Ｐ型熱電材料、２０Ｂ…Ｎ型熱電材料、２１…上部電極、２２…絶縁膜、２３…下部電極、２４…層間絶縁膜、２５Ａ…Ｐ型熱電材料、２５Ｂ…Ｎ型熱電材料、２６…上部電極、２７…絶縁膜、３１…シリコン窒化膜、３２…断熱膜、３３Ａ…Ｐ型熱電材料、３３Ｂ…Ｎ型熱電材料、３４…溝、３４Ａ、３４Ｂ…電極、３５…絶縁膜、３６…絶縁膜、３７Ａ…Ｐ型熱電材料、３７Ｂ…Ｎ型熱電材料、３８Ａ、３８Ｂ…電極、ＰＯ…電源、Ｒ…負荷。

Claims

半導体基板上に形成された絶縁膜と、
前記絶縁膜上に離隔して形成された第１、第２下部電極と、
前記１下部電極上に形成された第１導電型の半導体材料からなる第１熱電材料と、
前記２下部電極上に形成された第２導電型の半導体材料からなる第２熱電材料と、
前記２下部電極上に前記第２熱電材料と離隔して形成された第１導電型の半導体材料からなる第３熱電材料と、
前記第１熱電材料上及び前記第２熱電材料上に形成された第１上部電極と、
前記第３熱電材料上に前記第１上部電極と離隔して形成された第２上部電極と、
を具備することを特徴とする半導体装置。
前記第１熱電材料は前記第１下部電極と前記第１上部電極との間に直列に接続された第１の複数の材料から構成され、前記第２熱電材料は前記第２下部電極と前記第１上部電極との間に直列に接続された第２の複数の材料から構成され、前記第３熱電材料は前記第２下部電極と前記第２上部電極との間に直列に接続された前記第１の複数の材料から構成されていることを特徴とする請求項１に記載の半導体装置。
半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に離隔して形成された第１、第２下部電極と、
前記第１下部電極上に形成された第１導電型の半導体材料からなる第１熱電材料と、
前記第２下部電極上に形成された第２導電型の半導体材料からなる第２熱電材料と、
前記第１熱電材料上及び前記第２熱電材料上に形成された第１上部電極と、
前記第１上部電極上に形成された第２絶縁膜と、
前記第２絶縁膜上に離隔して形成された第３、第４下部電極と、
前記第３下部電極上に形成され、前記第２熱電材料と異なる第２導電型の半導体材料からなる第３熱電材料と、
前記第４下部電極上に形成され、前記第１熱電材料と異なる第１導電型の半導体材料からなる第４熱電材料と、
前記第３熱電材料上及び前記第４熱電材料上に形成された第２上部電極と、
を具備することを特徴とする半導体装置。
半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成された断熱膜と、
前記断熱膜上に形成された第１導電型の半導体材料からなる複数の第１熱電材料と、
前記断熱膜上に形成された第２導電型の半導体材料からなる複数の第２熱電材料と、
前記第１熱電材料と前記第２熱電材料との間に形成され、その一部が前記第１絶縁膜に接触した複数の第１電極と、
前記第１熱電材料と前記第２熱電材料との間の前記断熱膜上に形成された複数の第２電極とを具備し、
前記第１熱電材料と前記第２熱電材料とが交互に直線状に配置され、前記第１電極と前記第２電極とが前記第１熱電材料と前記第２熱電材料との間に交互にそれぞれ配置されていることを特徴とする半導体装置。
第１主面と前記第１主面の反対側の第２主面を有する半導体基板と、
前記半導体基板の前記第１主面上に形成された集積回路と、
前記半導体基板の前記第２主面上に形成された第１絶縁膜と、
前記第１絶縁膜上に離隔して形成された第１、第２下部電極と、
前記第１下部電極上に形成された第１導電型の半導体材料からなる第１熱電材料と、
前記第２下部電極上に形成された第２導電型の半導体材料からなる第２熱電材料と、
前記第２下部電極上に前記第２熱電材料と離隔して形成された第１導電型の半導体材料からなる第３熱電材料と、
前記第１熱電材料上及び前記第２熱電材料上に形成された第１上部電極と、
前記第３熱電材料上に前記第１上部電極と離隔して形成された第２上部電極と、
を具備することを特徴とする半導体装置。