CN100576485C - 刻蚀监测方法 - Google Patents

刻蚀监测方法 Download PDF

Info

Publication number
CN100576485C
CN100576485C CN200710039812A CN200710039812A CN100576485C CN 100576485 C CN100576485 C CN 100576485C CN 200710039812 A CN200710039812 A CN 200710039812A CN 200710039812 A CN200710039812 A CN 200710039812A CN 100576485 C CN100576485 C CN 100576485C
Authority
CN
China
Prior art keywords
etching
etched hole
substrate
monitoring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710039812A
Other languages
English (en)
Other versions
CN101290900A (zh
Inventor
颜进甫
杨中辉
陈文丽
李玉科
蔡信裕
孙智江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710039812A priority Critical patent/CN100576485C/zh
Publication of CN101290900A publication Critical patent/CN101290900A/zh
Application granted granted Critical
Publication of CN100576485C publication Critical patent/CN100576485C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种刻蚀监测方法,包括步骤:提供衬底;在所述衬底上沉积介质层;对所述介质层进行刻蚀,形成刻蚀孔;将所述衬底放置于在线电压对比检测装置中进行扫描,得到扫描图像;观察所述扫描图像,判断所述刻蚀孔的刻蚀情况是否满足要求。本发明的刻蚀监测方法,不仅实现了对刻蚀结果的全面监测,还提高了监测的质量及监测的准确度。

Description

刻蚀监测方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种刻蚀监测方法。
背景技术
集成电路制造工艺是一种平面制作工艺,其结合光刻、刻蚀、沉积、离子注入等多种工艺,在同一衬底上形成大量各种类型的复杂器件,并将其互相连接以具有完整的电子功能。其中,任何一步工艺出现问题,都可能会导致电路的失效。目前,随着超大规模集成电路的器件特征尺寸不断地等比例缩小,集成度不断地提高,对各步制造工艺的控制提出了更为严格的要求,相应地,对各步制造工艺监测结果的准确性也提出了更高的要求。
以刻蚀工艺的监测为例,集成电路制造中,常需要利用刻蚀技术形成各种刻蚀孔(包括接触孔或通孔),这些孔的刻蚀如果控制不好,将可能会导致电路开路,直接影响产品的成品率。图1为现有的刻蚀孔的剖面图,如图1所示,在衬底101上沉积介质层102后,再对介质层进行刻蚀,形成了刻蚀孔103、104和105。在实际生产中,一方面介质层102的沉积厚度不会完全均匀一致,不同的衬底或同一衬底的不同位置上该介质层的生长厚度都可能会存在一些差异,这可能会导致部分刻蚀孔未能刻蚀至衬底;另一方面,即使该介质层102的生长厚度都大致相同,不同位置处的介质层的刻蚀速率也会存在差别,同样可能会导致部分刻蚀孔未刻蚀到位。如图1所示,最终形成的刻蚀孔有的已刻蚀至衬底(103),有的则在刻蚀孔底部残留了部分介质层未去除(104、105)。则这部分刻蚀未到位的刻蚀孔(电路中的接触孔或通孔),会使得电路在该点连接失败,出现开路等不正常现象,导致电路失效。
现有的集成电路中,接触孔或通孔通常具有较小的尺寸和较大的纵宽比,这不仅增大了刻蚀工艺的实现难度,也提高了对刻蚀监测的要求。对于这类纵宽比较大的刻蚀孔,仅利用光学显微镜进行观察等简单方法是难以实现对刻蚀孔刻蚀质量的监测的,尤其是对于是否刻蚀到位等方面缺陷的监测,该光学方法更是无能为力。为此,现有技术中通常是在电路基本制成后,再对电路中的各接触孔或通孔进行电信号的在线测试,以检查其是否存在开路现象,从而判断其是否刻蚀到位,但这种方法是在工艺制造基本完成后再进行,对于刻蚀出现问题的产品也还要经过后续多步工艺处理后才能发现,造成了人力及物力的浪费。
另外,还可以采用监测试片对单步刻蚀工艺进行监测,其主要是利用扫描电子显微镜(SEM,Scanning Electron Microscope)来对刻蚀孔的剖面进行观察分析,判断刻蚀的质量。然而,该方法需要对刻蚀孔的剖面进行观察,操作较为复杂,且不能实现对刻蚀情况的全面监测。图2为现有的利用SEM方法进行刻蚀监测的监测位置示意图,如图2所示,考虑到同一晶片上刻蚀不均匀的可能性后,通常也只会对晶片200上的五个“×”201、202、203、204、205所在位置的刻蚀情况进行监测。而对于高密度的集成电路,接触孔或通孔的数量甚至会多达上亿个,现有的这种SEM监测方法的极低的监测概率既不能实现对刻蚀情况的全面监测,也无法满足现有的集成电路制造工艺所要求的监测的高准确性。此外,其所需的样品处理时间、SEM检测时间较长,效率较低。
为实现对刻蚀情况的全面监测,提高刻蚀工艺的监测概率,于2003年3月5日公开的公开号为CN1400644A的中国专利申请提出了一种利用SEM装置对晶片进行扫描的方法。该方法将晶片放置于SEM装置内进行扫描,利用硅与二氧化硅在电子束照射后会因材质不同而具有不同的充电效应,呈现出不同的影像色泽,来判断晶片的表面是硅还是二氧化硅,并依此判定刻蚀是否完全。然而,由于SEM扫描时产生的二次电子会引发荷电效应和边缘效应,结果扫描得到的各图像较为模糊,干扰了对监测结果的判断,影响到了监测的准确性。
发明内容
本发明提供一种刻蚀监测方法,以提高刻蚀监测的监测质量及监测的准确性。
本发明提供的一种刻蚀监测方法,包括步骤:
提供衬底;
在所述衬底上沉积介质层;
对所述介质层进行刻蚀,形成刻蚀孔;
将所述衬底放置于在线电压对比检测装置中进行扫描,得到扫描图像;
观察所述扫描图像,判断所述刻蚀孔的刻蚀情况是否满足要求。
其中,在所述衬底上沉积介质层前,还对所述衬底进行掺杂处理,且所述掺杂处理可以由高温炉扩散方法或离子注入方法完成。
其中,所述在线电压对比检测装置加入了正电场或负电场,且若所述在线电压对比检测装置进行扫描时加入正电场,则所述扫描图像中的亮场图形对应刻蚀到位的刻蚀孔;若加入负电场,则所述扫描图像中的暗场图形对应刻蚀到位的刻蚀孔。
其中,在进行扫描前,还在所述刻蚀孔内填充导电材料,且所述填充导电材料,包括步骤:
在所述衬底上沉积导电材料;
对所述衬底进行化学机械研磨。
其中所述导电材料为钨。
此外,在所述衬底上沉积导电材料之前,还可以在所述衬底上沉积粘附层。
其中,在沉积所述介质层之前,还可以沉积一层停止层;在形成所述刻蚀孔之后,还需去除所述刻蚀孔内的所述停止层。在形成所述刻蚀孔之后,去除所述停止层之前,还利用在线电压对比检测装置对所述衬底进行过刻蚀扫描。
与现有技术相比,本发明具有以下优点:
本发明的刻蚀监测方法,利用在线电压对比(V-C,Voltage-Contrast)检测装置对刻蚀后形成的刻蚀孔进行监测,不仅可以实现对刻蚀结果的全面监测,还可以形成质量较高的监测图像,提高了对刻蚀结果进行监测的监测质量及监测的准确度。
此外,本发明的刻蚀监测方法,通过对衬底表面的掺杂,增大了衬底表面的导电性,进一步提高了监测图像的质量,也进一步提高了刻蚀结果监测的监测质量及监测的准确度。
附图说明
图1为现有的刻蚀孔的剖面图;
图2为现有的利用SEM方法进行刻蚀监测的监测位置示意图;
图3为本发明第一实施例的刻蚀监测方法的流程图;
图4为本发明第一实施例中沉积介质层后的器件剖面图;
图5为本发明第一实施例中形成刻蚀孔后的器件剖面图;
图6为本发明中利用加正电场的在线电压对比检测装置检测刻蚀结果的示意图;
图7为本发明中利用加正电场的在线电压对比检测装置得到的扫描结果示意图;
图8为本发明中利用加负电场的在线电压对比检测装置检测刻蚀结果的示意图;
图9为本发明中利用加负电场的在线电压对比检测装置得到的扫描结果示意图;
图10为本发明第二实施例的刻蚀监测方法的流程图;
图11为本发明第二实施例中沉积层间介质层后的器件剖面图;
图12为本发明第二实施例中形成刻蚀孔后的器件剖面图;
图13为本发明第二实施例中研磨后的器件剖面图;
图14为本发明第三实施例的刻蚀监测方法的流程图;
图15为本发明第三实施例中形成刻蚀孔后的器件剖面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中,并且可利用许多适当的材料制作,下面是通过较佳的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示器件结构的剖面图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
图3为本发明第一实施例的刻蚀监测方法的流程图,下面结合图3对本发明的第一实施例进行详细介绍。
首先,提供衬底(S301)。该衬底可以是用于监测刻蚀工艺的监测试片,如,可以是表面裸露的硅衬底。也可以是已形成一定结构的衬底,如可以是已形成MOS器件的硅衬底,需要再在其上再制造各种接触孔或通孔以形成电路中的各种电连接。本实施例中,是利用监测试片对刻蚀结果进行检测,提供的衬底为表面裸露的硅衬底。
然后,在所述衬底上沉积介质层(S302)。图4为本发明第一实施例中沉积介质层后的器件剖面图,如图4所示,沉积于衬底101上的介质层401通常是绝缘的氧化硅、氮化硅或氮氧化硅层中的一种或几种的结合。本实施例中的监测试片生长的介质层为氧化硅层,其是利用化学气相沉积的方法形成的,厚度大约在
Figure C20071003981200091
左右。理想情况下该层介质层的生长厚度应是均匀一致的,但实际生产中,其往往会存在一定偏差,如图4中所示的介质层401的厚度就略有不同,位于衬底边缘处的介质层生长厚度要略厚。
接着,对所述介质层进行刻蚀,形成刻蚀孔(S303)。本实施例中,是利用干法刻蚀的方法对介质层进行刻蚀的,其通过选用合适的刻蚀剂和刻蚀条件可以令介质层与硅衬底间存在较大的刻蚀速率差,使得本步干法刻蚀能够较好地停留于硅衬底的表面。图5为本发明第一实施例中形成刻蚀孔后的器件剖面图,如图5所示,若本步干法刻蚀的控制不当,或前面所生长的介质层的生长厚度不一致,都可能会导致形成的各刻蚀孔有部分未刻蚀到位。如图5中所示,位于衬底中心位置的刻蚀孔501刻蚀到位,但位于衬底边缘处的刻蚀孔502和503却未能刻蚀达到位于介质层下的衬底,出现了刻蚀缺陷。该类未刻蚀到位的缺陷会导致电路出现开路等现象,使得产品的成品率降低。为及时发现刻蚀中是否存在刻蚀未到位等缺陷,在刻蚀后希望能尽早对形成的刻蚀孔进行检测。
将形成刻蚀孔后的衬底放置于在线电压对比检测装置中进行扫描,得到扫描图像(S304)。得到扫描图像后,再通过观察所述扫描图像,判断刻蚀孔的刻蚀情况是否满足要求(S305)。利用在线电压对比检测装置对刻蚀后的衬底进行扫描可以分为两种情况,一种是在装置中加入正电场的情况,一种是在装置中加入负电场的情况,二者得到的扫描图像是不相同的。因此,进行判断时也要根据不同的扫描方法对扫描图像进行不同的具体分析。
本实施例中利用了加正电场的在线电压对比检测装置对刻蚀后的衬底进行扫描,图6为本发明中利用加正电场的在线电压对比检测装置检测刻蚀结果的示意图,如图6所示,将刻蚀后的衬底放入在线电压对比检测装置中,利用该装置产生的电子束603对衬底上的各刻蚀孔依次进行扫描。当刻蚀孔已刻蚀到位(图6中的刻蚀孔501)时,其底部曝露出了导电的硅衬底表面,在受到电子束603的扫描后,该区域会产生较多的二次电子,而当刻蚀孔未刻蚀到位(图6中的502及503)时,其底部为不导电的材料,对应的区域只能产生少量的二次电子。由于该装置上方加入正电场601,而放入其中的衬底又与地602相连,电子束对刻蚀后的衬底进行扫描时所产生的所有二次电子605会直接被上方的正电场601吸引,结果对于刻蚀到位的产生二次电子较多的区域就表现为亮场;而对于刻蚀未能达到硅材料或其他导电材料的刻蚀孔502和503,其产生的二次电子较少,对应的区域与未经刻蚀的介质层所在的区域一样表现为暗场。
图7为本发明中利用加正电场的在线电压对比检测装置得到的扫描结果示意图,如图7所示,扫描图像700中,与图5中刻蚀至衬底或导电材料的刻蚀孔501对应的区域701表现为亮场,而与图5中未刻蚀到衬底或导电材料的刻蚀孔502和503对应的区域702和703则表现为暗场。此时,通过观察扫描图像不仅可以判断出各刻蚀孔的刻蚀是否到位,还可以通过对亮场的刻蚀孔形状的观察进一步得到其他有关刻蚀质量的情况,如其刻蚀边缘是否满足要求等。
本发明的其他实施例中,还可以采用加负电场的在线电压对比检测装置对衬底进行扫描,图8为本发明中利用加负电场的在线电压对比检测装置检测刻蚀结果的示意图,如图8所示,同样是将刻蚀后的衬底放入在线电压对比检测装置中,利用该装置产生的电子束603对衬底上的各刻蚀孔依次进行扫描,但此时装置中加入的为负电场801。当刻蚀孔已刻蚀到位(图8中的刻蚀孔501)时,其底部曝露出了导电的硅衬底表面,在受到电子束603的扫描后,该区域会产生较多的二次电子605,由于此时加入的是负电场801,该二次电子不会被向上吸附,而是通过导电的衬底101流向602接地端,此时,衬底表面不会有二次电子积累,其对应区域表现为暗场。而当刻蚀孔未刻蚀到位(图8中的502及503)时,由于该装置上方加入的是负电场801,而其刻蚀孔的底部又是不导电的材料,所产生的二次电子与导电的衬底101被间隔开,不能通过衬底流出,因此,电子束扫描至该区域时产生的二次电子605会因负电场的排斥作用而集中于该未刻蚀到位的刻蚀孔的表面与负电场之间,导致该未刻蚀到位的区域与未经刻蚀的介质层所在的区域均表现为亮场。
图9为本发明中利用加负电场的在线电压对比检测装置得到的扫描结果示意图,如图9所示,扫描图像900中,与图5中刻蚀至衬底或导电材料的刻蚀孔501对应的区域901表现为暗场,而与图5中未刻蚀到衬底或导电材料的刻蚀孔502和503对应的区域902和903则表现为亮场。此时,同样可以通过观察扫描图像判断出各刻蚀孔的刻蚀是否到位,并通过对暗场的刻蚀孔形状的观察进一步得到其他有关刻蚀质量的情况,如其刻蚀边缘是否满足要求等。
可以看到,虽然在加入正电场或负电场时所得到的扫描图形中的亮场和暗场代表了不同的含义,但无论在线电压对比检测装置中加入何种电场,均可以实现对刻蚀结果的监测。
本发明的第一实施例中,刻蚀前仅生长了一层介质层,在本发明的其他实施例中,也可以在刻蚀前生长多层介质层,如,可以先分别利用氧化硅、氮化硅、氮氧化硅等材料生长多层介质层,再对其进行刻蚀(可以为针对不同材料进行的多步刻蚀)形成刻蚀孔。
此外,在实际应用中,为了确保刻蚀结果的一致性,有时会在生长介质层前先沉积一层停止层,以防止因介质层和其下的衬底材料或导电材料间的刻蚀速率相差不大,而导致的损伤到下层的衬底或其他导电材料的情况。该停止层的刻蚀速率要远低于介质层的刻蚀速率,以确保刻蚀能更好地停止于该停止层上,提高刻蚀的一致性,如可以对于介质层为氧化硅的情况,可以先用氮化硅作为停止层,二者间的刻蚀速率通常会相差较远。另外,为了去除方便,该停止层的厚度通常较薄,约在
Figure C20071003981200121
左右。通常是在刻蚀后加入一步湿法腐蚀步骤将该停止层去除,该湿法腐蚀中采用的是对停止层腐蚀速率很高而对介质层与衬底(或其他导电材料)腐蚀速率很低的化学试剂,如果刻蚀确实停止于该停止层上,该刻蚀孔内的停止层材料会很容易去除,露出其下的硅衬底(或其他导电材料)。但是,如果刻蚀未达到停止层,该步湿法腐蚀无法去除刻蚀孔内残留的介质层,也就无法令刻蚀孔底部露出硅衬底(或其他导电材料)。
在经过该步湿法腐蚀工艺后,再利用第一实施例中所述的在线电压比较检测方法对各刻蚀孔进行检测,一样可以得到各孔的刻蚀检测结果。注意到对于该类具有停止层的结构,还可以通过本发明的方法检测是否发生了过刻蚀:
A、干法刻蚀后,先利用在线电压对比检测装置对所述衬底进行过刻蚀扫描,以判断刻蚀孔内是否发生了过刻蚀。刻蚀正常的刻蚀孔底部应存有停止层,在加正电场进行检测时应表现为暗场图形,在加负电场进行检测时应表现为亮场图形,如果此时刻蚀孔的图形亮度表现为相反情况,则表示此时发生了过刻蚀,可能已损伤到下层的硅衬底或导电材料。
B、然后,进行湿法腐蚀的处理,使得刻蚀至停止层的刻蚀孔中的氮化硅材料被去除,曝露出其下的硅衬底或其他导电材料。
C、接着,再次进行在线电压对比检测,此时在加正电场进行检测时应表现为亮场图形,在加负电场进行检测时应表现为暗场图形,如果表现情况相反,表明该刻蚀孔在干法刻蚀时未能达到停止层。
采用本发明第一实施例的刻蚀监测方法,一则可以在全片范围内对所有刻蚀孔(也可以是部分刻蚀孔,如电子束扫描时可以间隔几行进行)的刻蚀情况进行检测,实现对刻蚀结果的全面监测;二则由于本发明中的在线电压对比检测装置中加入了正负电场,得到的监测图像与利用SEM方法的相比更为清晰,提高了对刻蚀结果进行监测的准确度;此外,与传统的利用SEM检测刻蚀孔剖面的方法相比,本发明的刻蚀监测方法,不需要对刻蚀孔所在的衬底进行破坏性的切割处理,花费的时间较短,反馈刻蚀监测结果较快。
为了进一步提高监测图像的清晰度,还可以在形成刻蚀孔后,进行在线电压比较检测之前,增加用导电材料填充刻蚀孔的步骤,其中的导电材料可以为多晶硅、金属钨、铝、铜等具有导电性能的材料。本发明的第二实施例中就是在刻蚀孔内填充金属钨后再进行的检测。图10为本发明第二实施例的刻蚀监测方法的流程图,下面结合图10对本发明的第二实施例进行详细介绍。
首先,提供衬底(S1001)。本实施例中的衬底是已形成MOS结构的硅片,需要在其上沉积介质层,在与电极对应处制造接触塞,以在电路中形成电连接。
然后,在所述衬底上沉积介质层(S1002)。图11为本发明第二实施例中沉积层间介质层后的器件剖面图,如图11所示,在硅衬底101内已形成了MOS器件的相关结构,包括隔离各器件的浅沟槽隔离结构1102、栅氧化层1103、栅极1104、栅极侧壁层1106、源/漏极1107和1108等,为了在其上形成电路内所需的各种电连接,还需要在其上利用沉积、光刻、刻蚀等工艺在其上形成多层连接结构。图11中示出的就是在其上沉积了层间介质层1101后的器件剖面图,本实施例中,该层是绝缘的氧化硅层,厚度约在
Figure C20071003981200131
左右。
为了提高刻蚀的一致性,还可以在沉积该介质层前先沉积一层停止层。如可以沉积一层氮化硅层作为停止层,其厚度在
Figure C20071003981200132
左右,只要在刻蚀孔后再将孔底部曝露的停止层去除即可。
接着,对所述介质层进行刻蚀,形成刻蚀孔(S1003)。本实施例中,是利用干法刻蚀的方法对介质层进行刻蚀的。图12为本发明第二实施例中形成刻蚀孔后的器件剖面图,如图12所示,刻蚀后形成的刻蚀孔1201的底部应曝露出下层的硅衬底(源/漏极1107、1108处)或其他导电材料,如多晶硅或金属等(栅极1104处)。
再接着,沉积导电材料(S1004)。电路制作过程中,在形成刻蚀孔后通常要沉积导电材料实现对各刻蚀孔的填充,为提高监测时得到的监测图像的清晰度,可以填充刻蚀孔后再进行对刻蚀孔的监测。本实施例中,填充的导电材料为金属钨,为进一步增强金属钨与刻蚀孔间的粘附性,在沉积金属钨前,还可以先生长一层粘附层(如氮化钛层),以进一步提高金属钨与介质层间的粘附力。
沉积导电材料后,利用化学机械研磨的方法对导电材料进行研磨(S1005)。图13为本发明第二实施例中研磨后的器件剖面图,如图13所示,研磨后去除了介质层上的导电材料,仅保留了各刻蚀孔内的导电材料(金属钨)1301,即形成了接触塞。
然后,将形成接触塞后的衬底放置于在线电压对比检测装置中进行扫描,得到扫描图像(S1006)。由于此时的刻蚀孔内已填充了导电性好的金属钨,对于加正电场进行检测的情况,因其产生的二次电子更多,刻蚀到位的刻蚀孔对应区域产生的亮场图形的亮度会更高,对于加负电场进行检测的情况,因刻蚀到位的刻蚀孔与衬底间的电接触更好,其产生的二次电子流向衬底更为彻底,对应的区域产生的暗场图形会更暗,结果,无论采用哪种电场进行检测,刻蚀到位与未刻蚀到位的刻蚀孔之间的亮度差均更大,得到的扫描图像的对比度更高、更为清晰。因此,采用本实施例的方法后,在观察所述扫描图像,判断刻蚀孔的刻蚀情况是否满足要求(S1007)时,可以得到更为准确的结果。
本发明第二实施例所用的方法,直接对形成接触塞后的产品进行检测,在不影响生产周期的情况下,提高了监测图像的清晰度,但对于监测试片或刻蚀试片(在刻蚀工艺的单项试验中使用的试片,用于监测单项刻蚀工艺是否满足要求)而言,该方法在刻蚀后还需要额外增加沉积、研磨等进行导电材料填充的步骤,延长了监测周期,增大了监测成本,并且也不利于该监测试片的再次使用,为此,对于监测试片或刻蚀试片希望能有另一方法来提高监测图像的质量。本发明的第三实施例就是针对监测试片或刻蚀试片提出的一种刻蚀监测方法,图14为本发明第三实施例的刻蚀监测方法的流程图,下面结合图14对本发明的第三实施例进行详细介绍。
首先,提供衬底(S1401)。本实施例中的衬底是硅衬底,其可以作为刻蚀工艺(正式刻蚀工艺或单项刻蚀试验)的监测试片使用。
然后,为了得到更好的监测图像,本实施例中对该衬底进行了掺杂处理(S1402)。对于P型的衬底可以进行P型掺杂处理(如,掺入硼等杂质),对于N型的衬底可以进行N型掺杂处理(如,掺入磷、砷等杂质),使衬底表面的导电性增强,这一衬底表面导电性的增强(电阻值减小)有利于二次电子的流动,可以实现亮场图形亮度的进一步提高。本步掺杂处理可以利用高温炉扩散的方法实现,也可以利用离子注入的方法实现。本实施例中采用的是离子注入的方法,其注入能量可以在10Kev至200Kev之间,如为50Kev,100Kev等,注入剂量可以在1E12至1E14cm-2之间,如为1E13cm-2、5E13cm-2等。
接着,再在掺杂后的衬底上沉积介质层(S1403)。对于用作监测正式刻蚀工艺的监测试片,其上所沉积的介质层的材料、厚度、生长方法等都应与进行该正式刻蚀工艺的产品上所沉积的介质层相同,为此,通常将该监测试片与正式生产片一起进行该层介质层的生长,以确保二者的介质层在各方面均基本相同。对于用作监测单项刻蚀工艺的刻蚀试片,本步介质层的沉积可以由其试验目的决定,如试验目的是要形成深度为
Figure C20071003981200161
的刻蚀孔,则本步可以生长厚度为
Figure C20071003981200162
的介质层。
另外,如果正式工艺中,在沉积介质层前先进行了停止层的生长,以提高刻蚀的一致性,其所对应的监测试片也应对应在沉积介质层前进行停止层的生长。同样地,单项试验中,如果是对其下有停止层的介质层的刻蚀情况进行试验,其刻蚀试片在沉积介质层前最好也先沉积一层停止层,因为下层材料的性质不同可能会对刻蚀结果有影响。对于沉积了停止层的监测试片或刻蚀试片,在刻蚀形成刻蚀孔后,还需要增加一步去除刻蚀孔内的停止层的步骤。
再接着,将监测试片(与正式生产片一起)或刻蚀试片放入刻蚀设备中进行刻蚀(S1404)。图15为本发明第三实施例中形成刻蚀孔后的器件剖面图,如图15所示,在衬底101上已掺有杂质,形成了掺杂浓度较高的衬底内表层1501,其上沉积了介质层1502,刻蚀该介质层1502形成了刻蚀孔1503和1504,其中,刻蚀孔1503已刻蚀到位,其底部曝露的是掺杂后的衬底表层1501,而刻蚀孔1504未刻蚀到位,其底部曝露的仍是介质层1502的绝缘材料。
然后,将监测试片放置于在线电压对比检测装置中进行扫描,得到扫描图像(S1405)。由于此时刻蚀到位的刻蚀孔底曝露的硅衬底进行了掺杂处理,其导电性较好,对应的加正电场的检测情况,其亮场图形的亮度会更高,对应加负电场的检测情况,其暗场图形的亮度会更低,在两种情况下均表现为亮、暗场图形间的对比度更高,得到的监测图像更为清晰。此后在观察所述扫描图像,判断刻蚀孔的刻蚀情况是否满足要求(S1406)时,可以得到更为准确的结果。
另外,在本发明的其他实施例中,为了得到更为清晰的监测图像,也可以同时采用第二、第三实施例中的方法,即在对衬底进行了掺杂处理后,仍进行在刻蚀孔内填充导电材料等步骤,然后再对其进行在线电压对比检测。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1、一种刻蚀监测方法,其特征在于,包括步骤:
提供衬底,所述衬底为监测试片;
在所述衬底上沉积介质层;
对所述介质层进行刻蚀,形成刻蚀孔,在所述刻蚀孔内填充导电材料;
将所述衬底放置于在线电压对比检测装置中进行扫描,得到扫描图像;
观察所述扫描图像,判断所述刻蚀孔的刻蚀情况是否满足要求。
2、如权利要求1所述的监测方法,其特征在于:在所述衬底上沉积介质层前,还对所述衬底进行掺杂处理。
3、如权利要求2所述的监测方法,其特征在于,所述掺杂处理由高温炉扩散方法或离子注入方法完成。
4、如权利要求1所述的监测方法,其特征在于:所述在线电压对比检测装置加入了正电场或负电场,且若所述在线电压对比检测装置进行扫描时加入正电场,则所述扫描图像中的亮场图形对应刻蚀到位的刻蚀孔;若加入负电场,则所述扫描图像中的暗场图形对应刻蚀到位的刻蚀孔。
5、如权利要求1所述的监测方法,其特征在于,所述填充导电材料,包括步骤:
在所述衬底上沉积导电材料;
对所述衬底进行化学机械研磨。
6、如权利要求5所述的监测方法,其特征在于:所述导电材料为钨。
7、如权利要求6所述的监测方法,其特征在于,在所述衬底上沉积导电材料之前,还在所述衬底上沉积粘附层。
8、如权利要求1所述的监测方法,其特征在于:在沉积所述介质层之前,还沉积一层停止层;在形成所述刻蚀孔之后,还去除所述刻蚀孔内的所述停止层。
9、如权利要求8所述的监测方法,其特征在于:在形成所述刻蚀孔之后,去除所述停止层之前,还利用在线电压对比检测装置对所述衬底进行过刻蚀扫描。
CN200710039812A 2007-04-20 2007-04-20 刻蚀监测方法 Expired - Fee Related CN100576485C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710039812A CN100576485C (zh) 2007-04-20 2007-04-20 刻蚀监测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710039812A CN100576485C (zh) 2007-04-20 2007-04-20 刻蚀监测方法

Publications (2)

Publication Number Publication Date
CN101290900A CN101290900A (zh) 2008-10-22
CN100576485C true CN100576485C (zh) 2009-12-30

Family

ID=40035081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710039812A Expired - Fee Related CN100576485C (zh) 2007-04-20 2007-04-20 刻蚀监测方法

Country Status (1)

Country Link
CN (1) CN100576485C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339772B (zh) * 2010-07-16 2014-01-15 中芯国际集成电路制造(上海)有限公司 检测通孔缺陷的方法
CN103346142B (zh) * 2013-06-04 2015-09-30 上海华力微电子有限公司 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法
CN104681459B (zh) * 2013-11-28 2017-06-30 北大方正集团有限公司 一种金属刻蚀工艺检测方法
CN103887195B (zh) * 2014-02-21 2017-01-04 上海华力微电子有限公司 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法
CN103943527B (zh) * 2014-02-21 2016-08-17 上海华力微电子有限公司 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法
CN104143519B (zh) * 2014-08-01 2019-06-21 上海华力微电子有限公司 一种产品通孔刻蚀缺陷的检测方法
CN110071059B (zh) * 2019-03-29 2020-12-22 福建省福联集成电路有限公司 一种监控蚀刻的工艺方法及系统
CN110176397B (zh) * 2019-04-18 2021-03-02 京东方科技集团股份有限公司 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法
CN110426451B (zh) * 2019-07-15 2021-12-24 Tcl华星光电技术有限公司 蚀刻速率量测装置及侧向蚀刻速率的量测方法
CN113496904A (zh) * 2020-03-18 2021-10-12 芯恩(青岛)集成电路有限公司 功率器件套刻偏差电性测量结构及方法
CN114171418A (zh) * 2020-09-10 2022-03-11 长鑫存储技术有限公司 蚀刻缺陷检测方法
CN112289795B (zh) * 2020-10-30 2022-01-25 长江存储科技有限责任公司 三维存储器的漏电分析方法及三维存储器
CN112902870B (zh) * 2021-01-25 2023-12-19 长鑫存储技术有限公司 蚀刻机台的刻蚀缺陷的检测方法
CN113990845B (zh) * 2021-12-28 2022-03-18 广州粤芯半导体技术有限公司 检测结构及其制备方法、膜层内空洞的检测方法

Also Published As

Publication number Publication date
CN101290900A (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
CN100576485C (zh) 刻蚀监测方法
KR101333760B1 (ko) 반도체 웨이퍼의 전자빔 검사용 반도체 집적 테스트 구조
EP0892275A2 (en) Method and apparatus for testing semiconductor and integrated circuit structures
EP2808885B1 (en) Precursor for planar deprocessing of semiconductor devices using a focused ion beam
CN101877326B (zh) 集成电路的制造方法
CN101295624A (zh) 缺陷的检测结构及其制作方法、检测方法
US20060183256A1 (en) Method of piping defect detection
US6645781B1 (en) Method to determine a complete etch in integrated devices
CN104091769B (zh) 一种通孔刻蚀不足的检测方法
US6727501B1 (en) Method for detecting over-etch defects
CN101894756A (zh) 形成沟槽的方法、形成金属连线的方法、光刻方法及设备
US20070196935A1 (en) Prediction of ESL/ILD remaining thickness
KR20000067104A (ko) 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법
CN109712904A (zh) 半导体器件接触孔开路检测结构及开路检测方法
CN107579014A (zh) 一种多晶硅上接触孔高阻值缺陷检测方法
US7132354B2 (en) Inspection methods for a semiconductor device
CN107919295B (zh) 一种检测接触孔底部钨栓缺失缺陷的方法
CN100435308C (zh) 改进的半导体晶片结构及其制造方法
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN100383947C (zh) 检测管缝缺陷的方法
US6433575B2 (en) Check abnormal contact and via holes by electroplating method
JP3788422B2 (ja) 半導体装置の検査方法
JP2000124283A (ja) コンタクト不良箇所特定方法
US20070151860A1 (en) Method for forming a copper metal interconnection of a semiconductor device
KR20070104155A (ko) 반도체소자의 미세결함 검출방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111121

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20190420