KR20070104155A - 반도체소자의 미세결함 검출방법 - Google Patents

반도체소자의 미세결함 검출방법 Download PDF

Info

Publication number
KR20070104155A
KR20070104155A KR1020060036401A KR20060036401A KR20070104155A KR 20070104155 A KR20070104155 A KR 20070104155A KR 1020060036401 A KR1020060036401 A KR 1020060036401A KR 20060036401 A KR20060036401 A KR 20060036401A KR 20070104155 A KR20070104155 A KR 20070104155A
Authority
KR
South Korea
Prior art keywords
polysilicon
semiconductor substrate
semiconductor device
deposited
contact hole
Prior art date
Application number
KR1020060036401A
Other languages
English (en)
Inventor
이종필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060036401A priority Critical patent/KR20070104155A/ko
Publication of KR20070104155A publication Critical patent/KR20070104155A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 금속물질을 포함하는 전극으로 이루어진 캐패시터를 갖는 반도체기판에 폴리실리콘을 증착하고, 반도체기판 표면의 폴리실리콘은 제거하고 셀지역의 콘택홀 측면에만 폴리실리콘이 남도록 폴리실리콘을 제거하며, 반도체 기판을 열처리(anneal) 한 후, 반도체 기판을 이빔(E-beam)장비로 검사하되, 폴리실리콘의 제거 전에 콘택홀의 하부에 폴리실리콘 보호막으로 포토레지스트 또는 산화막을 형성할 수도 있어서, 금속전극을 사용할 경우에도 이빔검사가 원활히 이루어지도록 하는 반도체 소자의 미세결함 검출방법에 관한 것이다.
반도체 소자, 미세결함, 이빔(E-Beam)검사, 다크브이씨(Dark V.C),

Description

반도체소자의 미세결함 검출방법{Method for detecting fine defects of semiconductor device}
도 1은 MIM 캐패시터의 표면을 확대한 영상이미지이다.
도 2는 MIM 구조에 대한 띠 스캔(Swath scan) 이미지이다.
도 3은 물질별 2차 전자 이득율을 나타낸 그래프이다.
도 4는 본발명의 실시예에 의한 폴리실리콘이 증착된 이후의 MIM 구조에 대한 띠 스캔(Swath scan) 이미지이다.
도 5는 반도체 기판에 대한 이빔검사 결과를 나타낸 이미지이다.
도 6은 후속공정들을 수행한 이후에 반도체 기판의 불량을 검사한 웨이퍼 검사맵이다.
본 발명은 반도체 소자의 결함 검출방법에 관한 것으로서, 보다 상세하게는 금속전극을 사용할 경우에도 이빔(E-Beam)검사가 원활히 이루어지도록 하는 반도체 소자의 미세결함 검출방법에 관한 것이다.
나노급 반도체 소자의 개발이 이루어지고 있어서 반도체 소자의 개발에 중요 한 요소인 미세 결함 검출을 위해 이빔장비를 이용한 이빔검사의 활용이 증가하고 있다.
또 이 이빔장비를 통한 미세 결함 검출은 미세 결함 검출을 보다 효과적으로 진행하기 위한 전처리로 열처리 공정을 수행할 수 있다.
한편 나노급 반도체 소자 예컨대 80nm 기술 이하의 고집적 DRAM에서 스택 캐패시터(stack capacitor)의 정전용량 확보를 위해 높은 종횡비(high aspect ratio)의 MIM(Metal Insulator Metal)공정을 사용할 수 있다. 이때 캐피시터의 전극은 Ti/TiN의 금속성 전극을 사용하는 것이 일반적이라고 할 수 있다.
위와 같은 금속전극을 포함하는 반도체 소자의 경우 다음과 같은 과정을 통해 미세결함을 검출할 수 있다.
즉, 이빔검사장비를 사용하여 캐패시터 패턴(pattern)이 정상적으로 오픈(open)되지 않는 불량을 검출하려고 할 경우, 먼저 웨이퍼표면을 (+)로 대전하도록 차지 컨트롤(charge control)을 하여 밝은 이미지를 얻을 수 있도록 할 수 있다.
다음에는 오픈 불량 부분이 다크 브이씨(Dark V.C (voltage contrast))로 나타나게 하여 그 위치와 분포를 알 수 있게 한다. 이때 위와 같은 결과를 얻기 위한 전재 조건으로 이빔장비에서 스캔(scan)을 진행할 때 웨이퍼의 표면이 밝게 나타나도록 설정되어야 한다. 그런데 금속전극 예컨대 Ti/TiN을 전극으로 사용하면 스캔시에 이미지가 어둡게 나타나서 다크 브이씨를 표현하지 못하여 캐패시터 패턴의 오픈 불량에 의한 결함을 검출하지 못할 수 있다.
따라서, 반도체 소자의 미세 결함 검사를 위한 이빔(E-Beam)검사에서 금속전 극을 사용할 경우에도 검사가 원활히 이루어지도록 하는 반도체 소자의 미세결함 검출방법의 개발이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 본 발명은 이빔(E-Beam)장비를 사용하는 반도체 소자의 미세 결함 검출 중에 금속전극이 사용된 반도체소자의 경우에도 이빔검사가 원활히 이루어지도록 하기 위한 반도체 소자의 미세결함 검출방법을 제시하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 금속물질을 포함하는 전극으로 이루어진 캐패시터를 형성한 반도체기판에 폴리실리콘을 증착하는 단계; 상기 반도체기판 표면의 폴리실리콘은 제거하고 셀지역의 콘택홀 측면에만 폴리실리콘이 남도록 폴리실리콘을 제거하는 단계; 상기 반도체 기판을 열처리(anneal) 하는 단계; 및 상기 반도체 기판을 이빔장비로 검사하는 단계를 포함하는 반도체소자의 미세결함 검출방법을 제시한다.
상기 반도체 기판에 증착되는 폴리실리콘은 언도프드(undoped) 폴리실리콘과 도프드(doped) 폴리실리콘을 모두 포함하도록 이중 증착하는 것이 바람직하다.
상기 폴리실리콘을 증착한 후에 POCl3 도핑을 통해 도핑과 열처리를 동시에 수행할 수도 있다.
상기 폴리실리콘을 증착하는 단계에서 폴리실리콘 대신 CVD방법으로 텅스텐(W)을 증착할 수도 있다.
또 상기 폴리실리콘의 제거 전에 상기 콘택홀의 하부에 폴리실리콘 보호막을 형성한 후, 드라이 식각으로 상부 폴리실리콘만을 선택적으로 제거하는 것이 바람직하다.
상기 폴리실리콘 보호막은 포토레지스트 또는 산화막일 수 있다.
상기 반도체 기판의 열처리는 700℃에서 20초 동안 N2 분위기에서 수행되는 것이 바람직하다.
본 발명은 반도체 소자의 미세 결함을 검출하는데 있어서, 전처리로 폴리실리콘을 증착하고 열처리한 후 검사를 수행함으로 이빔장비에 의한 결함 검사에서 2차 전자의 발산율이 향상되어 미세결함의 검출이 용이해질 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명의 범위가 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로 해석하는 것이 바람직하다.
통상적으로 MIM(metal insulator metal) 구조를 갖는 캐패시터를 포함하는 반도체 소자를 이빔검사장비를 사용하여 검사할 경우 다크 스캔 이미지(dark scan image)가 나타나게 되는 이유는 셀(cell) 영역의 금속성분 예컨대 Ti/TiN의 2차 전자 이득율(yield)이 셀을 둘러싸고 있는 산화물질(oxide)영역 보다 낮으므로 전자 이득율이 상대적으로 낮기 때문일 수 있다.
도 1은 MIM 캐패시터의 표면을 확대한 영상이미지이다. 도 1을 참고하면 산화물질(oxide)로 형성된 주변회로영역(11) 보다 금속물질(TiN)으로 형성된 셀지역(21)이 더 어둡게 스캔되는 것을 알 수 있다.
도 2는 MIM 구조에 대한 띠 스캔(Swath scan) 이미지이다. 도 2를 참조하면 도 1에 나타난 것과 동일하게 산화물질(oxide)로 형성된 주변회로영역(12) 보다 금속물질(TiN)으로 형성된 셀지역(22)이 더 어둡게 스캔되는 것을 알 수 있다.
도 3은 물질별 2차 전자 이득율을 나타낸 그래프이다. 도 3을 참조하면 산화물질과 금속물질(Ti/TiN)의 2차 전자 이득율을 알 수 있는데 산화막(oxide)의 이득율이 모든 전압에서 금속물질(Ti/TiN)의 이득율보다 높은 것을 알 수 있다.
이는 MIM 캐패시터의 표면은 셀지역은 TiN으로 형성되고 주변회로지역이 산화물질로 형성되어 있기 때문으로 셀지역은 어둡고(dark)고, 주변회로지역은 밝은(bright) 상황에서는 콘택홀(contact hall)이 정상적으로 형성되지 못하는 상태(contact not open)를 검출할 수 없을 수 있다.
따라서, 이와 같은 금속물질을 포함하는 전극으로 이루어진 캐패시터를 형성한 반도체기판에 폴리실리콘을 증착한다.
이때 반도체 기판에 증착되는 폴리실리콘은 언도프드 폴리실리콘과 도프드 폴리실리콘을 모두 포함하도록 이중 증착하는 것이 바람직하다. 또 300Å~400Å 정도 형성하는 것이 바람직하다.
또한 언도프드 폴리실리콘을 증착한 후에 POCl3 도핑을 통해 도핑과 열처리를 동시에 수행할 수도 있다. 그리고 폴리실리콘을 증착하는 단계에서 폴리실리콘 대신 CVD방법으로 텅스텐(W)을 증착할 수도 있다.
한편, 다음 단계로 폴리실리콘의 일부를 제거하기 전에 콘택홀의 하부에 폴리실리콘 보호막을 형성할 수 있다. 이때에 폴리실리콘 보호막은 포토레지스트 또는 산화막으로 형성할 수 있다.
이제 반도체기판 표면의 폴리실리콘은 제거하고 셀지역의 콘택홀 측면에만 폴리실리콘이 남도록 폴리실리콘을 제거할 수 있다. 이때에는 드라이 식각으로 상부 폴리실리콘만을 선택적으로 제거하는 것이 바람직하다.
다음으로 반도체 기판을 열처리(anneal)하여, 폴리실리콘의 불순불이 실리콘과 치환되어 도체로 활성화될 수 있다. 이때에 열처리 공정은 700℃에서 20초 동안 N2 분위기에서 수행되는 것이 바람직하다.
도 4는 본 발명의 실시예에 의한 폴리실리콘이 증착된 이후의 MIM 구조에 대한 띠 스캔(Swath scan) 이미지이다. 도 4를 참조하면, 폴리실리콘의 불순불이 실리콘과 치환되어 도체로 활성화된 이후에는 주변회로 영역(13)이 어둡고(dark), 셀영역(23)은 밝게(bright) 반전된 것을 알 수 있다.
이제 폴리실리콘이 증착된 반도체 기판을 이빔장비로 검사하게 되면 그 검사결과를 도 5 와 도 6을 통해서 알 수 있다.
도 5는 반도체 기판에 대한 이빔검사 결과를 나타낸 이미지이다. 도 5(A)는 반도체 기판의 검사결과에 대한 전체 이미지이고, 도5(B)는 일부를 확대한 이미지로서
도5(B)를 참조하면, 콘택홀이 불량으로 형성된 곳이 주변보다 어둡게 나타나는 것을 알 수 있다.(화살표 표시부분)
도 6은 후속공정들을 수행한 이후에 반도체 기판의 불량을 검사한 웨이퍼 검사맵이다. 도 6을 참조하면 어둡게 표시된 부분들이 불량으로 확인된 다이(die)들인데 도 5(A)에 나타난 이빔검사결과 이미지에서의 미세결함들과 불량으로 확인된 영역들의 양상이 일치하는 것을 알 수 있다.
즉, MIM 구조를 갖는 캐패시터에서 이빔검사 수행시에 종래에는 셀지역의 (+) charging이 주변회로지역보다 저조하여 콘택홀(contact hall)이 정상적으로 형성되지 못하는 상태(contact not open)를 검출하기 어려웠다. 그런데 산화물질(oxide)보다 2차 전자 수득율이 상대적으로 우수한 전도성 물질을 도포하는 간단한 공정을 추가함으로 콘택홀의 이상 여부를 용이하게 검출할 수 있다. 따라서 반도체 소자 제조시에 금속물질을 포함한 전극의 이빔검사도 원활히 이루어 질 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 미세결함 검출방법은 반도체 소자 제조시에 금속전극을 포함할 경우에도 이빔검사시 2차 전자 수득율이 향상되어 콘택홀의 정상여부를 원활하게 검출할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 이루어질 수 있다. 즉 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 형태로 변형이나 개량이 가능할 것이다.

Claims (8)

  1. 금속물질을 포함하는 전극으로 이루어진 캐패시터를 형성한 반도체기판에 폴리실리콘을 증착하는 단계;
    상기 반도체기판 표면의 폴리실리콘은 제거하고 셀지역의 콘택홀 측면에만 폴리실리콘이 남도록 폴리실리콘을 제거하는 단계;
    상기 반도체 기판을 열처리(anneal) 하는 단계; 및
    상기 반도체 기판을 이빔장비로 검사하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 미세결함 검출방법.
  2. 제 1 항에 있어서, 상기 반도체 기판에 증착되는 폴리실리콘은 언도프드 폴리실리콘과 도프드 폴리실리콘을 모두 포함하도록 이중 증착하는 것을 특징으로 하는 반도체소자의 미세결함 검출방법.
  3. 제 1 항에 있어서, 상기 반도체 기판에 증착되는 폴리실리콘은 300Å~400Å 정도 형성하는 것을 특징으로 하는 반도체소자의 미세결함 검출방법.
  4. 제 1 항에 있어서, 폴리실리콘을 증착하는 단계에서 언도프드 폴리실리콘을 증착한 후에 POCl3 도핑을 통해 도핑과 열처리를 동시에 수행하는 것을 특징으로 하 는 반도체소자의 미세결함 검출방법.
  5. 제 1 항에 있어서, 상기 폴리실리콘을 증착하는 단계에서 폴리실리콘 대신 CVD방법으로 텅스텐(W)을 증착하는 것을 특징으로 하는 반도체소자의 미세결함 검출방법.
  6. 제 1 항에 있어서, 상기 폴리실리콘의 제거 전에 상기 콘택홀의 하부에 폴리실리콘 보호막을 형성한 후, 드라이 식각으로 상부 폴리실리콘만을 선택적으로 제거하는 것을 특징으로 하는 반도체소자의 미세결함 검출방법.
  7. 제 6 항에 있어서, 상기 폴리실리콘 보호막은 포토레지스트 또는 산화막인 것을 특징으로 하는 반도체소자의 미세결함 검출방법.
  8. 제 1 항에 있어서, 상기 반도체 기판의 열처리는 700℃에서 20초 동안 N2 분위기에서 수행되는 것을 특징으로 하는 반도체소자의 미세결함 검출방법.
KR1020060036401A 2006-04-21 2006-04-21 반도체소자의 미세결함 검출방법 KR20070104155A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060036401A KR20070104155A (ko) 2006-04-21 2006-04-21 반도체소자의 미세결함 검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060036401A KR20070104155A (ko) 2006-04-21 2006-04-21 반도체소자의 미세결함 검출방법

Publications (1)

Publication Number Publication Date
KR20070104155A true KR20070104155A (ko) 2007-10-25

Family

ID=38818327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036401A KR20070104155A (ko) 2006-04-21 2006-04-21 반도체소자의 미세결함 검출방법

Country Status (1)

Country Link
KR (1) KR20070104155A (ko)

Similar Documents

Publication Publication Date Title
CN100576485C (zh) 刻蚀监测方法
US20100279436A1 (en) Inspection Method For Integrated Circuit Manufacturing Processes
CN102569115B (zh) 半导体器件缺陷的检测方法
JPS6065545A (ja) 半導体装置の製造方法
US7442561B2 (en) Method of piping defect detection
US6525318B1 (en) Methods of inspecting integrated circuit substrates using electron beams
US20140253137A1 (en) Test pattern design for semiconductor devices and method of utilizing thereof
US6727501B1 (en) Method for detecting over-etch defects
US6825119B1 (en) Method of piping defect detection
US7592623B2 (en) Semiconductor device including wiring connection testing structure
US20090212794A1 (en) Test key for semiconductor structure
KR20070104155A (ko) 반도체소자의 미세결함 검출방법
US7132354B2 (en) Inspection methods for a semiconductor device
CN100590828C (zh) 浅沟槽隔离结构平坦化性能检测方法
JP2001305194A (ja) 半導体装置およびそのショート欠陥箇所の検出方法
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN107919295B (zh) 一种检测接触孔底部钨栓缺失缺陷的方法
CN113871311A (zh) 第一层金属与其下层栅极物理短接缺陷的检测方法及结构
JPS62271444A (ja) 半導体ウエハの電子ビ−ムテスト
KR100702127B1 (ko) 반도체소자의 결함검사방법
KR100301040B1 (ko) 반도체기판상에존재하는얕은핏트의인라인모니터링방법
US6218218B1 (en) Method for reducing gate oxide damage caused by charging
TWI488234B (zh) 利用氧氣中和釋放晶圓上堆積之電荷
US6222228B1 (en) Method for reducing gate oxide damage caused by charging
CN117476604A (zh) 一种半导体测试结构及测试方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid