KR100301040B1

KR100301040B1 - 반도체기판상에존재하는얕은핏트의인라인모니터링방법

Info

Publication number: KR100301040B1
Application number: KR1019980017992A
Authority: KR
Inventors: 김양형; 황춘하; 강효천; 김덕용
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-05-19
Filing date: 1998-05-19
Publication date: 2001-09-06
Also published as: JPH11340290A; US6100102A; KR19990085527A; JP3830290B2

Abstract

본 발명은 반도체 소자의 제조중 인라인에서 불순물이 도핑된 폴리실리콘막으로 구성된 패드가 오픈된 상기 반도체 기판에 전자빔을 인가한 후 상기 패드로부터의 방출된 2차 전자의 수에 따라 흑 또는 백으로 이미지화하여 상기 반도체 기판에 얕은 핏트의 발생 유무를 판단하는 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법을 제공한다. 이로써, 본 발명은 반도체 소자 제조중 바로 바로 얕은 핏트에 대한 결과를 피드백하여 반도체 소자의 수율을 향상시키는데 이용할 수 있다.

Description

반도체 기판 상에 존재하는 얕은 핏트의 인라인 모니터링 방법{In-line monitoring method of shallow pit existed in semiconductor substrate}

본 발명은 반도체 기판에 존재하는 얕은 핏트(shallow pit)의 인라인 모니터링(in-line monitoring) 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 제조중 인라인에서 반도체 기판에 존재하는 얕은 핏트의 인라인 모니터링 방법에 관한 것이다.

반도체 소자가 고밀도화 되면서 얕은 트랜치 분리(shallow trench isolation: STI) 공정이 적용되고 있다. 그런데, 상기 얕은 트랜치 분리 공정을 이용할 경우 가장 큰 문제점은 반도체 기판에 불순물(impurity)이나 공공(vacancy)이 적당한 조건이 형성되면서 얕은 핏트(shallow pit, 얕은 결함)로 발전하는 것이다. 상기 조건에는 열처리, 스트레스 등이 포함된다. 이러한 얕은 핏트는 반도체 소자의 비트 페일(bit fail), 리프레쉬 페일(refresh fail)을 야기하여 제조 수율(yield)을 감소시킨다. 그러나, 상기 얕은 핏트는 소오스, 즉 전위를 완전히 제거하기가 불가능하기 때문에 모니터링 방법을 확보하여 단순히 발생 여건을 피할 수 있는 공정 조건을 알아야 한다.

한편, 상기 얕은 핏트는 화학적인 처리를 하지 않으면 보이지 않을 뿐만 아니라 반도체 기판에 존재하는 결함이므로 표면 모폴로지에 전혀 영향을 주지 않기 때문에 패턴의 틀어짐을 검출하도록 디자인된 일반적인 영상 측정 장치로는 얕은 핏트의 발생 유무를 모니터링 할 수 없다. 따라서, 종래의 얕은 핏트 모니터링 방법은 일예로 일반적인 영상 장치를 이용하여 사람이 반도체 기판을 스캔하여 얕은 핏트의 발생 유무를 판단한다. 그러나, 사람이 반도체 기판을 영상 장치를 이용하여 얕은 핏트의 모니터링할 경우 그 결과를 믿을 수 없고 신뢰성을 확보할 수 없는 단점이 있다.

또 다른 예로 상기 얕은 핏트의 발생 유무를 반도체 소자를 최종적으로 완성한 후에 실제로 테스트하여 그 데이터를 피드백하여 판단하는 방법인데, 이 방법은 반도체 소자를 완성할 때까지 기다려야 하고 다양한 공정 파리미터를 고려하여 볼 때 적절치 못하다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 반도체 소자의 제조중 인라인에서 반도체 기판에 존재하는 얕은 핏트의 인라인 모니터링 방법을 제공하는 데 있다.

도 1은 본 발명에 적용된 얕은 핏트 모니터링 장치를 설명하기 위하여 도시한 개략도이고,

도 2는 도 1의 본 발명의 얕은 핏트 모니터링 방법에 적용된 패드가 오픈된 반도체 기판을 도시한 도면이고,

도 3은 본 발명에 의한 얕은 핏트의 인라인 모니터링 방법을 설명하기 위하여 도시한 흐름도이고,

도 4a 내지 도 4d는 본 발명에 적용된 얕은 핏트 모니터링 장치로 조사한 어두운 패드의 도시한 반도체 기판 맵을 도시한 도면이고,

도 5는 본 발명에 적용된 얕은 핏트 모니터링 장치로 조사한 어두운 패드의 개수 및 비트 페일 수을 도시한 그래프이다.

상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 존재하는 얕은 핏트의 인라인 모니터링 방법에 있어서, 상기 반도체 소자의 제조중 인라인에서 불순물이 도핑된 폴리실리콘막으로 구성된 패드가 오픈된 상기 반도체 기판에 전자빔을 인가한 후 상기 패드로부터의 방출된 2차 전자의 수에 따라 상기 반도체 기판에 얕은 핏트의 발생 유무를 판단하는 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법을 제공한다.

또한, 본 발명의 얕은 핏트의 인라인 모니터링 방법은 반도체 소자의 제조중 인라인에서 불순물이 도핑된 폴리실리콘막으로 구성된 복수의 패드들이 오픈된 반도체 기판을 얕은 핏트 모니터링 장치에 로딩한다. 다음에, 상기 로딩된 반도체 기판을 스캔닝하면서 상기 복수의 패드들에 핏트 모니터링 장치의 전자빔 총에서 전자를 인가한다. 이어서, 상기 얕은 핏트 모니터링 장치로 상기 반도체 기판을 조사하여 상기 복수의 패드들에서 방출되는 2차 전자의 수를 2차 전자 검출기에서 검출한다. 서로 인접한 패드들끼리 검출된 2차 전자의 수를 비교하여 상기 반도체 기판의 얕은 핏트 발생 유무를 판단한다. 상기 패드가 오픈된 반도체 기판은 열처리된 기판이며, 상기 패드는 반도체 기판 상의 소오스/드레인 영역에 형성되어 있다. 상기 앝은 핏트의 발생 유무는 상기 패드로부터 방출된 2차 전자의 수를 암 또는 명으로 이미지화하여 판단한다.

본 발명은 반도체 소자 제조중 바로 바로 얕은 핏트에 대한 결과를 피드백하여 반도체 소자의 수율을 향상시키는데 이용할 수 있다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 1은 본 발명에 적용된 얕은 핏트 모니터링 장치를 설명하기 위하여 도시한 개략도이고, 도 2는 도 1의 본 발명의 얕은 핏트 모니터링 방법에 적용된 패드가 오픈된 반도체 기판을 도시한 도면이다.

도 1에 도시된 본 발명에 적용된 얕은 핏트 모니터링 장치는 전자들이 전자빔 총(electron-beam gun, 1)으로부터 방출되어 총 어퍼처(gun aperature:3)로 통과하기 전에 가속된다. 콘덴서 렌즈(5)는 분산되는 전자빔(2)을 모아주며, 모아진 전자빔(2)은 비점 수차 정정(astigmatism correction) 및 정렬(alignment)를 위하여 정전 팔각폴(electrostatic octapole, 7)을 통과한 후, 상기 정전 팔각폴(7)을 통과한 전자빔(2)은 다시 빔 조절 어퍼쳐(beam adjustable aperature, 9) 및 이십각폴 디플렉터(icosapole deflector, 11)를 통과한다. 상기 빔 조절 어퍼처(9) 및 이십각폴 디플렉터(11)를 통과한 전자빔(2)은 대물 렌즈(13)를 통과하여 샘플(15)에 입사된다. 상기 샘플(15)은 도면에는 도시되어 있지 않지만 x축 및 Y축으로 이동할 수 있다.

그리고, 상기 대물 렌즈(13)를 통과한 후 샘플(15)로부터 다시 방출되는 2차 전자들은 추출 전극(extraction electrode, 17) 및 비엔 필터(Wien filter: 19)를 통하여 2차 전자 검출기(secondary electron dector: 21)에 검출된다. 상기 추출 전극(17)에는 양의 전압, 예컨대 600V가 인가되고 상기 샘플(15)에는 음의 전압, 예컨대 -100V가 인가되어 2차 전자들이 적어도 100 전자 볼트의 운동에너지를 가져 상기 비엔 필터(19)를 거터 2차 전자 검출기(21)로 이동하여 검출된다. 그리고, 상기 비엔 필터(19)는 정전 팔각폴(electrostatic octapole)과 60도 마그네틱 필드 디플렉터로 구성되어, 상기 전자빔(2)에 대하여 반대의 전기 및 자기 디플렉션을 제거한다.

상기 샘플(15)는 도 2에 도시한 바와 같이 패드(43a, 43b)가 오픈된 반도체 기판(31)일 수 있고, 마스크 기판(도시 안됨)일 수도 있다. 만약, 샘플(15)이 마스크 기판이고, 상기 마스크 기판이 전자빔 투과 영역을 가지고 있으면, 상기 전자빔(2)은 정전 투과 렌즈(electrostactic transmission lens: 23)를 통과하여 투과 전자 검출기(trsansmitted electron detector, 25)로 입사되어 검출된다.

여기서, 도 1 및 도 2를 이용하여 본 발명에 적용된 얕은 핏트 모니터링 장치를 이용한 얕은 핏트 모니터링 방법의 이론적인 원리를 설명한다.

먼저, 본 발명의 얕은 핏트 모니터링에 샘플로 적용된 반도체 기판을 설명한다. 본 발명에 적용된 반도체 기판(31)은 패드(43)가 오픈된 반도체 기판(31)이다. 구체적으로, 본 발명에 적용된 반도체 기판(31)은 P형 실리콘 기판이며, 반도체 기판(31) 상에 게이트 산화막(33), 폴리실리콘막(35)과 텅스텐 실리사이드(37)로 구성된 게이트 전극(35,37), 상기 게이트 전극(35,37)을 절연시키는 절연막(39) 및 상기 게이트 전극(35,37) 사이에 As나 P의 불순물로 도핑된 n형 소오스/드레인 영역(41)에 매몰되어 형성되어 있는 패드(43a, 43b)가 형성되어 있다. 상기 패드(43a, 43b)는 As나 P의 불순물이 도핑된 폴리실리콘막으로 도전막이다.

상기 본 발명에 적용된 샘플용 반도체 기판(31)은 반도체 소자의 제조공정중 패드(43a, 43b) 공정을 진행한후의 반도체 기판이며, 상기 패드(43a, 43b)내에 있는 불순물의 활성화 및 패드 후속공정의 열처리에 해당하는 손상을 주기 위하여 패드(43a, 43b)가 오픈된 반도체 기판(31)을 850℃에서 120분 열처리를 하였다.

다음에, 도 1에 도시한 얕은 핏트 모니터링 장치는 얕은 핏트(45)가 존재하지 않을 경우 전자빔 총(1)에서 방출된 전자는 기판(31)으로 잘 흐르지 않아 음의 전자가 패드(43a) 표면에 쌓이게 된다. 이렇게 패드(43a) 표면에 음의 전자가 쌓이게 되면, 상기 도 1에 도시한 얕은 핏트 모니터링 장치로 측정시 상기 패드(43a) 표면의 음의 전자들로 인한 반발력 때문에 상기 패드(43a) 표면으로부터 2차 전자가 많이 방출되게 된다. 이렇게 전자가 많이 방출된 패드(43a)는 상대적으로 인접한 패드(43b)에 비하여 밝은(명 또는 백) 이미지를 가지게 된다. 반면에 반도체 기판(31)에 얕은 핏트(45)가 있어 리키지 소오스가 존재할 경우 위의 사항과 반대의 현상, 즉 패드(43b) 표면에 전자들이 쌓이지 않아 패드(43b) 표면으로부터 2차 전자가 적게 방출되어 이미지는 인접한 패드(43a)에 비하여 어두운(암 또는 흑) 이미지를 가지게 된다. 그리고, 상기 패드(43a, 43b)가 오픈되지 않았을 경우도 밝은이미지를 갖는데, 이때는 상기 얕은 핏트가 존재하는 경우와 비교하여 볼 때 차이가 있기 때문에 패드가 오픈되지 않은 것도 검출할 수 있다.

도 3은 본 발명에 의한 얕은 핏트의 인라인 모니터링 방법을 설명하기 위하여 도시한 흐름도이다. 도 1 내지 도 3을 참조하여 얕은 핏트의 인라인 모니터링 방법을 설명한다.

구체적으로, 도 2에 도시한 복수의 패드들이 오픈된 반도체 기판을 도 1에 도시한 얕은 핏트 모니터링 장치의 샘플(15) 위치에 로딩시킨다 (스텝 100). 상기 반도체 기판(31)은 반도체 소자의 제조중 인라인에서 패드용 폴리실리콘막을 형성한 후 화학기계적폴리싱하여 복수의 패드(43a,43b)들이 오픈된 반도체 기판이다.

다음에, 상기 로딩된 반도체 기판(31)을 X 및 Y축으로 스캔닝하면서 상기 복수의 패드들(43a, 43b)에 핏트 모니터링 장치의 전자빔 총(1)에서 전자를 인가한다 (스텝 105). 이렇게 되면, 도 2에 도시한 바와 같이 얕은 핏트(45)가 존재하지 않을 경우 전자빔 총(1)에서 방출된 전자는 기판(31)으로 잘 흐르지 않아 음의 전자가 패드(43a) 표면에 쌓이게 된다. 반면에 반도체 기판(31)에 얕은 핏트(45)가 있어 리키지 소오스가 존재할 경우 패드(43b) 표면에 전자들이 쌓이지 않고 패드(43b) 및 소오스/드레인 영역(41)을 통하여 반도체 기판(31) 쪽으로 빠지게 된다.

다음에, 상기 얕은 핏트 모니터링 장치로 상기 반도체 기판(31)을 조사하여 복수의 패드들에서 방출되는 2차 전자의 수를 2차 전자 검출기에서 검출한다 (스텝 110). 이때, 전자들이 많이 쌓여있는 상기 패드(43a) 표면은 음의 전자들로 인한반발력 때문에 상기 패드(43a) 표면으로부터 2차 전자가 많이 방출되어 많이 검출되며, 전자들이 쌓이지 않은 패드(43b) 표면은 2차 전자가 적게 방출되어 적게 검출된다.

다음에, 상기 복수의 패드(43a,43b)들 중에서 서로 인접되는 패드들끼리 검출된 2차 전자의 수를 비교하여 흑 또는 백으로 이미지화함으로써 상기 반도체 기판의 얕은 핏트 발생 유무를 판단한다 (스텝 115). 이때, 전자가 많이 방출된 패드(43a)는 상대적으로 인접한 패드(43b)에 비하여 밝은(명 또는 백) 이미지를 가지게 된다. 반면에 반도체 기판(31)에 얕은 핏트(45)가 있어 리키지 소오스가 존재할 경우 패드(43b) 표면으로부터 2차 전자가 적게 방출되어 이미지는 인접한 패드(43a)에 비하여 어두운(암 또는 흑) 이미지를 가지게 된다. 따라서, 측정 데이터에서 어두운 패드(dark pad)는 얕은 핏트가 존재하는 것이고, 밝은 패드(bright pad)는 얕은 핏트가 존재하지 않는 것이다.

도 4a 내지 도 4d는 본 발명에 적용된 얕은 핏트 모니터링 장치로 조사한 어두운 패드의 도시한 반도체 기판 맵(웨이퍼 맵, wafer map)을 도시한 도면이다.

구체적으로, 도 4a 내지 도 4d에서, X축 및 Y축은 패드가 오픈된 반도체 기판의 좌표를 나타낸 것이다. 도 4a의 반도체 기판은 주로 엣지 부분이 주로 어두운 패드가 나타나며, 도 4b의 반도체 기판은 중앙 및 엣지 부분에 주로 어두운 패드가 나타나며, 도 4c의 반도체 기판은 전체적으로 어두운 패드가 나타나며, 도 4d의 반도체 기판은 주로 중앙에 어두운 패드가 나타난다. 이와 같이 어두운 패드가 나타난 부분은 상술한 바와 같이 얕은 핏트가 형성되어 있는 부분이다.

구체적으로, X축은 패드가 오픈된 반도체 기판의 번호(웨이퍼 번호)이며, Y축은 어두운 패드 수 및 반도체 소자 제조후 비트 페일수를 나타낸다. 도 5에서 참조부호 a는 어두운 패드 수이며, b는 상온에서 12m초 간격으로 전압을 인가하였을 때 측정한 비트페일수이며, C는 고온에서 64m초간격으로 전압을 인가하였을 때 측정한 비트페일수 이다. 4에 도시한 바와 같이 어두운 패드의 수가 클수록, 즉 얕은 핏트가 많을수록 반도체 소자의 최종 제조 후 비트 페일 수가 커짐을 알 수 있다.

이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.

상술한 바와 같이 본 발명은 앝은 핏트 모니터링 장치로 반도체 소자의 제조중 인라인에서 얕은 핏트를 모니터링 할 수 있다. 이에 따라, 얕은 핏트에 관한 측정 결과를 믿을 수 있고 신뢰성을 확보할 수 있어 반도체 소자 제조중 바로 바로 그 결과를 피드백하여 반도체 소자의 수율을 향상시키는데 이용할 수 있다.

Claims

반도체 기판 상에 존재하는 얕은 핏트의인라인모니터링 방법에 있어서,

상기 반도체 소자의 제조중 인라인에서불순물이 도핑된 폴리실리콘막으로구성된패드가 오픈된 상기 반도체 기판에 전자빔을 인가한 후 상기 패드로부터의 방출된 2차 전자의 수에 따라 상기 반도체 기판에 얕은 핏트의 발생 유무를 판단하는 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법.
제1항에 있어서, 상기 패드가 오픈된 반도체 기판은 열처리된 기판인 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법.
제1항에 있어서, 상기 패드는 반도체 기판 상의 소오스/드레인 영역 상에 형성되어 있는 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법.
제1항에 있어서, 상기 앝은 핏트의 발생 유무는 상기 패드로부터 방출된 2차 전자의 수를 암 또는 명으로 이미지화하여 판단하는 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법.
반도체 소자의 제조중 인라인에서불순물이 도핑된 폴리실리콘막으로 구성된복수의 패드들이 오픈된 반도체 기판을 얕은 핏트 모니터링 장치에 로딩하는 단계;

상기 로딩된 반도체 기판을 스캔닝하면서 상기 복수의 패드들에 핏트 모니터링 장치의 전자빔 총에서 전자를 인가하는 단계;

상기 얕은 핏트 모니터링 장치로 상기 반도체 기판을 조사하여 상기 복수의패드들에서 방출되는 2차 전자의 수를 2차 전자 검출기에서 검출하는 단계; 및

서로 인접한 패드들끼리 검출된 2차 전자의 수를 비교하여 상기 반도체 기판의 얕은 핏트 발생 유무를 판단하는 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법.
제6항에 있어서, 상기 패드가 오픈된 반도체 기판은 열처리된 기판인 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법.
제6항에 있어서, 상기 패드는 반도체 기판 상의 소오스/드레인 영역에 형성되어 있는 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법.
제6항에 있어서, 상기 앝은 핏트의 발생 유무는 상기 패드로부터 방출된 2차 전자의 수를 암 또는 명으로 이미지화하여 판단하는 것을 특징으로 하는 얕은 핏트의 인라인 모니터링 방법.