JP2004239877A - 回路パターンの検査方法および半導体装置の製造方法 - Google Patents
回路パターンの検査方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004239877A JP2004239877A JP2003032217A JP2003032217A JP2004239877A JP 2004239877 A JP2004239877 A JP 2004239877A JP 2003032217 A JP2003032217 A JP 2003032217A JP 2003032217 A JP2003032217 A JP 2003032217A JP 2004239877 A JP2004239877 A JP 2004239877A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- substrate
- inspected
- irradiation
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】電子線画像を用いて被検査パターンを検査する検査方法において、様々な被検査パターンに対して検査感度のばらつきを抑えて高感度な検査を行うことのできる技術を提供する。
【解決手段】被検査基板１５に関して、その回路パターンの画像記憶を行い、記憶した画像に基づいて回路パターンの座標に対しての画像階調値を波形処理し、回路パターンのコントラストを取得し、一次電子線１０の照射条件を自動的に調節して、最適なコントラストが得られる照射条件を自動設定する。設定後はその被検査基板１５の品種、工程といったプロセス情報を検査装置内のライブラリ１８に照射条件とともに保存し、次回類似品種および工程が検査対象となった場合は、情報が保存されたライブラリ１８から照射条件を自動的に出力して検査する。
【選択図】 図１
【解決手段】被検査基板１５に関して、その回路パターンの画像記憶を行い、記憶した画像に基づいて回路パターンの座標に対しての画像階調値を波形処理し、回路パターンのコントラストを取得し、一次電子線１０の照射条件を自動的に調節して、最適なコントラストが得られる照射条件を自動設定する。設定後はその被検査基板１５の品種、工程といったプロセス情報を検査装置内のライブラリ１８に照射条件とともに保存し、次回類似品種および工程が検査対象となった場合は、情報が保存されたライブラリ１８から照射条件を自動的に出力して検査する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置または液晶等の微細な回路パターンを有する装置の製造技術に関し、特に、半導体装置またはフォトマスクのパターン検査に適用して有効な技術に関する。
【０００２】
【従来の技術】
電子線式検査装置では、半導体ウエハの大口径化と回路パターンの微細化に対応して高スループットかつ高精度な検査を行うために、非常に高速に高ＳＮ比（信号対ノイズ比：Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ ｒａｔｉｏ）の画像を取得する必要がある。そのため、通常の走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）の１００倍以上（１０ｎＡ以上）の大電流ビームを用いて照射電子数を確保し高ＳＮ比を保っている。さらに基板から発生する信号、すなわち二次電子、反射電子の高速かつ高効率な検出を行っている。
【０００３】
また、レジスト等の絶縁膜を伴った基板が帯電の影響を受けないようにとの観点から、半導体装置への電子線照射においては、多くの場合２ｋｅＶ以下の低加速電子線を照射している。しかし、大電流でなおかつ低加速の電子線では空間電荷効果による電子間反発力が生じ、ビームが広がって高分解能な観察が困難である。この問題を解決する方法として高加速電子線を試料直前で減速し、試料上で実質的に低加速電子線として照射する手法がとられている（例えば、特許文献１参照）。以下、この手法をリターディング方式と呼ぶ。電子線式検査装置では、以上述べたような大電流ビームとリターディング方式との組み合わせにより、高感度、高スループットな検査を実現している。
【０００４】
さらに、検査に最も適したコントラストを持つ画像を得るために、試料表面の材質および積層状態、形状等に応じてリターディング電圧を変えて一次電子線照射エネルギーを制御する検査装置および手法が開示されている（例えば、特許文献２参照）。
【０００５】
また、検査装置内部のデータベースに被検査回路パターンの材料や構造、検出したい欠陥の種類に応じて照射エネルギーの最適値を予め登録しておき、ユーザが照射エネルギーを入力あるいは選択するか、被検査物の構造に関する情報を入力することで検査に適した照射エネルギーの推奨値を検索する方法が開示されている（例えば、特許文献３参照）。
【０００６】
また、基板から発生した二次電子を高圧で可変なリターディング電圧条件下で高分解能なエネルギー分析を行う方法が開示されている。ここでは、光軸外に設けられたエネルギーフィルタにシールド電極、二次電子の集束・発散状態調節手段、フィルタのしきい値電界分布の均一度最適化手段、通過電子の収束手段を持たせて、二次電子の状態に合わせた最適な制御が行われる（例えば、特許文献４参照）。
【０００７】
【特許文献１】
特開平６−１３９９８５号公報
【０００８】
【特許文献２】
特開平１０−２９４３４５号公報
【０００９】
【特許文献３】
特開２０００−３１４７１０号公報
【００１０】
【特許文献４】
特開２００１−３５７８０８号公報
【００１１】
【発明が解決しようとする課題】
ところが、本発明者が検討したところ、多品種の半導体製品を電子線式検査装置で検査する際、被検査パターンの種類や検査工程に応じて検査プローブである電子線の照射条件に大きな違いがあり、その照射条件によってコントラストが変化し、検出感度が大きく左右されることが明らかとなった。
【００１２】
良好なコントラストを得て高感度な検査を実現するためには、被検査パターンの材料や形状はもちろんのこと、被検査パターンの電気的特性に関するプロセス情報を熟知しておく必要があり、さらには検査装置における機構や二次電子の挙動についての専門的な知識も必要とされる。このため、複数の作業者によって設定された照射条件では検査感度にばらつきが生じて、被検査パターンの欠陥、異物、残渣などの不良の検出が困難となる場合がある。
【００１３】
さらに、少量多品種の生産ラインにおける半導体製品の検査では、手動による照射条件の設定を行うと莫大な労力と時間を要することになり、時間的、経済的損失が大きいと考えられる。
【００１４】
本発明の目的は、電子線画像を用いて被検査基板上の回路パターンを検査する検査方法において、様々な回路パターンに対して検査感度のばらつきを抑えて高感度な検査を行うことのできる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
本発明は、回路パターンが形成された被検査基板に電子線を照射する工程と、被検査基板にリターディング電圧を印加し、被検査基板の上方に設置されたブースティング電極にブースティング電圧を印加する工程と、電子線の照射により被検査基板の表面から二次的に発生した信号を検出する工程と、検出された信号から被検査基板の表面の電子線画像を形成する工程と、電子線画像を記憶する工程と、記憶した画像より欠陥、異物または残渣を検出する工程とを有し、電子線の照射条件を自動的に変化させて各々の照射条件における電子線画像のコントラストを取得し、所望するコントラストが得られる照射条件を自動的に決定するものである。
【００１８】
本発明は、回路パターンが形成された被検査基板に電子線を照射する工程と、被検査基板にリターディング電圧を印加し、被検査基板の上方に設置されたブースティング電極にブースティング電圧を印加する工程と、電子線の照射により被検査基板の表面から二次的に発生した信号を検出する工程と、検出された信号から被検査基板の表面の電子線画像を形成する工程と、電子線画像を記憶する工程と、記憶した画像より欠陥、異物または残渣を検出する工程とを有し、電子線の照射条件を自動的に変化させて各々の照射条件における電子線画像のコントラストを取得し、所望するコントラストが得られる照射条件を自動的に決定し、所望するコントラストが得られる照射条件、その照射条件でのコントラスト、前記被検査基板の品種、前記被検査基板の工程情報をライブラリに書き込み、記憶させ、次回他の被検査基板に前記電子線を照射する場合は、前記ライブラリに書き込まれた記憶情報のうち類似した記憶情報を自動的に読み出すものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
本発明の一実施の形態である電子線式回路パターン検査装置の構成を図１に示す。
【００２１】
検査装置は大別して電子光学系１０１、試料室１０２、電子検出系１０３、画像処理部１０４および制御部１０５により構成されている。電子光学系１０１は、電子銃１、電子線引き出し電極２ａ、アノード電極２ｂ、コンデンサレンズ３、ブランキング用偏向器４、走査偏向器５、絞り６、反射板７、ＥＸＢ偏向器８、対物レンズ９により構成されている。電子銃１の電子源には拡散補給型の熱電界放出電子源を用いた。これにより明るさ変動の少ない比較検査画像が得られ、かつ電子線電流を大きくすることが可能なことから、高速な検査が可能になる。また、電子銃１は引き出し電極２を備えていることから、引き出し電極２に電圧を印加することで一次電子線１０を電子源から引き出すことができる。
【００２２】
試料室１０２は、試料台（試料ホルダ、パレットとも称する）１１、Ｘ−Ｙステージ１２ａ、回転ステージ１２ｂ、試料高さ検出器１３ａ、位置モニタ（図示せず）より構成されている。試料台１１には、一次電子線１０減速用の負の高圧電位（リターディング電圧）を可変に印加できるよう、電圧可変のリターディング電圧電源１４が設置されている。さらに対物レンズ９と被検査基板（ウエハまたはマスク等）１５との間には、被検査基板１５の表面から放出される二次電子または反射電子の引き出しを促すブースティング電極１６が設置されており、ブースティング電圧電源１７によりブースティング電圧が可変に印加される。
【００２３】
なお、被検査基板１５の表面から発生する二次電子または反射電子を効率的に取り込み、あるいは除外することができる電極をブースティング電極１６の後段にさらに一段設置し、照射条件のパラメータの微調整を行う機能を設けてもよい。これによりブースティング電極１６によって過度に加速された二次電子の加速エネルギーを弱め、設定した電極後段の二次電子検出器に効率的に信号を取り込むことができる。
【００２４】
さらにリターディング電圧とブースティング電圧とを制御するためのライブラリ１８が搭載されている。リターディング電圧がライブラリ１８からＶｒ指令制御回路１９を通じてＶｒ数値モニタ２０に伝達され、リターディング電圧電源１４が調節されて、リターディング電圧が試料台１１に印加される。同様にブースティング電圧がライブラリ１８からＶｂ指令制御回路２１を通じてＶｂ数値モニタ２２に伝達され、ブースティング電圧電源１７が調節されて、ブースティング電圧がブースティング電極１６に印加される。なおリターディング電圧およびブースティング電圧を調節して電子線の照射エネルギーを制御することにより電子線画像のコントラストを自動調整する方法については、後に詳細に説明する。
【００２５】
電子検出系１０３は、二次電子検出器２３および反射電子検出器２４で構成され、ブースティング電極１６の上方に設置されている。二次電子検出器２３の出力信号はプリアンプで増幅され、二次電子検出信号変換回路２５によりデジタルデータとなる。同様に、反射電子検出器２４の出力信号はプリアンプで増幅され、反射電子検出信号変換回路２６によりデジタルデータとなる。
【００２６】
これらデジタルデータは画像処理部１０４を構成する画像観察用モニタ２７に取り込まれて電子線画像が表示される。なお、図示はしないが、画像処理部１０４には、さらに画像記憶部、比較演算部、欠陥判定処理部等が構成されている。画像処理部１０４に取り込まれた電子線画像、比較演算部で比較処理された後の差画像などは、画像観察用モニタ２７で任意に選択して表示することができる。また、画像観察用モニタ２７で得られた電子線画像はライブラリ１８に送ることができる。
【００２７】
検査装置各部の動作命令および動作条件は、制御部１０５から入出力される。制御部１０５には、電子線発生時の加速電圧、電子線偏向幅、偏向速度、試料台１１の移動速度、二次電子検出器２３の信号取り込みタイミング等の条件が予め入力されている。また制御部１０５は、試料高さ測定器１３、位置モニタ用測長器２８を介して得られた信号から補正信号を生成し、一次電子線１０が常に正しい位置に照射されるよう対物レンズ電源２９、走査信号発生器３０およびコンデンサレンズ電源３１に補正信号を送る。
【００２８】
なお、図示はしないが、本検査装置には予備排気室として試料交換室、被検査基板搬送手段、真空バルブも具備されており、真空度を落とすことなく被検査基板１５の出し入れを可能にしている。電子光学系１０１の部分は、試料交換室と区別する意味で検査室部分とも称する。さらに本検査装置には位置合わせ用に光学顕微鏡部分が備えてある。またユーザが本検査装置を操作するための操作画面とモニタ画面とを有するターミナル装置が具備されている。
【００２９】
電子銃１から出た一次電子線１０は、所定のエネルギーに加速される。一次電子線１０の加速は電子源に高圧の電位（加速電圧）を印加することでなされる。その後、一次電子線１０はその電位に相当するエネルギーで試料台１１方向へ進み、コンデンサレンズ３で収束され、さらに対物レンズ９により細く絞られて、試料台１１の上に搭載された被検査基板１５に照射される。被検査基板１５への照射エネルギーは、加速電圧、リターディング電圧およびブースティング電圧を調節することにより、最適な値に設定することができる。ブランキング用偏向器４には、走査信号およびブランキング信号を発生する走査信号発生器３０が接続され、コンデンサレンズ３および対物レンズ９には、コンデンサレンズ電源３１および対物レンズ電源２９がそれぞれ接続されている。
【００３０】
一次電子線１０は、固体に入射すると内部に進入しながらそれぞれの深さにおいて殻内電子を励起してエネルギーを失っていく。またそれとともに一次電子線１０が後方に散乱された反射電子が、やはり固体内で電子を励起しながら表面へ向かって進む現象が生じる。これらの複数の過程を経て、殻内電子は固定表面から表面障壁を越えて二次電子または反射電子となって真空中に出る。被検査基板１５に一次電子線１０を照射して発生させた二次電子は、被検査基板１５に印加されたリターディング電圧により、例えば３ｋｅＶ〜１１．７ｋｅＶに加速される。その後、二次電子は対物レンズ９において収束され、ＥＸＢ偏向器８に入射して、所定の方向へ偏向される。ＥＸＢ偏向器８にかける電圧と電界の強度により、偏向量を調節することができる。二次電子は、二次電子検出器２３で検出し、その出力信号はＡＤ変換器によりデジタル信号に変換して、画像処理部１０４へ転送するように構成されている。また被検査基板１５に一次電子線１０を照射して発生させた反射電子は、反射電子検出器２４で検出し、その出力はＡＤ変換器によりデジタル信号に変換して、画像処理部１０４へ転送するように構成されている。
【００３１】
画像形成にはＸ−Ｙステージ１２ａを静止させ一次電子線１０を二次元に走査する方法と、一次電子線１０は一次元のみ走査し走査方向と直交する方向にＸ−Ｙステージ１２ａを連続的に移動する方法のいずれかを選択できる。ある特定の場所のみを検査するときはＸ−Ｙステージ１２ａを連続移動して検査すると効率の良い検査が行える。
【００３２】
被検査基板１５の画像を取得するためには、細く絞った一次電子線１０を被検査基板１５に照射し二次電子および反射電子を発生させ、これらを一次電子線１０の走査およびＸ−Ｙステージ１２ａの移動と同期して検出することで被検査基板１５表面の画像を得る。本発明で述べるような自動検査では検査速度が高いことが必須となる。従って、例えば１００ｎＡの大電流電子線を一回のみの走査により画像を形成する構成とした。一画素の信号取り込みは約１０ｎｓｅｃで行い、順次同一パターン部の画像と画像比較評価を行って被検査基板１５上の欠陥探索を行った。
【００３３】
次に、本実施の形態である被検査基板に照射される電子線の照射エネルギーの設定方法について前記図１および図２〜図６を用いて説明する。図２は画像観察用モニタで表示されるパターンの明暗コントラストを示す画像図、図３は画像の明るさ（階調）と頻度との関係の一例を示すグラフ図、図４はパターン座標に対する画像の明るさ（階調）の一例を示すグラフ図、図５は照射エネルギーとコントラストとの関係の一例を示すグラフ図、図６は照射条件を自動的に設定するフローを示す工程図である。なお、本実施の形態では、照射する一次電子線の照射エネルギーを加速電圧、リターディング電圧およびブースティング電圧で自動的に調整制御し帯電の状態を変えることにより、電子線画像のコントラストを調整した。
【００３４】
まず、良好なコントラストを新たに得るための照射条件を設定する手法について説明する。
【００３５】
電子源から発生する一次電子線１０の加速電圧、一次電子線１０の加速を抑制するリターディング電圧および被検査基板１５から放出される二次電子の引き出しを促すブースティング電圧の組み合わせにより、一次電子線１０の被検査基板１５への照射エネルギーは設定される。従ってこれら電圧を最適な値に設定することにより、一次電子線１０の照射エネルギーを最適な値に調節することができる。
【００３６】
まず、画像観察用モニタ２７において、与えられた一次電子線１０の照射条件によって取得された電子線画像を表示し、明暗コントラストを生じたパターンを確認する（工程Ａ）。図２に、０．３〜２．０ｋＶの照射エネルギーで一次電子線１０を照射した際に、画像観察用モニタ２７に表示されるパターンの明暗コントラストの一例を示す。ここでは低い照射エネルギーにおいて明暗コントラストが強調できる例を示したが、被検査基板１５上のパターンの形成工程、材質、段差、検出したい欠陥の種類などによって照射エネルギーは異なる。
【００３７】
次に、画像観察用モニタ２７からライブラリ１８へ、取得された画像情報が送られる（工程Ｂ）。ライブラリ１８は画像観察用モニタ２７から得られた電子線画像を取り込み、図３に示すように、その電子線画像を画像の明るさ（階調）と頻度との関係をグラフ化し、このグラフに示した処理データから最大値、最小値、平均値およびばらつきσなどを算出する統計処理を行う。また、ライブラリ１８は画像観察用モニタ２７から得られた電子線画像を取り込み、図４に示すように、被検査基板１５のパターン座標に対する画像の明るさ（階調）としてグラフ化し、ピーク値Ｉｍａｘ、ボトム値Ｉｍｉｎなどを波形データとして解析する（工程Ｃ）。ライブラリ１８は、これら図３および図４に示したデータを波形表示する機能を有する。
【００３８】
次に、ライブラリ１８において、前記工程Ｃで得られた情報をもとに、加速電圧、リターディング電圧およびブースティング電圧の組み合わせにより照射エネルギーを決定し、この照射エネルギーとコントラストとの関係を求める。この照射エネルギーとコントラストとの関係から加速電圧、リターディング電圧およびブースティング電圧の最適値を決定する（工程Ｄ）。
【００３９】
図５に、照射エネルギーとコントラストとの関係の一例を示す。ブースティング電圧Ｖｂが０Ｖと−４ｋＶの場合を示す。ここでコントラストＣは、Ｃ＝（｜（パターン部の明るさ−下地部の明るさ）｜／画像の明るさの平均）で表される。図５に示したコントラストから照射エネルギーが決定される。例えば配線上の絶縁膜に形成された孔の内部に導電材料を充填する工程において、配線と導電材料との導通不良を検出する場合には、０．６ｋＶ程度の照射エネルギーが選択される。照射エネルギーが高くなるとコントラストは小さくなり、画像上で孔パターンと周辺とを見分けることが難しくなるためである。
【００４０】
次に、ライブラリ１８に、所望するコントラストが得られる被検査基板１５の品種や工程情報、画像観察用モニタから得られた画像情報、階調値の解析結果、加速電圧、リターディング電圧およびブースティング電圧などの情報がデータベースに書き込まれる（工程Ｅ）。ライブラリ１８は、各種情報を記憶する機能を有しており、これら記憶情報の読み出しおよび書き換えが可能である。
【００４１】
上記（工程Ａ）〜（工程Ｅ）は自動処理されて、被検査基板１５に照射される一次電子線１０の照射エネルギーが決定される。
【００４２】
なお、ライブラリ１８に記憶された各種記憶情報は種々活用することができる。例えば基板上に酸化膜を堆積した半導体装置の検査において、基板と酸化膜表面との間の帯電電圧差から生じる半導体装置の絶縁破壊による試料破壊の防止策として、印加可能な電圧の規格値を設け、規格を外れた場合には規格値を警告として提示する機能を検査装置に搭載してもよい。またその上限値を設定できないように可変電圧のパラメータにリミットをかける機能を付与することもできる。
【００４３】
これまで、新たに照射条件を設定する手法について述べてきたが、次に予め照射条件が設定された場合の検査の手順について説明する。
【００４４】
検査工程に検査対象の被検査基板１５が到来した場合には、上記（工程Ａ）〜（工程Ｅ）で得られた各種記憶情報を検索キーワードとして保有している類似情報に対する加速電圧、リターディング電圧およびブースティング電圧を自動的に読み出して、最適なこれら電圧を提供する。ライブラリ１８から出力されるリターディング電圧はＶｒ指令制御回路１９を通してリターディング電圧電源１４に伝えられ、ブースティング電圧はＶｂ指令制御回路２１を通してブースティング電圧電源１７に伝えられて、一次電子線１０の照射条件が決まる。
【００４５】
図６に、自動的に高コントラストが得られる照射条件の設定フローを示す。各ウエハＡ，Ｂ，Ｃに対して、それぞれゲート、ローカルインタコネクト、コンタクトプラグ、ビアプラグ、メタル配線の検査工程を設ける。例えばウエハＢがビアプラグの検査工程に仕掛かると、ライブラリ１８から予め保有されていたビアプラグの各種記憶情報が検出される。この各種記憶情報は、例えばウエハＢよりも先行するウエハＡがビアプラグの検査工程に仕掛かった際に、前記（工程Ａ）〜（工程Ｅ）により得られて、データベースに記憶された情報である。次いでライブラリ１８から提出された最適な照射条件、例えば加速電圧、リターディング電圧およびブースティング電圧を自動設定して、一次電子線１０が被検査基板１５に照射される。なお、新しい品種としてウエハＡの検査する場合においては、類似情報を有するデータベースを検索して、条件を自動的に読み出すこともできる。
【００４６】
このように、本実施の形態では、まず、被検査基板１５に関して、その回路パターンの画像記憶を行い、記憶した画像に基づいて回路パターンの座標に対しての画像階調値を波形処理し、回路パターンのコントラストを取得し、一次電子線１０の照射条件（加速電圧、リターディング電圧、ブースティング電圧）を自動的に調節して、最適なコントラストが得られる照射条件を自動設定する。設定後はその被検査基板１５の品種、工程といったプロセス情報を検査装置内のライブラリ１８に照射条件とともに保存し、次回類似品種および工程が検査対象となった場合は、情報が保存されたライブラリ１８から照射条件を自動的に出力して検査する。
【００４７】
これにより、良好なコントラスト画像が得られるため、検査装置の操作に対して専門性を必要としなくなる。また複数の操作者により条件設定された場合に発生する同一の検査対象物に対する検査感度のばらつきが本発明による自動設定により無くすことができ、高水準で均一な条件設定と維持・管理ができる。
【００４８】
次に、予め照射条件が設定された場合において、上記検査装置を用いて回路パターンが形成された被検査基板を検査する手順について以下に述べる。図７に検査のフローを示す。なお、検査装置の構成については前記図１を参照されたい。
【００４９】
まず、被検査基板１５が入ったウエハカセットをローダにセットする（工程１０１）。操作画面より被検査基板１５を選択し、また予めライブラリ１８に登録された検査条件ファイルを指定し（工程１０２）、検査をスタートする（工程１０３）。被検査基板１５はウエハ搬送手段により試料交換室にロードされる。そこでこの被検査基板１５は試料台１１に搭載、保持固定された後に真空排気され、試料交換室がある程度の真空度に達したら検査のための検査室に移載される。
【００５０】
検査室では、Ｘ−Ｙステージ１２ａ上に試料ホルダごと載せられ、保持固定される。試料ホルダには一次電子線１０の照射条件である焦点や非点を調整するための校正用試料が搭載されている。被検査基板１５が検査室にロードされたら、予め記録された位置座標に基づき、校正用試料が電子光学系１０１の下に配置されるようＸ−Ｙステージ１２ａが移動する。そして校正用試料の電子線画像を取得し、手動または自動で焦点および非点の調整を実施する（工程１０４）。この時、すでに入力・設定された検査条件ファイルの内容に基づき一次電子線１０の照射エネルギー、一次電子線１０のビーム電流、画素サイズ、検出系のゲインおよび明るさ調整用パラメータ、画像処理におけるフィルタおよび欠陥判定のためのしきい値等が設定され、これらのパラメータが入力された後に各種画像を取得表示する。
【００５１】
次に、被検査基板１５のアライメントが完了したら（工程１０５）、被検査基板１５の電子線画像を取得し（工程１０６）、検査を実行する（工程１０７）。検査領域は、上記検査条件ファイルにおいて予め指定されている。検査時には、Ｘ−Ｙステージ１２ａを連続的に移動しながら一次電子線１０を被検査基板１５の所定の領域に照射し、電子線画像を逐次形成しながら画像信号を記憶部に記憶された信号と比較しながら、第２の記憶部に逐次画像を記憶する。欠陥判定部で欠陥と判定された箇所は、欠陥箇所の座標、信号値および欠陥のサイズ等が自動的に記憶され、操作画面内のウエハマップ上の相当する箇所に欠陥ありのマークが表示される（工程１０８）。検査終了後に欠陥箇所の画像を確認し、必要な画像保存や欠陥の分類等を実施したら、検査を終了しウエハをアンロードする（工程１０９）。
【００５２】
次に、半導体装置の製造過程における検査工程に上記検査装置を適用した半導体装置の製造方法を図８〜図１８に示す半導体基板の要部断面図を用いて説明する。ここではＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスおよび抵抗素子を有する半導体装置の製造方法を例示する。
【００５３】
まず、図８に示すように、例えばｐ型の単結晶シリコンからなる半導体基板５１を用意し、半導体基板５１の主面に絶縁膜からなる素子分離領域５２を形成し、続いてｐ型不純物、例えばボロンを導入してなるｐウェル５３、ｎ型不純物、例えばリンを導入してなるｎウェル５４を形成する。次いで半導体基板５１の表面に清浄なゲート絶縁膜５５を形成した後、ゲート絶縁膜５５上に多結晶シリコン膜を形成し、これをエッチングすることによりゲート電極５６を形成する。
【００５４】
ここで、前記図１に示した検査装置を用いて、例えばゲート電極５６の形状欠陥を検査する。電子線の照射エネルギーは低くても高くてもコントラストを得ることができるので、例えば照射エネルギーは０．８〜１．５ｋＶに設定される。この照射エネルギーを得るために自動的に加速電圧、リターディング電圧およびブースティング電圧が設定される（検査工程１）。
【００５５】
次に、図９に示すように、ｐウェル５３上のゲート電極５６の両側の半導体基板５１にｎ型不純物、例えばリンまたはヒ素をイオン注入してｎ型半導体領域５７を形成する。またｎウェル５４上のゲート電極５６の両側の半導体基板５１にｐ型不純物、例えばボロンをイオン注入してｐ型半導体領域５８を形成する。
【００５６】
次に、サイドウォール５９をゲート電極５６の側壁に形成する。サイドウォール５９は、例えば半導体基板５１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で窒化シリコン膜を堆積した後、この窒化シリコン膜を異方的にエッチングすることにより形成する。次いでゲート電極５６およびサイドウォール５９をマスクに、ｐウェル５３にはｎ型不純物、例えばリンまたはヒ素をイオン注入することによってｎ＋型半導体領域６０を形成し、ｎウェル５４にはｐ型不純物、例えばボロンをイオン注入することによってｐ＋型半導体領域６１を形成する。ここまでの工程で、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のソース・ドレインを備えたｎチャネルＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）およびｐチャネルＭＩＳＦＥＴが形成される。
【００５７】
次に、広い素子分離領域５２上に抵抗素子を形成する。この抵抗素子は素子分離領域５２上の導体膜Ｒ、導体膜Ｒを覆う絶縁膜６２および絶縁膜６２上の引き出し電極６３からなり、次のごとく形成する。例えば半導体基板５１の全面に不純物の導入量の少ない多結晶シリコン等の導体膜を堆積し、これをパターニングすることにより導体膜Ｒを形成する。この導体膜Ｒには、多結晶シリコン等の半導体膜の他、タングステン等の金属膜を用いることもできる。
【００５８】
さらに、上記絶縁膜６２の一部をエッチングすることにより接続孔６４を形成し、この接続孔６４内を含む絶縁膜６２上に多結晶シリコン膜をＣＶＤ法により堆積した後、接続孔６４上部に残存するようパターニングすることにより引き出し電極６３を形成する。
【００５９】
次に、半導体基板５１の全面にチタン等の高融点金属膜（図示せず）を形成する。かかる膜には、チタンの他、タングステン、コバルト等の金属を用いることもできる。次いで半導体基板５１にＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法を用いた熱処理を施すことにより、高融点金属膜とゲート電極５６、引き出し電極６３および半導体基板５１との接触部に、シリサイド層６５を形成する。その後、未反応の高融点金属膜を除去する。これらシリサイド層６５を形成することにより、シリサイド層６５と、後述するその上部に形成されるプラグ等との接触抵抗を低減することができ、またゲート電極５６やｎ＋型半導体領域６０またはｐ＋型半導体領域６１自身のシート抵抗を低減することができる。
【００６０】
次に、ＣＶＤ法により酸化シリコン膜を堆積することにより、層間絶縁膜６６を形成する。この層間絶縁膜６６として、ＰＳＧ（Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜またはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を使用してもよい。また、この層間絶縁膜６６の表面をＣＭＰ法により平坦化してもよい。次に、ｎ＋型半導体領域６０またはｐ＋型半導体領域６１上および抵抗素子を構成するシリサイド層６５上の層間絶縁膜６６をエッチングにより除去することにより接続孔６７を形成する。
【００６１】
ここで、前記図１に示した検査装置を用いて、例えば接続孔６７の開孔不良を検査する。接続孔６７の孔底部まで電子線を到達させて二次電子を得るために、照射エネルギーは１．５〜３ｋＶ程度に設定される。この照射エネルギーを得るために、加速電圧、リターディング電圧およびブースティング電圧が自動的に設定される（検査工程２）。
【００６２】
次に、図１０に示すように、接続孔６７内を含む層間絶縁膜６６上に、ＣＶＤ法により窒化チタン膜を形成した後、ＣＶＤ法によりタングステン膜を形成する。次いで接続孔６７以外の窒化チタン膜およびタングステン膜をＣＭＰ法により除去し、コンタクトプラグ６８を形成する。なお、前記窒化チタン膜は、スパッタ法により形成してもよい。また、この窒化チタン膜は、チタンと窒化チタンとの積層膜とすることもできる。
【００６３】
ここで、前記図１に示した検査装置を用いて、コンタクトプラグ６８と下層の導電材料とが導通しているかどうかを検査する。この場合には、コントラストを強調できる低照射エネルギーが望ましく、照射エネルギーは１ｋＶ以下に設定される。この照射エネルギーを得るために、加速電圧、リターディング電圧およびブースティング電圧が自動的に設定される（検査工程３）。
【００６４】
次に、ダマシン法により第１配線層を形成する。この第１配線層は、例えば以下のように形成する。まず、図１１に示すように、層間絶縁膜６６およびコンタクトプラグ６８上に、絶縁膜６９ａ，６９ｂをＣＶＤ法で形成する。絶縁膜６９ａは、例えば窒化シリコン膜、絶縁膜６９ｂは、例えばＴＥＯＳ（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ ： Ｓｉ（ＯＣ２Ｈ５））とオゾンとをソースガスに用いたプラズマＣＶＤ法で堆積されたＴＥＯＳ酸化膜とすることができる。次いで第１配線層形成予定領域上の絶縁膜６９ａ，６９ｂをエッチングすることにより配線溝７０を形成する。
【００６５】
ここでは、前記検査工程２と同様にして、例えば配線溝７０の開孔不良を検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００６６】
次に、配線溝７０内を含む絶縁膜６９上に窒化チタンからなるバリア層７１ａをスパッタ法またはＣＶＤ法により堆積する。なおバリア層７１ａは、窒化チタンのみならず、タンタル、窒化タンタル、タングステンまたは窒化タングステン等の単層膜を用いることもできる。また、チタン上に窒化チタンを形成し、さらにチタンを形成した３層の積層膜（チタン／窒化チタン／チタン）の他、チタン／窒化チタン、タンタル／窒化タンタル／タンタル、タンタル／窒化タンタル等の積層膜を用いることもできる。
【００６７】
ここで、前記図１に示した検査装置を用いて、例えばコンタクトプラグ６８とバリア層７１ａとの導通不良を検査する。この場合は、コントラストを強調できる低照射エネルギー、例えば１ｋＶ以下の照射エネルギーを設定される。この照射エネルギーを得るために自動的に加速電圧、リターディング電圧およびブースティング電圧が設定される（検査工程４）。
【００６８】
次に、図１２に示すように、バリア層７１ａ上にタングステン膜７１ｂをＣＶＤ法またスパッタ法により形成し、続いて配線溝７０外部のタングステン膜７１ｂおよびバリア層７１ａをＣＭＰ法により除去して第１配線層の配線７１を形成する。
【００６９】
ここでは、前記検査工程３と同様にして、例えば配線７１とコンタクトプラグ６８とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７０】
次に、図１３に示すように、絶縁膜６９ｂおよび配線７１（タングステン膜７１ｂ）上に絶縁膜７２を形成する。絶縁膜７２は、例えばＴＥＯＳ酸化膜、または低誘電率膜であり、これらの単層膜または重ね膜によって構成することができる。次いで配線７１のコンタクト領域上の絶縁膜７２をエッチングにより除去することにより接続孔７３を形成する。
【００７１】
ここでは、前記検査工程２と同様にして、例えば接続孔７３の開孔不良を検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７２】
次に、図１４に示すように、接続孔７３内にビアプラグ７４を形成する。このビアプラグ７４の形成前に、良好なコンタクト特性を得るため、接続孔７３の底面をエッチングする。ビアプラグ７４は次のように形成する。まず、接続孔７３内を含む絶縁膜７２上に、ＣＶＤ法またはスパッタ法により窒化チタン膜７４ａを形成する。
【００７３】
ここでは、前記検査工程４と同様にして、例えば窒化チタン膜７４ａと下層の配線７１とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７４】
次に、窒化チタン膜７４ａ上にＣＶＤ法によりタングステン膜７４ｂを形成する。次いで接続孔７３外部の窒化チタン膜７４ａおよびタングステン膜７４ｂをＣＭＰ法により除去し、ビアプラグ７４を形成する。なお、窒化チタン膜７４ａ上に銅膜をスパッタ法またはメッキ法により形成し、銅プラグとしても良い。この場合、窒化チタン膜７４ａに代えて、例えばタンタル、窒化タンタル、タングステンまたは窒化タングステン等の単層膜や、チタン上に窒化チタンを形成し、さらにチタンを形成した３層の積層膜（チタン／窒化チタン／チタン）の他、チタン／窒化チタン、タンタル／窒化タンタル／タンタル、タンタル／窒化タンタル等の積層膜を用いても良い。
【００７５】
ここでは、前記検査工程３と同様にして、例えばビアプラグ７４と下層の配線７１とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７６】
次に、図１５に示すように、第１配線層の配線７１の場合と同様に、第２配線層を形成する。まず、絶縁膜７５ａ，７５ｂをＣＶＤ法により形成する。絶縁膜７５ａは、例えば窒化シリコン膜、絶縁膜７５ｂは、例えばＴＥＯＳ酸化膜とすることができる。次いで配線溝７０の場合と同様に、第２配線層形成予定領域上の絶縁膜７５をエッチングすることにより配線溝７６を形成する。
【００７７】
ここでは、前記検査工程２と同様にして、例えば配線溝７６の開孔不良を検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７８】
次に、配線溝７６内を含む絶縁膜７５ｂ上に窒化チタンからなるバリア層７７ａをスパッタ法またはＣＶＤ法により堆積する。
【００７９】
ここでは、前記検査工程４と同様にして、例えばバリア層７７ａとビアプラグ７４とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８０】
次に、バリア層７７ａ上に銅膜７７ｂをスパッタ法およびメッキ法により形成する。まず、スパッタ法により銅膜７７ｂを堆積し、次いで電解メッキ法により堆積する。電解メッキ法では、例えば硫酸銅ベースのメッキ液中に半導体基板５１の表面を浸漬し、半導体基板５１に負の電圧を印加することで、銅膜７７ｂを配線溝７６に埋め込む。次いで配線溝７６外部の銅膜７７ｂおよびバリア層７７ａをＣＭＰ法により除去して第２配線層の配線７７を形成する。
【００８１】
ここでは、前記検査工程３と同様にして、例えば配線７７とビアプラグ７４とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８２】
次に、図１６に示すように、絶縁膜７５ｂおよび配線７７（銅膜７７ｂ）上に、絶縁膜７８を形成する。絶縁膜７８は、絶縁膜７２と同様に形成する。次いでビアプラグ７４と同様に、配線７７のコンタクト領域上の絶縁膜７８をエッチングにより除去することにより接続孔７９を形成する。
【００８３】
ここでは、前記検査工程２と同様にして、例えば接続孔７９の開孔不良を検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８４】
次に、ビアプラグ７４と同様に、接続孔７９内を含む絶縁膜７８上に、スパッタ法またはＣＶＤ法により窒化チタン膜８０ａを形成する。
【００８５】
ここでは、前記検査工程４と同様にして、例えば窒化チタン膜８０ａと配線７７とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８６】
次に、窒化チタン膜８０ａ上にＣＶＤ法によりタングステン膜８０ｂを形成する。次いで接続孔７９以外の窒化チタン膜８０ａおよびタングステン膜８０ｂをＣＭＰ法により除去し、ビアプラグ８０を形成する。なお、ビアプラグ８０も銅プラグとしても良い。
【００８７】
ここでは、前記検査工程３と同様にして、例えばビアプラグ８０と配線７７とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８８】
次に、図１７に示すように、絶縁膜７８およびビアプラグ８０上にチタン膜または窒化チタン膜、アルミニウム膜および窒化チタン膜を順次堆積し、これら積層膜を所望の形状にパターニングすることによりビアプラグ８０上まで延在する第３配線層の配線８１を形成する。
【００８９】
ここでは、前記検査工程１と同様にして、例えば配線８１の形状欠陥を検査するため、照射エネルギーが０．８〜１．５ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００９０】
次に、図１８に示すように、絶縁膜７８および配線８１上に酸化シリコン膜８２をＣＶＤ法により堆積した後、この酸化シリコン膜８２上にＳＯＧ膜８３を形成する。さらに、配線８１のコンタクト領域上のＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜８３および酸化シリコン膜８２をエッチングにより除去する。続いて、配線８１のコンタクト領域およびＳＯＧ膜８３上に、スパッタ法によりアルミニウム膜を堆積し、所望の形状にパターニングすることによって、第４配線層の配線８４を形成する。
【００９１】
ここでは、前記検査工程１と同様にして、例えば配線８４の形状欠陥を検査するため、照射エネルギーが０．８〜１．５ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００９２】
次いで、配線８４上に窒化シリコン膜８５を形成し、窒化シリコン膜８５上に酸化シリコン膜８６を形成する。これら窒化シリコン膜８５および酸化シリコン膜８６は、外部からの水分や不純物の浸入防止や、α線の透過の抑制を行うパッシベーション膜として機能する。
【００９３】
次に、酸化シリコン膜８６および窒化シリコン膜８５をエッチングにより除去することにより配線８４の一部（ボンディングパッド部）を露出させる。続いて、露出した配線８４上に金膜およびニッケル膜等の積層膜からなるバンプ下地電極８７を形成し、バンプ下地電極８７上に金または半田等からなるバンプ電極８８を形成する。このバンプ電極８８は外部接続用電極となる。この後、パッケージ基板等に実装され半導体装置が完成するが、それらの説明は省略する。
【００９４】
なお、本実施の形態では、導電膜の加工工程（検査工程１）、接続孔の形成工程（検査工程２）、接続孔または配線溝内部への導電膜の埋め込み工程（検査工程３）、導電膜の成膜工程（検査工程４）、に適用した場合について説明したが、その他の工程、例えばフォトレジストパターン形成工程の検査にも適用することができる。
【００９５】
このように、本実施の形態によれば、被検査基板１５に一次電子線１０を照射して得られた電子線画像の明暗コントラストをライブラリ１８で波形解析処理することで、自動的に高コントラストが得られる照射条件を設定することができる。これにより、検査装置の操作に対して専門性を必要としなくなり、また検査感度のばらつきを抑えることができるので、高感度な検査を行うことができる。さらに多くの時間を消費していた照射条件の設定にかかる時間を大幅に短縮することができ、半導体装置の製品検査における短ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ ｔｉｍｅ）化を図ることができる。また最適の照射条件を設定できることで、半導体装置の欠陥、異物、残渣などの製品不良の要因に対する検出見逃しを低減することができ、半導体製品の歩留まり向上に寄与することができる。
【００９６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９７】
例えば、本実施の形態では、半導体装置の検査工程に適用した場合について説明したが、走査型電子顕微鏡を用いた検査・分析機器、あるいは電子線によって二次電子線画像が形成可能で、鮮明なコントラストを要求するいかなる装置にも適用することができる。
【００９８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００９９】
被検査基板に電子線を照射して得られた電子線画像の明暗コントラストをライブラリで波形解析処理することで、自動的に高コントラストが得られる照射条件を設定することができる。これにより、検査装置の操作に対して専門性を必要としなくなり、また検査感度のばらつきを抑えることができるので、高感度な検査を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である回路パターン検査装置の構成図である。
【図２】本発明の一実施の形態である画像観察用モニタで表示されるパターンの明暗コントラストを示す画像図である。
【図３】本発明の一実施の形態である画像の明るさ（階調）と頻度との関係の一例を示すグラフ図である。
【図４】本発明の一実施の形態であるパターン座標に対する画像の明るさ（階調）の一例を示すグラフ図である。
【図５】本発明の一実施の形態である照射エネルギーとコントラストとの関係の一例を示すグラフ図である。
【図６】本発明の一実施の形態である照射条件を自動的に設定するフローを示す工程図である。
【図７】本発明の一実施の形態である被検査基板を検査する手順を示す検査のフローである。
【図８】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図９】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１３】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１４】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１５】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１６】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１７】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１８】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【符号の説明】
１ 電子銃
２ 引き出し電極
２ａ 電子線引き出し電極
２ｂ アノード電極
３ コンデンサレンズ
４ ブランキング用偏向器
５ 走査偏向器
６ 絞り
７ 反射板
８ ＥＸＢ偏向器
９ 対物レンズ
１０ 一次電子線
１１ 試料台
１２ａ Ｘ−Ｙステージ
１２ｂ 回転ステージ
１３ 試料高さ測定器
１３ａ 試料高さ検出器
１４ リターディング電圧電源
１５ 被検査基板
１６ ブースティング電極
１７ ブースティング電圧電源
１８ ライブラリ
１９ Ｖｒ指令制御回路
２０ Ｖｒ数値モニタ
２１ Ｖｂ指令制御回路
２２ Ｖｂ数値モニタ
２３ 二次電子検出器
２４ 反射電子検出器
２５ 二次電子検出信号変換回路
２６ 反射電子検出信号変換回路
２７ 画像観察用モニタ
２８ 位置モニタ用測長器
２９ 対物レンズ電源
３０ 走査信号発生器
３１ コンデンサレンズ電源
５１ 半導体基板
５２ 素子分離領域
５３ ｐウェル
５４ ｎウェル
５５ ゲート絶縁膜
５６ ゲート電極
５７ ｎ型半導体領域
５８ ｐ型半導体領域
５９ サイドウォール
６０ ｎ＋型半導体領域
６１ ｐ＋型半導体領域
６２ 絶縁膜
６３ 引き出し電極
６４ 接続孔
６５ シリサイド層
６６ 層間絶縁膜
６７ 接続孔
６８ コンタクトプラグ
６９ａ 絶縁膜
６９ｂ 絶縁膜
７０ 配線溝
７１ 配線
７１ａ バリア層
７１ｂ タングステン膜
７２ 絶縁膜
７３ 接続孔
７４ ビアプラグ
７４ａ 窒化チタン膜
７４ｂ タングステン膜
７５ａ 絶縁膜
７５ｂ 絶縁膜
７６ 配線溝
７７ 配線
７７ａ バリア層
７７ｂ 銅膜
７８ 絶縁膜
７９ 接続孔
８０ ビアプラグ
８０ａ 窒化チタン膜
８０ｂ タングステン膜
８１ 配線
８２ 酸化シリコン膜
８３ ＳＯＧ膜
８４ 配線
８５ 窒化シリコン膜
８６ 酸化シリコン膜
８７ バンプ下地電極
８８ バンプ電極
１０１ 電子光学系
１０２ 試料室
１０３ 電子検出系
１０４ 画像処理部
１０５ 制御部
Ｒ 導体膜
【発明の属する技術分野】
本発明は、半導体装置または液晶等の微細な回路パターンを有する装置の製造技術に関し、特に、半導体装置またはフォトマスクのパターン検査に適用して有効な技術に関する。
【０００２】
【従来の技術】
電子線式検査装置では、半導体ウエハの大口径化と回路パターンの微細化に対応して高スループットかつ高精度な検査を行うために、非常に高速に高ＳＮ比（信号対ノイズ比：Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ ｒａｔｉｏ）の画像を取得する必要がある。そのため、通常の走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）の１００倍以上（１０ｎＡ以上）の大電流ビームを用いて照射電子数を確保し高ＳＮ比を保っている。さらに基板から発生する信号、すなわち二次電子、反射電子の高速かつ高効率な検出を行っている。
【０００３】
また、レジスト等の絶縁膜を伴った基板が帯電の影響を受けないようにとの観点から、半導体装置への電子線照射においては、多くの場合２ｋｅＶ以下の低加速電子線を照射している。しかし、大電流でなおかつ低加速の電子線では空間電荷効果による電子間反発力が生じ、ビームが広がって高分解能な観察が困難である。この問題を解決する方法として高加速電子線を試料直前で減速し、試料上で実質的に低加速電子線として照射する手法がとられている（例えば、特許文献１参照）。以下、この手法をリターディング方式と呼ぶ。電子線式検査装置では、以上述べたような大電流ビームとリターディング方式との組み合わせにより、高感度、高スループットな検査を実現している。
【０００４】
さらに、検査に最も適したコントラストを持つ画像を得るために、試料表面の材質および積層状態、形状等に応じてリターディング電圧を変えて一次電子線照射エネルギーを制御する検査装置および手法が開示されている（例えば、特許文献２参照）。
【０００５】
また、検査装置内部のデータベースに被検査回路パターンの材料や構造、検出したい欠陥の種類に応じて照射エネルギーの最適値を予め登録しておき、ユーザが照射エネルギーを入力あるいは選択するか、被検査物の構造に関する情報を入力することで検査に適した照射エネルギーの推奨値を検索する方法が開示されている（例えば、特許文献３参照）。
【０００６】
また、基板から発生した二次電子を高圧で可変なリターディング電圧条件下で高分解能なエネルギー分析を行う方法が開示されている。ここでは、光軸外に設けられたエネルギーフィルタにシールド電極、二次電子の集束・発散状態調節手段、フィルタのしきい値電界分布の均一度最適化手段、通過電子の収束手段を持たせて、二次電子の状態に合わせた最適な制御が行われる（例えば、特許文献４参照）。
【０００７】
【特許文献１】
特開平６−１３９９８５号公報
【０００８】
【特許文献２】
特開平１０−２９４３４５号公報
【０００９】
【特許文献３】
特開２０００−３１４７１０号公報
【００１０】
【特許文献４】
特開２００１−３５７８０８号公報
【００１１】
【発明が解決しようとする課題】
ところが、本発明者が検討したところ、多品種の半導体製品を電子線式検査装置で検査する際、被検査パターンの種類や検査工程に応じて検査プローブである電子線の照射条件に大きな違いがあり、その照射条件によってコントラストが変化し、検出感度が大きく左右されることが明らかとなった。
【００１２】
良好なコントラストを得て高感度な検査を実現するためには、被検査パターンの材料や形状はもちろんのこと、被検査パターンの電気的特性に関するプロセス情報を熟知しておく必要があり、さらには検査装置における機構や二次電子の挙動についての専門的な知識も必要とされる。このため、複数の作業者によって設定された照射条件では検査感度にばらつきが生じて、被検査パターンの欠陥、異物、残渣などの不良の検出が困難となる場合がある。
【００１３】
さらに、少量多品種の生産ラインにおける半導体製品の検査では、手動による照射条件の設定を行うと莫大な労力と時間を要することになり、時間的、経済的損失が大きいと考えられる。
【００１４】
本発明の目的は、電子線画像を用いて被検査基板上の回路パターンを検査する検査方法において、様々な回路パターンに対して検査感度のばらつきを抑えて高感度な検査を行うことのできる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
本発明は、回路パターンが形成された被検査基板に電子線を照射する工程と、被検査基板にリターディング電圧を印加し、被検査基板の上方に設置されたブースティング電極にブースティング電圧を印加する工程と、電子線の照射により被検査基板の表面から二次的に発生した信号を検出する工程と、検出された信号から被検査基板の表面の電子線画像を形成する工程と、電子線画像を記憶する工程と、記憶した画像より欠陥、異物または残渣を検出する工程とを有し、電子線の照射条件を自動的に変化させて各々の照射条件における電子線画像のコントラストを取得し、所望するコントラストが得られる照射条件を自動的に決定するものである。
【００１８】
本発明は、回路パターンが形成された被検査基板に電子線を照射する工程と、被検査基板にリターディング電圧を印加し、被検査基板の上方に設置されたブースティング電極にブースティング電圧を印加する工程と、電子線の照射により被検査基板の表面から二次的に発生した信号を検出する工程と、検出された信号から被検査基板の表面の電子線画像を形成する工程と、電子線画像を記憶する工程と、記憶した画像より欠陥、異物または残渣を検出する工程とを有し、電子線の照射条件を自動的に変化させて各々の照射条件における電子線画像のコントラストを取得し、所望するコントラストが得られる照射条件を自動的に決定し、所望するコントラストが得られる照射条件、その照射条件でのコントラスト、前記被検査基板の品種、前記被検査基板の工程情報をライブラリに書き込み、記憶させ、次回他の被検査基板に前記電子線を照射する場合は、前記ライブラリに書き込まれた記憶情報のうち類似した記憶情報を自動的に読み出すものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
本発明の一実施の形態である電子線式回路パターン検査装置の構成を図１に示す。
【００２１】
検査装置は大別して電子光学系１０１、試料室１０２、電子検出系１０３、画像処理部１０４および制御部１０５により構成されている。電子光学系１０１は、電子銃１、電子線引き出し電極２ａ、アノード電極２ｂ、コンデンサレンズ３、ブランキング用偏向器４、走査偏向器５、絞り６、反射板７、ＥＸＢ偏向器８、対物レンズ９により構成されている。電子銃１の電子源には拡散補給型の熱電界放出電子源を用いた。これにより明るさ変動の少ない比較検査画像が得られ、かつ電子線電流を大きくすることが可能なことから、高速な検査が可能になる。また、電子銃１は引き出し電極２を備えていることから、引き出し電極２に電圧を印加することで一次電子線１０を電子源から引き出すことができる。
【００２２】
試料室１０２は、試料台（試料ホルダ、パレットとも称する）１１、Ｘ−Ｙステージ１２ａ、回転ステージ１２ｂ、試料高さ検出器１３ａ、位置モニタ（図示せず）より構成されている。試料台１１には、一次電子線１０減速用の負の高圧電位（リターディング電圧）を可変に印加できるよう、電圧可変のリターディング電圧電源１４が設置されている。さらに対物レンズ９と被検査基板（ウエハまたはマスク等）１５との間には、被検査基板１５の表面から放出される二次電子または反射電子の引き出しを促すブースティング電極１６が設置されており、ブースティング電圧電源１７によりブースティング電圧が可変に印加される。
【００２３】
なお、被検査基板１５の表面から発生する二次電子または反射電子を効率的に取り込み、あるいは除外することができる電極をブースティング電極１６の後段にさらに一段設置し、照射条件のパラメータの微調整を行う機能を設けてもよい。これによりブースティング電極１６によって過度に加速された二次電子の加速エネルギーを弱め、設定した電極後段の二次電子検出器に効率的に信号を取り込むことができる。
【００２４】
さらにリターディング電圧とブースティング電圧とを制御するためのライブラリ１８が搭載されている。リターディング電圧がライブラリ１８からＶｒ指令制御回路１９を通じてＶｒ数値モニタ２０に伝達され、リターディング電圧電源１４が調節されて、リターディング電圧が試料台１１に印加される。同様にブースティング電圧がライブラリ１８からＶｂ指令制御回路２１を通じてＶｂ数値モニタ２２に伝達され、ブースティング電圧電源１７が調節されて、ブースティング電圧がブースティング電極１６に印加される。なおリターディング電圧およびブースティング電圧を調節して電子線の照射エネルギーを制御することにより電子線画像のコントラストを自動調整する方法については、後に詳細に説明する。
【００２５】
電子検出系１０３は、二次電子検出器２３および反射電子検出器２４で構成され、ブースティング電極１６の上方に設置されている。二次電子検出器２３の出力信号はプリアンプで増幅され、二次電子検出信号変換回路２５によりデジタルデータとなる。同様に、反射電子検出器２４の出力信号はプリアンプで増幅され、反射電子検出信号変換回路２６によりデジタルデータとなる。
【００２６】
これらデジタルデータは画像処理部１０４を構成する画像観察用モニタ２７に取り込まれて電子線画像が表示される。なお、図示はしないが、画像処理部１０４には、さらに画像記憶部、比較演算部、欠陥判定処理部等が構成されている。画像処理部１０４に取り込まれた電子線画像、比較演算部で比較処理された後の差画像などは、画像観察用モニタ２７で任意に選択して表示することができる。また、画像観察用モニタ２７で得られた電子線画像はライブラリ１８に送ることができる。
【００２７】
検査装置各部の動作命令および動作条件は、制御部１０５から入出力される。制御部１０５には、電子線発生時の加速電圧、電子線偏向幅、偏向速度、試料台１１の移動速度、二次電子検出器２３の信号取り込みタイミング等の条件が予め入力されている。また制御部１０５は、試料高さ測定器１３、位置モニタ用測長器２８を介して得られた信号から補正信号を生成し、一次電子線１０が常に正しい位置に照射されるよう対物レンズ電源２９、走査信号発生器３０およびコンデンサレンズ電源３１に補正信号を送る。
【００２８】
なお、図示はしないが、本検査装置には予備排気室として試料交換室、被検査基板搬送手段、真空バルブも具備されており、真空度を落とすことなく被検査基板１５の出し入れを可能にしている。電子光学系１０１の部分は、試料交換室と区別する意味で検査室部分とも称する。さらに本検査装置には位置合わせ用に光学顕微鏡部分が備えてある。またユーザが本検査装置を操作するための操作画面とモニタ画面とを有するターミナル装置が具備されている。
【００２９】
電子銃１から出た一次電子線１０は、所定のエネルギーに加速される。一次電子線１０の加速は電子源に高圧の電位（加速電圧）を印加することでなされる。その後、一次電子線１０はその電位に相当するエネルギーで試料台１１方向へ進み、コンデンサレンズ３で収束され、さらに対物レンズ９により細く絞られて、試料台１１の上に搭載された被検査基板１５に照射される。被検査基板１５への照射エネルギーは、加速電圧、リターディング電圧およびブースティング電圧を調節することにより、最適な値に設定することができる。ブランキング用偏向器４には、走査信号およびブランキング信号を発生する走査信号発生器３０が接続され、コンデンサレンズ３および対物レンズ９には、コンデンサレンズ電源３１および対物レンズ電源２９がそれぞれ接続されている。
【００３０】
一次電子線１０は、固体に入射すると内部に進入しながらそれぞれの深さにおいて殻内電子を励起してエネルギーを失っていく。またそれとともに一次電子線１０が後方に散乱された反射電子が、やはり固体内で電子を励起しながら表面へ向かって進む現象が生じる。これらの複数の過程を経て、殻内電子は固定表面から表面障壁を越えて二次電子または反射電子となって真空中に出る。被検査基板１５に一次電子線１０を照射して発生させた二次電子は、被検査基板１５に印加されたリターディング電圧により、例えば３ｋｅＶ〜１１．７ｋｅＶに加速される。その後、二次電子は対物レンズ９において収束され、ＥＸＢ偏向器８に入射して、所定の方向へ偏向される。ＥＸＢ偏向器８にかける電圧と電界の強度により、偏向量を調節することができる。二次電子は、二次電子検出器２３で検出し、その出力信号はＡＤ変換器によりデジタル信号に変換して、画像処理部１０４へ転送するように構成されている。また被検査基板１５に一次電子線１０を照射して発生させた反射電子は、反射電子検出器２４で検出し、その出力はＡＤ変換器によりデジタル信号に変換して、画像処理部１０４へ転送するように構成されている。
【００３１】
画像形成にはＸ−Ｙステージ１２ａを静止させ一次電子線１０を二次元に走査する方法と、一次電子線１０は一次元のみ走査し走査方向と直交する方向にＸ−Ｙステージ１２ａを連続的に移動する方法のいずれかを選択できる。ある特定の場所のみを検査するときはＸ−Ｙステージ１２ａを連続移動して検査すると効率の良い検査が行える。
【００３２】
被検査基板１５の画像を取得するためには、細く絞った一次電子線１０を被検査基板１５に照射し二次電子および反射電子を発生させ、これらを一次電子線１０の走査およびＸ−Ｙステージ１２ａの移動と同期して検出することで被検査基板１５表面の画像を得る。本発明で述べるような自動検査では検査速度が高いことが必須となる。従って、例えば１００ｎＡの大電流電子線を一回のみの走査により画像を形成する構成とした。一画素の信号取り込みは約１０ｎｓｅｃで行い、順次同一パターン部の画像と画像比較評価を行って被検査基板１５上の欠陥探索を行った。
【００３３】
次に、本実施の形態である被検査基板に照射される電子線の照射エネルギーの設定方法について前記図１および図２〜図６を用いて説明する。図２は画像観察用モニタで表示されるパターンの明暗コントラストを示す画像図、図３は画像の明るさ（階調）と頻度との関係の一例を示すグラフ図、図４はパターン座標に対する画像の明るさ（階調）の一例を示すグラフ図、図５は照射エネルギーとコントラストとの関係の一例を示すグラフ図、図６は照射条件を自動的に設定するフローを示す工程図である。なお、本実施の形態では、照射する一次電子線の照射エネルギーを加速電圧、リターディング電圧およびブースティング電圧で自動的に調整制御し帯電の状態を変えることにより、電子線画像のコントラストを調整した。
【００３４】
まず、良好なコントラストを新たに得るための照射条件を設定する手法について説明する。
【００３５】
電子源から発生する一次電子線１０の加速電圧、一次電子線１０の加速を抑制するリターディング電圧および被検査基板１５から放出される二次電子の引き出しを促すブースティング電圧の組み合わせにより、一次電子線１０の被検査基板１５への照射エネルギーは設定される。従ってこれら電圧を最適な値に設定することにより、一次電子線１０の照射エネルギーを最適な値に調節することができる。
【００３６】
まず、画像観察用モニタ２７において、与えられた一次電子線１０の照射条件によって取得された電子線画像を表示し、明暗コントラストを生じたパターンを確認する（工程Ａ）。図２に、０．３〜２．０ｋＶの照射エネルギーで一次電子線１０を照射した際に、画像観察用モニタ２７に表示されるパターンの明暗コントラストの一例を示す。ここでは低い照射エネルギーにおいて明暗コントラストが強調できる例を示したが、被検査基板１５上のパターンの形成工程、材質、段差、検出したい欠陥の種類などによって照射エネルギーは異なる。
【００３７】
次に、画像観察用モニタ２７からライブラリ１８へ、取得された画像情報が送られる（工程Ｂ）。ライブラリ１８は画像観察用モニタ２７から得られた電子線画像を取り込み、図３に示すように、その電子線画像を画像の明るさ（階調）と頻度との関係をグラフ化し、このグラフに示した処理データから最大値、最小値、平均値およびばらつきσなどを算出する統計処理を行う。また、ライブラリ１８は画像観察用モニタ２７から得られた電子線画像を取り込み、図４に示すように、被検査基板１５のパターン座標に対する画像の明るさ（階調）としてグラフ化し、ピーク値Ｉｍａｘ、ボトム値Ｉｍｉｎなどを波形データとして解析する（工程Ｃ）。ライブラリ１８は、これら図３および図４に示したデータを波形表示する機能を有する。
【００３８】
次に、ライブラリ１８において、前記工程Ｃで得られた情報をもとに、加速電圧、リターディング電圧およびブースティング電圧の組み合わせにより照射エネルギーを決定し、この照射エネルギーとコントラストとの関係を求める。この照射エネルギーとコントラストとの関係から加速電圧、リターディング電圧およびブースティング電圧の最適値を決定する（工程Ｄ）。
【００３９】
図５に、照射エネルギーとコントラストとの関係の一例を示す。ブースティング電圧Ｖｂが０Ｖと−４ｋＶの場合を示す。ここでコントラストＣは、Ｃ＝（｜（パターン部の明るさ−下地部の明るさ）｜／画像の明るさの平均）で表される。図５に示したコントラストから照射エネルギーが決定される。例えば配線上の絶縁膜に形成された孔の内部に導電材料を充填する工程において、配線と導電材料との導通不良を検出する場合には、０．６ｋＶ程度の照射エネルギーが選択される。照射エネルギーが高くなるとコントラストは小さくなり、画像上で孔パターンと周辺とを見分けることが難しくなるためである。
【００４０】
次に、ライブラリ１８に、所望するコントラストが得られる被検査基板１５の品種や工程情報、画像観察用モニタから得られた画像情報、階調値の解析結果、加速電圧、リターディング電圧およびブースティング電圧などの情報がデータベースに書き込まれる（工程Ｅ）。ライブラリ１８は、各種情報を記憶する機能を有しており、これら記憶情報の読み出しおよび書き換えが可能である。
【００４１】
上記（工程Ａ）〜（工程Ｅ）は自動処理されて、被検査基板１５に照射される一次電子線１０の照射エネルギーが決定される。
【００４２】
なお、ライブラリ１８に記憶された各種記憶情報は種々活用することができる。例えば基板上に酸化膜を堆積した半導体装置の検査において、基板と酸化膜表面との間の帯電電圧差から生じる半導体装置の絶縁破壊による試料破壊の防止策として、印加可能な電圧の規格値を設け、規格を外れた場合には規格値を警告として提示する機能を検査装置に搭載してもよい。またその上限値を設定できないように可変電圧のパラメータにリミットをかける機能を付与することもできる。
【００４３】
これまで、新たに照射条件を設定する手法について述べてきたが、次に予め照射条件が設定された場合の検査の手順について説明する。
【００４４】
検査工程に検査対象の被検査基板１５が到来した場合には、上記（工程Ａ）〜（工程Ｅ）で得られた各種記憶情報を検索キーワードとして保有している類似情報に対する加速電圧、リターディング電圧およびブースティング電圧を自動的に読み出して、最適なこれら電圧を提供する。ライブラリ１８から出力されるリターディング電圧はＶｒ指令制御回路１９を通してリターディング電圧電源１４に伝えられ、ブースティング電圧はＶｂ指令制御回路２１を通してブースティング電圧電源１７に伝えられて、一次電子線１０の照射条件が決まる。
【００４５】
図６に、自動的に高コントラストが得られる照射条件の設定フローを示す。各ウエハＡ，Ｂ，Ｃに対して、それぞれゲート、ローカルインタコネクト、コンタクトプラグ、ビアプラグ、メタル配線の検査工程を設ける。例えばウエハＢがビアプラグの検査工程に仕掛かると、ライブラリ１８から予め保有されていたビアプラグの各種記憶情報が検出される。この各種記憶情報は、例えばウエハＢよりも先行するウエハＡがビアプラグの検査工程に仕掛かった際に、前記（工程Ａ）〜（工程Ｅ）により得られて、データベースに記憶された情報である。次いでライブラリ１８から提出された最適な照射条件、例えば加速電圧、リターディング電圧およびブースティング電圧を自動設定して、一次電子線１０が被検査基板１５に照射される。なお、新しい品種としてウエハＡの検査する場合においては、類似情報を有するデータベースを検索して、条件を自動的に読み出すこともできる。
【００４６】
このように、本実施の形態では、まず、被検査基板１５に関して、その回路パターンの画像記憶を行い、記憶した画像に基づいて回路パターンの座標に対しての画像階調値を波形処理し、回路パターンのコントラストを取得し、一次電子線１０の照射条件（加速電圧、リターディング電圧、ブースティング電圧）を自動的に調節して、最適なコントラストが得られる照射条件を自動設定する。設定後はその被検査基板１５の品種、工程といったプロセス情報を検査装置内のライブラリ１８に照射条件とともに保存し、次回類似品種および工程が検査対象となった場合は、情報が保存されたライブラリ１８から照射条件を自動的に出力して検査する。
【００４７】
これにより、良好なコントラスト画像が得られるため、検査装置の操作に対して専門性を必要としなくなる。また複数の操作者により条件設定された場合に発生する同一の検査対象物に対する検査感度のばらつきが本発明による自動設定により無くすことができ、高水準で均一な条件設定と維持・管理ができる。
【００４８】
次に、予め照射条件が設定された場合において、上記検査装置を用いて回路パターンが形成された被検査基板を検査する手順について以下に述べる。図７に検査のフローを示す。なお、検査装置の構成については前記図１を参照されたい。
【００４９】
まず、被検査基板１５が入ったウエハカセットをローダにセットする（工程１０１）。操作画面より被検査基板１５を選択し、また予めライブラリ１８に登録された検査条件ファイルを指定し（工程１０２）、検査をスタートする（工程１０３）。被検査基板１５はウエハ搬送手段により試料交換室にロードされる。そこでこの被検査基板１５は試料台１１に搭載、保持固定された後に真空排気され、試料交換室がある程度の真空度に達したら検査のための検査室に移載される。
【００５０】
検査室では、Ｘ−Ｙステージ１２ａ上に試料ホルダごと載せられ、保持固定される。試料ホルダには一次電子線１０の照射条件である焦点や非点を調整するための校正用試料が搭載されている。被検査基板１５が検査室にロードされたら、予め記録された位置座標に基づき、校正用試料が電子光学系１０１の下に配置されるようＸ−Ｙステージ１２ａが移動する。そして校正用試料の電子線画像を取得し、手動または自動で焦点および非点の調整を実施する（工程１０４）。この時、すでに入力・設定された検査条件ファイルの内容に基づき一次電子線１０の照射エネルギー、一次電子線１０のビーム電流、画素サイズ、検出系のゲインおよび明るさ調整用パラメータ、画像処理におけるフィルタおよび欠陥判定のためのしきい値等が設定され、これらのパラメータが入力された後に各種画像を取得表示する。
【００５１】
次に、被検査基板１５のアライメントが完了したら（工程１０５）、被検査基板１５の電子線画像を取得し（工程１０６）、検査を実行する（工程１０７）。検査領域は、上記検査条件ファイルにおいて予め指定されている。検査時には、Ｘ−Ｙステージ１２ａを連続的に移動しながら一次電子線１０を被検査基板１５の所定の領域に照射し、電子線画像を逐次形成しながら画像信号を記憶部に記憶された信号と比較しながら、第２の記憶部に逐次画像を記憶する。欠陥判定部で欠陥と判定された箇所は、欠陥箇所の座標、信号値および欠陥のサイズ等が自動的に記憶され、操作画面内のウエハマップ上の相当する箇所に欠陥ありのマークが表示される（工程１０８）。検査終了後に欠陥箇所の画像を確認し、必要な画像保存や欠陥の分類等を実施したら、検査を終了しウエハをアンロードする（工程１０９）。
【００５２】
次に、半導体装置の製造過程における検査工程に上記検査装置を適用した半導体装置の製造方法を図８〜図１８に示す半導体基板の要部断面図を用いて説明する。ここではＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスおよび抵抗素子を有する半導体装置の製造方法を例示する。
【００５３】
まず、図８に示すように、例えばｐ型の単結晶シリコンからなる半導体基板５１を用意し、半導体基板５１の主面に絶縁膜からなる素子分離領域５２を形成し、続いてｐ型不純物、例えばボロンを導入してなるｐウェル５３、ｎ型不純物、例えばリンを導入してなるｎウェル５４を形成する。次いで半導体基板５１の表面に清浄なゲート絶縁膜５５を形成した後、ゲート絶縁膜５５上に多結晶シリコン膜を形成し、これをエッチングすることによりゲート電極５６を形成する。
【００５４】
ここで、前記図１に示した検査装置を用いて、例えばゲート電極５６の形状欠陥を検査する。電子線の照射エネルギーは低くても高くてもコントラストを得ることができるので、例えば照射エネルギーは０．８〜１．５ｋＶに設定される。この照射エネルギーを得るために自動的に加速電圧、リターディング電圧およびブースティング電圧が設定される（検査工程１）。
【００５５】
次に、図９に示すように、ｐウェル５３上のゲート電極５６の両側の半導体基板５１にｎ型不純物、例えばリンまたはヒ素をイオン注入してｎ型半導体領域５７を形成する。またｎウェル５４上のゲート電極５６の両側の半導体基板５１にｐ型不純物、例えばボロンをイオン注入してｐ型半導体領域５８を形成する。
【００５６】
次に、サイドウォール５９をゲート電極５６の側壁に形成する。サイドウォール５９は、例えば半導体基板５１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で窒化シリコン膜を堆積した後、この窒化シリコン膜を異方的にエッチングすることにより形成する。次いでゲート電極５６およびサイドウォール５９をマスクに、ｐウェル５３にはｎ型不純物、例えばリンまたはヒ素をイオン注入することによってｎ＋型半導体領域６０を形成し、ｎウェル５４にはｐ型不純物、例えばボロンをイオン注入することによってｐ＋型半導体領域６１を形成する。ここまでの工程で、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のソース・ドレインを備えたｎチャネルＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）およびｐチャネルＭＩＳＦＥＴが形成される。
【００５７】
次に、広い素子分離領域５２上に抵抗素子を形成する。この抵抗素子は素子分離領域５２上の導体膜Ｒ、導体膜Ｒを覆う絶縁膜６２および絶縁膜６２上の引き出し電極６３からなり、次のごとく形成する。例えば半導体基板５１の全面に不純物の導入量の少ない多結晶シリコン等の導体膜を堆積し、これをパターニングすることにより導体膜Ｒを形成する。この導体膜Ｒには、多結晶シリコン等の半導体膜の他、タングステン等の金属膜を用いることもできる。
【００５８】
さらに、上記絶縁膜６２の一部をエッチングすることにより接続孔６４を形成し、この接続孔６４内を含む絶縁膜６２上に多結晶シリコン膜をＣＶＤ法により堆積した後、接続孔６４上部に残存するようパターニングすることにより引き出し電極６３を形成する。
【００５９】
次に、半導体基板５１の全面にチタン等の高融点金属膜（図示せず）を形成する。かかる膜には、チタンの他、タングステン、コバルト等の金属を用いることもできる。次いで半導体基板５１にＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法を用いた熱処理を施すことにより、高融点金属膜とゲート電極５６、引き出し電極６３および半導体基板５１との接触部に、シリサイド層６５を形成する。その後、未反応の高融点金属膜を除去する。これらシリサイド層６５を形成することにより、シリサイド層６５と、後述するその上部に形成されるプラグ等との接触抵抗を低減することができ、またゲート電極５６やｎ＋型半導体領域６０またはｐ＋型半導体領域６１自身のシート抵抗を低減することができる。
【００６０】
次に、ＣＶＤ法により酸化シリコン膜を堆積することにより、層間絶縁膜６６を形成する。この層間絶縁膜６６として、ＰＳＧ（Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜またはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を使用してもよい。また、この層間絶縁膜６６の表面をＣＭＰ法により平坦化してもよい。次に、ｎ＋型半導体領域６０またはｐ＋型半導体領域６１上および抵抗素子を構成するシリサイド層６５上の層間絶縁膜６６をエッチングにより除去することにより接続孔６７を形成する。
【００６１】
ここで、前記図１に示した検査装置を用いて、例えば接続孔６７の開孔不良を検査する。接続孔６７の孔底部まで電子線を到達させて二次電子を得るために、照射エネルギーは１．５〜３ｋＶ程度に設定される。この照射エネルギーを得るために、加速電圧、リターディング電圧およびブースティング電圧が自動的に設定される（検査工程２）。
【００６２】
次に、図１０に示すように、接続孔６７内を含む層間絶縁膜６６上に、ＣＶＤ法により窒化チタン膜を形成した後、ＣＶＤ法によりタングステン膜を形成する。次いで接続孔６７以外の窒化チタン膜およびタングステン膜をＣＭＰ法により除去し、コンタクトプラグ６８を形成する。なお、前記窒化チタン膜は、スパッタ法により形成してもよい。また、この窒化チタン膜は、チタンと窒化チタンとの積層膜とすることもできる。
【００６３】
ここで、前記図１に示した検査装置を用いて、コンタクトプラグ６８と下層の導電材料とが導通しているかどうかを検査する。この場合には、コントラストを強調できる低照射エネルギーが望ましく、照射エネルギーは１ｋＶ以下に設定される。この照射エネルギーを得るために、加速電圧、リターディング電圧およびブースティング電圧が自動的に設定される（検査工程３）。
【００６４】
次に、ダマシン法により第１配線層を形成する。この第１配線層は、例えば以下のように形成する。まず、図１１に示すように、層間絶縁膜６６およびコンタクトプラグ６８上に、絶縁膜６９ａ，６９ｂをＣＶＤ法で形成する。絶縁膜６９ａは、例えば窒化シリコン膜、絶縁膜６９ｂは、例えばＴＥＯＳ（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ ： Ｓｉ（ＯＣ２Ｈ５））とオゾンとをソースガスに用いたプラズマＣＶＤ法で堆積されたＴＥＯＳ酸化膜とすることができる。次いで第１配線層形成予定領域上の絶縁膜６９ａ，６９ｂをエッチングすることにより配線溝７０を形成する。
【００６５】
ここでは、前記検査工程２と同様にして、例えば配線溝７０の開孔不良を検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００６６】
次に、配線溝７０内を含む絶縁膜６９上に窒化チタンからなるバリア層７１ａをスパッタ法またはＣＶＤ法により堆積する。なおバリア層７１ａは、窒化チタンのみならず、タンタル、窒化タンタル、タングステンまたは窒化タングステン等の単層膜を用いることもできる。また、チタン上に窒化チタンを形成し、さらにチタンを形成した３層の積層膜（チタン／窒化チタン／チタン）の他、チタン／窒化チタン、タンタル／窒化タンタル／タンタル、タンタル／窒化タンタル等の積層膜を用いることもできる。
【００６７】
ここで、前記図１に示した検査装置を用いて、例えばコンタクトプラグ６８とバリア層７１ａとの導通不良を検査する。この場合は、コントラストを強調できる低照射エネルギー、例えば１ｋＶ以下の照射エネルギーを設定される。この照射エネルギーを得るために自動的に加速電圧、リターディング電圧およびブースティング電圧が設定される（検査工程４）。
【００６８】
次に、図１２に示すように、バリア層７１ａ上にタングステン膜７１ｂをＣＶＤ法またスパッタ法により形成し、続いて配線溝７０外部のタングステン膜７１ｂおよびバリア層７１ａをＣＭＰ法により除去して第１配線層の配線７１を形成する。
【００６９】
ここでは、前記検査工程３と同様にして、例えば配線７１とコンタクトプラグ６８とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７０】
次に、図１３に示すように、絶縁膜６９ｂおよび配線７１（タングステン膜７１ｂ）上に絶縁膜７２を形成する。絶縁膜７２は、例えばＴＥＯＳ酸化膜、または低誘電率膜であり、これらの単層膜または重ね膜によって構成することができる。次いで配線７１のコンタクト領域上の絶縁膜７２をエッチングにより除去することにより接続孔７３を形成する。
【００７１】
ここでは、前記検査工程２と同様にして、例えば接続孔７３の開孔不良を検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７２】
次に、図１４に示すように、接続孔７３内にビアプラグ７４を形成する。このビアプラグ７４の形成前に、良好なコンタクト特性を得るため、接続孔７３の底面をエッチングする。ビアプラグ７４は次のように形成する。まず、接続孔７３内を含む絶縁膜７２上に、ＣＶＤ法またはスパッタ法により窒化チタン膜７４ａを形成する。
【００７３】
ここでは、前記検査工程４と同様にして、例えば窒化チタン膜７４ａと下層の配線７１とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７４】
次に、窒化チタン膜７４ａ上にＣＶＤ法によりタングステン膜７４ｂを形成する。次いで接続孔７３外部の窒化チタン膜７４ａおよびタングステン膜７４ｂをＣＭＰ法により除去し、ビアプラグ７４を形成する。なお、窒化チタン膜７４ａ上に銅膜をスパッタ法またはメッキ法により形成し、銅プラグとしても良い。この場合、窒化チタン膜７４ａに代えて、例えばタンタル、窒化タンタル、タングステンまたは窒化タングステン等の単層膜や、チタン上に窒化チタンを形成し、さらにチタンを形成した３層の積層膜（チタン／窒化チタン／チタン）の他、チタン／窒化チタン、タンタル／窒化タンタル／タンタル、タンタル／窒化タンタル等の積層膜を用いても良い。
【００７５】
ここでは、前記検査工程３と同様にして、例えばビアプラグ７４と下層の配線７１とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７６】
次に、図１５に示すように、第１配線層の配線７１の場合と同様に、第２配線層を形成する。まず、絶縁膜７５ａ，７５ｂをＣＶＤ法により形成する。絶縁膜７５ａは、例えば窒化シリコン膜、絶縁膜７５ｂは、例えばＴＥＯＳ酸化膜とすることができる。次いで配線溝７０の場合と同様に、第２配線層形成予定領域上の絶縁膜７５をエッチングすることにより配線溝７６を形成する。
【００７７】
ここでは、前記検査工程２と同様にして、例えば配線溝７６の開孔不良を検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００７８】
次に、配線溝７６内を含む絶縁膜７５ｂ上に窒化チタンからなるバリア層７７ａをスパッタ法またはＣＶＤ法により堆積する。
【００７９】
ここでは、前記検査工程４と同様にして、例えばバリア層７７ａとビアプラグ７４とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８０】
次に、バリア層７７ａ上に銅膜７７ｂをスパッタ法およびメッキ法により形成する。まず、スパッタ法により銅膜７７ｂを堆積し、次いで電解メッキ法により堆積する。電解メッキ法では、例えば硫酸銅ベースのメッキ液中に半導体基板５１の表面を浸漬し、半導体基板５１に負の電圧を印加することで、銅膜７７ｂを配線溝７６に埋め込む。次いで配線溝７６外部の銅膜７７ｂおよびバリア層７７ａをＣＭＰ法により除去して第２配線層の配線７７を形成する。
【００８１】
ここでは、前記検査工程３と同様にして、例えば配線７７とビアプラグ７４とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８２】
次に、図１６に示すように、絶縁膜７５ｂおよび配線７７（銅膜７７ｂ）上に、絶縁膜７８を形成する。絶縁膜７８は、絶縁膜７２と同様に形成する。次いでビアプラグ７４と同様に、配線７７のコンタクト領域上の絶縁膜７８をエッチングにより除去することにより接続孔７９を形成する。
【００８３】
ここでは、前記検査工程２と同様にして、例えば接続孔７９の開孔不良を検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８４】
次に、ビアプラグ７４と同様に、接続孔７９内を含む絶縁膜７８上に、スパッタ法またはＣＶＤ法により窒化チタン膜８０ａを形成する。
【００８５】
ここでは、前記検査工程４と同様にして、例えば窒化チタン膜８０ａと配線７７とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８６】
次に、窒化チタン膜８０ａ上にＣＶＤ法によりタングステン膜８０ｂを形成する。次いで接続孔７９以外の窒化チタン膜８０ａおよびタングステン膜８０ｂをＣＭＰ法により除去し、ビアプラグ８０を形成する。なお、ビアプラグ８０も銅プラグとしても良い。
【００８７】
ここでは、前記検査工程３と同様にして、例えばビアプラグ８０と配線７７とが導通しているかどうかを検査するために、照射エネルギーが１．５〜３ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００８８】
次に、図１７に示すように、絶縁膜７８およびビアプラグ８０上にチタン膜または窒化チタン膜、アルミニウム膜および窒化チタン膜を順次堆積し、これら積層膜を所望の形状にパターニングすることによりビアプラグ８０上まで延在する第３配線層の配線８１を形成する。
【００８９】
ここでは、前記検査工程１と同様にして、例えば配線８１の形状欠陥を検査するため、照射エネルギーが０．８〜１．５ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００９０】
次に、図１８に示すように、絶縁膜７８および配線８１上に酸化シリコン膜８２をＣＶＤ法により堆積した後、この酸化シリコン膜８２上にＳＯＧ膜８３を形成する。さらに、配線８１のコンタクト領域上のＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜８３および酸化シリコン膜８２をエッチングにより除去する。続いて、配線８１のコンタクト領域およびＳＯＧ膜８３上に、スパッタ法によりアルミニウム膜を堆積し、所望の形状にパターニングすることによって、第４配線層の配線８４を形成する。
【００９１】
ここでは、前記検査工程１と同様にして、例えば配線８４の形状欠陥を検査するため、照射エネルギーが０．８〜１．５ｋＶ程度となるように加速電圧、リターディング電圧およびブースティング電圧が自動設定される。
【００９２】
次いで、配線８４上に窒化シリコン膜８５を形成し、窒化シリコン膜８５上に酸化シリコン膜８６を形成する。これら窒化シリコン膜８５および酸化シリコン膜８６は、外部からの水分や不純物の浸入防止や、α線の透過の抑制を行うパッシベーション膜として機能する。
【００９３】
次に、酸化シリコン膜８６および窒化シリコン膜８５をエッチングにより除去することにより配線８４の一部（ボンディングパッド部）を露出させる。続いて、露出した配線８４上に金膜およびニッケル膜等の積層膜からなるバンプ下地電極８７を形成し、バンプ下地電極８７上に金または半田等からなるバンプ電極８８を形成する。このバンプ電極８８は外部接続用電極となる。この後、パッケージ基板等に実装され半導体装置が完成するが、それらの説明は省略する。
【００９４】
なお、本実施の形態では、導電膜の加工工程（検査工程１）、接続孔の形成工程（検査工程２）、接続孔または配線溝内部への導電膜の埋め込み工程（検査工程３）、導電膜の成膜工程（検査工程４）、に適用した場合について説明したが、その他の工程、例えばフォトレジストパターン形成工程の検査にも適用することができる。
【００９５】
このように、本実施の形態によれば、被検査基板１５に一次電子線１０を照射して得られた電子線画像の明暗コントラストをライブラリ１８で波形解析処理することで、自動的に高コントラストが得られる照射条件を設定することができる。これにより、検査装置の操作に対して専門性を必要としなくなり、また検査感度のばらつきを抑えることができるので、高感度な検査を行うことができる。さらに多くの時間を消費していた照射条件の設定にかかる時間を大幅に短縮することができ、半導体装置の製品検査における短ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ ｔｉｍｅ）化を図ることができる。また最適の照射条件を設定できることで、半導体装置の欠陥、異物、残渣などの製品不良の要因に対する検出見逃しを低減することができ、半導体製品の歩留まり向上に寄与することができる。
【００９６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９７】
例えば、本実施の形態では、半導体装置の検査工程に適用した場合について説明したが、走査型電子顕微鏡を用いた検査・分析機器、あるいは電子線によって二次電子線画像が形成可能で、鮮明なコントラストを要求するいかなる装置にも適用することができる。
【００９８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００９９】
被検査基板に電子線を照射して得られた電子線画像の明暗コントラストをライブラリで波形解析処理することで、自動的に高コントラストが得られる照射条件を設定することができる。これにより、検査装置の操作に対して専門性を必要としなくなり、また検査感度のばらつきを抑えることができるので、高感度な検査を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である回路パターン検査装置の構成図である。
【図２】本発明の一実施の形態である画像観察用モニタで表示されるパターンの明暗コントラストを示す画像図である。
【図３】本発明の一実施の形態である画像の明るさ（階調）と頻度との関係の一例を示すグラフ図である。
【図４】本発明の一実施の形態であるパターン座標に対する画像の明るさ（階調）の一例を示すグラフ図である。
【図５】本発明の一実施の形態である照射エネルギーとコントラストとの関係の一例を示すグラフ図である。
【図６】本発明の一実施の形態である照射条件を自動的に設定するフローを示す工程図である。
【図７】本発明の一実施の形態である被検査基板を検査する手順を示す検査のフローである。
【図８】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図９】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１３】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１４】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１５】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１６】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１７】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１８】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【符号の説明】
１ 電子銃
２ 引き出し電極
２ａ 電子線引き出し電極
２ｂ アノード電極
３ コンデンサレンズ
４ ブランキング用偏向器
５ 走査偏向器
６ 絞り
７ 反射板
８ ＥＸＢ偏向器
９ 対物レンズ
１０ 一次電子線
１１ 試料台
１２ａ Ｘ−Ｙステージ
１２ｂ 回転ステージ
１３ 試料高さ測定器
１３ａ 試料高さ検出器
１４ リターディング電圧電源
１５ 被検査基板
１６ ブースティング電極
１７ ブースティング電圧電源
１８ ライブラリ
１９ Ｖｒ指令制御回路
２０ Ｖｒ数値モニタ
２１ Ｖｂ指令制御回路
２２ Ｖｂ数値モニタ
２３ 二次電子検出器
２４ 反射電子検出器
２５ 二次電子検出信号変換回路
２６ 反射電子検出信号変換回路
２７ 画像観察用モニタ
２８ 位置モニタ用測長器
２９ 対物レンズ電源
３０ 走査信号発生器
３１ コンデンサレンズ電源
５１ 半導体基板
５２ 素子分離領域
５３ ｐウェル
５４ ｎウェル
５５ ゲート絶縁膜
５６ ゲート電極
５７ ｎ型半導体領域
５８ ｐ型半導体領域
５９ サイドウォール
６０ ｎ＋型半導体領域
６１ ｐ＋型半導体領域
６２ 絶縁膜
６３ 引き出し電極
６４ 接続孔
６５ シリサイド層
６６ 層間絶縁膜
６７ 接続孔
６８ コンタクトプラグ
６９ａ 絶縁膜
６９ｂ 絶縁膜
７０ 配線溝
７１ 配線
７１ａ バリア層
７１ｂ タングステン膜
７２ 絶縁膜
７３ 接続孔
７４ ビアプラグ
７４ａ 窒化チタン膜
７４ｂ タングステン膜
７５ａ 絶縁膜
７５ｂ 絶縁膜
７６ 配線溝
７７ 配線
７７ａ バリア層
７７ｂ 銅膜
７８ 絶縁膜
７９ 接続孔
８０ ビアプラグ
８０ａ 窒化チタン膜
８０ｂ タングステン膜
８１ 配線
８２ 酸化シリコン膜
８３ ＳＯＧ膜
８４ 配線
８５ 窒化シリコン膜
８６ 酸化シリコン膜
８７ バンプ下地電極
８８ バンプ電極
１０１ 電子光学系
１０２ 試料室
１０３ 電子検出系
１０４ 画像処理部
１０５ 制御部
Ｒ 導体膜
Claims (12)
- 回路パターンが形成された被検査基板に電子線を照射する工程と、前記被検査基板にリターディング電圧を印加し、前記被検査基板の上方に設置されたブースティング電極にブースティング電圧を印加する工程と、前記電子線の照射により前記被検査基板の表面から二次的に発生した信号を検出する工程と、検出された信号から前記被検査基板の表面の電子線画像を形成する工程と、前記電子線画像を記憶する工程と、記憶した画像より欠陥、異物または残渣を検出する工程とを有する検査方法であって、
前記電子線の照射条件を自動的に変化させて各々の照射条件における電子線画像のコントラストを取得し、所望するコントラストが得られる照射条件を自動的に決定することを特徴とする回路パターンの検査方法。 - 請求項１記載の回路パターンの検査方法において、前記電子線の照射条件を自動的に変化させて得られた各々の照射条件における電子線画像をライブラリに取り込み、前記ライブラリにおいて各々の照射条件における前記電子線画像の階調値を処理することにより、各々の照射条件における電子線画像のコントラストを取得し、所望するコントラストが得られる照射条件を自動的に決定することを特徴とする回路パターンの検査方法。
- 請求項２記載の回路パターンの検査方法において、前記ライブラリは、所望するコントラストが得られる照射条件、その照射条件でのコントラスト、前記被検査基板の品種、前記被検査基板の工程情報を記憶する機能を有し、これら記憶情報は読み出しおよび書き換えができることを特徴とする回路パターンの検査方法。
- 請求項２記載の回路パターンの検査方法において、前記ライブラリは、指令制御回路を通して前記電子線の照射条件を変化させることを特徴とする回路パターンの検査方法。
- 請求項２記載の回路パターンの検査方法において、前記ライブラリに記憶された所望するコントラストが得られる照射条件が規格を外れた場合には、規格値を警告として指示することを特徴とする回路パターンの検査方法。
- 請求項１記載の回路パターンの検査方法において、前記照射条件は、前記電子線の加速電圧、前記リターディング電圧または前記ブースティング電圧であることを特徴とする回路パターンの検査方法。
- 請求項１記載の回路パターンの検査方法において、前記ブースティング電極の後段に電極を設置し、前記電極に電圧を印加することにより、前記被検査基板の表面から二次的に発生した二次電子または反射電子を取り込む、あるいは除外することを特徴とする回路パターンの検査方法。
- 回路パターンが形成された被検査基板に電子線を照射する工程と、前記被検査基板にリターディング電圧を印加し、前記被検査基板の上方に設置されたブースティング電極にブースティング電圧を印加する工程と、前記電子線の照射により前記被検査基板の表面から二次的に発生した信号を検出する工程と、検出された信号から前記被検査基板の表面の電子線画像を形成する工程と、前記電子線画像を記憶する工程と、記憶した画像より欠陥、異物または残渣を検出する工程とを有する検査方法であって、
前記電子線の照射条件を自動的に変化させて各々の照射条件における電子線画像のコントラストを取得し、所望するコントラストが得られる照射条件が自動的に決定され、
所望するコントラストが得られる照射条件、その照射条件でのコントラスト、前記被検査基板の品種、前記被検査基板の工程情報をライブラリに書き込み、記憶させ、次回他の被検査基板に前記電子線を照射する場合は、前記ライブラリに書き込まれた記憶情報のうち類似した記憶情報を自動的に読み出すことを特徴とする回路パターンの検査方法。 - 請求項８記載の回路パターンの検査方法において、前記ライブラリから自動的に読み出された前記記憶情報に従って、前記ライブラリは、指令制御回路を通して前記電子線の照射条件を変化させることを特徴とする回路パターンの検査方法。
- 請求項８記載の回路パターンの検査方法において、前記照射条件は前記電子線の加速電圧、前記リターディング電圧または前記ブースティング電圧であることを特徴とする回路パターンの検査方法。
- 被検査基板に形成された回路パターンの欠陥、異物または残渣の検査工程を有する半導体装置の製造方法であって、
前記検査工程は、前記被検査基板に電子線を照射する工程と、前記被検査基板にリターディング電圧を印加し、前記被検査基板の上方に設置されたブースティング電極にブースティング電圧を印加する工程と、前記電子線の照射により前記被検査基板の表面から二次的に発生した信号を検出する工程と、検出された信号から前記被検査基板の表面の電子線画像を形成する工程と、前記電子線画像を記憶する工程と、記憶した画像より欠陥、異物または残渣を検出する工程とを有し、
前記電子線の照射条件を自動的に変化させて各々の照射条件における電子線画像のコントラストを取得し、所望するコントラストが得られる照射条件が自動的に決定されることを特徴とする半導体装置の製造方法。 - 被検査基板に形成された回路パターンの欠陥、異物または残渣の検査工程を有する半導体装置の製造方法であって、
前記検査工程は、前記被検査基板に電子線を照射する工程と、前記被検査基板にリターディング電圧を印加し、前記被検査基板の上方に設置されたブースティング電極にブースティング電圧を印加する工程と、前記電子線の照射により前記被検査基板の表面から二次的に発生した信号を検出する工程と、検出された信号から前記被検査基板の表面の電子線画像を形成する工程と、前記電子線画像を記憶する工程と、記憶した画像より欠陥、異物または残渣を検出する工程とを有し、
前記電子線の照射条件を自動的に変化させて各々の照射条件における電子線画像のコントラストを取得し、所望するコントラストが得られる照射条件が自動的に決定され、
所望するコントラストが得られる照射条件、その照射条件でのコントラスト、前記被検査基板の品種、前記被検査基板の工程情報をライブラリに書き込み、記憶させ、次回他の被検査基板に前記電子線を照射する場合は、前記ライブラリに書き込まれた記憶情報のうち類似した記憶情報を自動的に読み出すことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032217A JP2004239877A (ja) | 2003-02-10 | 2003-02-10 | 回路パターンの検査方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032217A JP2004239877A (ja) | 2003-02-10 | 2003-02-10 | 回路パターンの検査方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004239877A true JP2004239877A (ja) | 2004-08-26 |
Family
ID=32958530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003032217A Pending JP2004239877A (ja) | 2003-02-10 | 2003-02-10 | 回路パターンの検査方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004239877A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006208367A (ja) * | 2004-12-27 | 2006-08-10 | Hitachi High-Technologies Corp | パターン検査方法および検査装置 |
| JP2010184290A (ja) * | 2009-02-13 | 2010-08-26 | Hitachi High-Technologies Corp | 基板アライメント方法、基板アライメント装置、レーザ加工裝置及びソーラパネル製造方法 |
| KR101112696B1 (ko) | 2009-06-26 | 2012-02-17 | 니혼덴산리드가부시키가이샤 | 기판검사방법 |
| WO2014021019A1 (ja) * | 2012-08-03 | 2014-02-06 | 株式会社 日立ハイテクノロジーズ | 荷電粒子線装置 |
| WO2014076831A1 (ja) * | 2012-11-19 | 2014-05-22 | 株式会社日立製作所 | 半導体検査装置、及び荷電粒子線を用いた検査方法 |
| JP2015015201A (ja) * | 2013-07-08 | 2015-01-22 | 株式会社日立ハイテクノロジーズ | 荷電粒子線装置および画像取得方法 |
-
2003
- 2003-02-10 JP JP2003032217A patent/JP2004239877A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006208367A (ja) * | 2004-12-27 | 2006-08-10 | Hitachi High-Technologies Corp | パターン検査方法および検査装置 |
| JP2010184290A (ja) * | 2009-02-13 | 2010-08-26 | Hitachi High-Technologies Corp | 基板アライメント方法、基板アライメント装置、レーザ加工裝置及びソーラパネル製造方法 |
| KR101112696B1 (ko) | 2009-06-26 | 2012-02-17 | 니혼덴산리드가부시키가이샤 | 기판검사방법 |
| WO2014021019A1 (ja) * | 2012-08-03 | 2014-02-06 | 株式会社 日立ハイテクノロジーズ | 荷電粒子線装置 |
| US9177757B2 (en) | 2012-08-03 | 2015-11-03 | Hitachi High-Technologies Corporation | Charged particle beam apparatus |
| WO2014076831A1 (ja) * | 2012-11-19 | 2014-05-22 | 株式会社日立製作所 | 半導体検査装置、及び荷電粒子線を用いた検査方法 |
| JP6033325B2 (ja) * | 2012-11-19 | 2016-11-30 | 株式会社日立製作所 | 半導体検査装置、及び荷電粒子線を用いた検査方法 |
| JP2015015201A (ja) * | 2013-07-08 | 2015-01-22 | 株式会社日立ハイテクノロジーズ | 荷電粒子線装置および画像取得方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6700122B2 (en) | Wafer inspection system and wafer inspection process using charged particle beam | |
| US6583634B1 (en) | Method of inspecting circuit pattern and inspecting instrument | |
| JP4528014B2 (ja) | 試料検査方法 | |
| US8124933B2 (en) | Mapping-projection-type electron beam apparatus for inspecting sample by using electrons emitted from the sample | |
| US20060022295A1 (en) | Evaluation method and manufacturing method of semiconductor device | |
| US7439084B2 (en) | Predictions of leakage modes in integrated circuits | |
| JP4601295B2 (ja) | コンタクト開口の製造を監視して検査する方法 | |
| JP2003100823A (ja) | 荷電粒子ビームを用いた検査方法およびそれを用いた検査装置 | |
| KR20000053398A (ko) | 미세구조 결함 검출방법 및 장치 | |
| WO2021068219A1 (en) | Method for detecting defects in deep features with laser enhanced electron tunneling effect | |
| US11651935B2 (en) | Time-dependent defect inspection apparatus | |
| TW201929110A (zh) | 檢查方法 | |
| JP4695909B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6859060B2 (en) | Inspection method of semiconductor device and inspection system | |
| JP2004239877A (ja) | 回路パターンの検査方法および半導体装置の製造方法 | |
| US6727501B1 (en) | Method for detecting over-etch defects | |
| US20070196935A1 (en) | Prediction of ESL/ILD remaining thickness | |
| JP2008034475A (ja) | 半導体装置の製造方法 | |
| JP2004157135A (ja) | 回路パターンの検査方法及び検査装置 | |
| US20230028799A1 (en) | Beam current adjustment for charged-particle inspection system | |
| KR100301040B1 (ko) | 반도체기판상에존재하는얕은핏트의인라인모니터링방법 | |
| JP3869840B2 (ja) | 検査装置 | |
| CN114577151A (zh) | 厚度测量方法及装置 | |
| WO2023241870A1 (en) | Systems and methods of defect detection by voltage contrast imaging | |
| JP2004177644A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |