TW201929110A - 檢查方法 - Google Patents

檢查方法 Download PDF

Info

Publication number
TW201929110A
TW201929110A TW107124954A TW107124954A TW201929110A TW 201929110 A TW201929110 A TW 201929110A TW 107124954 A TW107124954 A TW 107124954A TW 107124954 A TW107124954 A TW 107124954A TW 201929110 A TW201929110 A TW 201929110A
Authority
TW
Taiwan
Prior art keywords
test structure
test
image
semiconductor wafer
feature
Prior art date
Application number
TW107124954A
Other languages
English (en)
Inventor
方上維
王敬森
張元耀
林偉睿
謝定華
李沛軒
黃郁琁
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201929110A publication Critical patent/TW201929110A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/93—Detection standards; Calibrating baseline adjustment, drift correction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8883—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges involving the calculation of gauges, generating models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本揭露部分實施例提供一種當道製程檢查方法。上述檢查方法包括沿著二個相反方向，形成複數個測試結構在一半導體晶圓上。每一測試結構包括一目標特徵以及形成在目標特徵上方的一樣本特徵。沿著上述二個相反方向，測試結構內的目標特徵與樣本特徵間的偏移距離逐漸增加。上述檢查方法也包括藉由施加一電子束在測試結構上，以產生測試結構的一影像。上述檢查方法更包括對影像執行一影像分析，以識別一現在中央位置，現在中央位置呈現有一最小的灰階值或具有一最大的灰階值。並且，上述檢查方法包括根據現在中央位置計算一重疊誤差。

Description

檢查方法
本發明實施例關於一種半導體生產方法，特別係有關於一種利用形成在半導體晶圓上的測試結構對製程結果進行檢查的檢查方法及晶圓檢查裝置。
半導體積體電路工業已歷經蓬勃發展的階段。積體電路材料及設計在技術上的進步使得每一代生產的積體電路變得比先前生產的積體電路更小且其電路也變得更複雜。在積體電路發展的進程中，功能性密度(例如：每一個晶片區域中內連接裝置的數目)已經普遍增加，而幾何尺寸(例如：製程中所能創造出最小的元件(或線路))則是普遍下降。這種微縮化的過程通常可藉由增加生產效率及降低相關支出提供許多利益。
隨著積體電路技術不斷朝微型化方向發展，積體電路設計變得更具挑戰性。例如，積體電路裝置包括一系列圖案化層和未圖案化的層體，這些層體組合形成一個或多個積體電路特徵。各層之間的錯位可能導致性能問題，甚至可能導致積體電路裝置由於諸如像是因層體錯位造成的短路而失效。因此，各層體的覆蓋(overlay，通常指層體對層體的定位)是確保積體電路裝置和/或積體電路特徵適當地起作用的因素，並且 特別是根據積體電路裝置和/或積體電路的設計要求起作用特徵。
另外，工作範圍(process window)指的是可以在光阻層中產生期望特徵的對焦範圍以及曝光設定。例如，較小的工作範圍導致設計規則要求接觸開口和裝置特徵(例如：閘極結構)之間的最小間距，這提供了小於理想的接觸/閘極結構覆蓋邊緣。此外，如果接觸開口與裝置特徵之間的最小間距變化，則會導致較差的裝置性能，例如接觸/閘極結構短路和接觸斷開問題。
儘管現有的覆蓋誤差計量技術和工作範圍改進方法通常對於其預期目的而言是足夠的，但是當涉及快速且準確地評估先進技術節點的覆蓋問題時，並不是完全令人滿意。
本揭露部分實施例提供一種檢查方法。上述檢查方法包括：沿著二個相反方向，形成複數個測試結構在一半導體晶圓上，其中每一測試結構包括一目標特徵以及形成在目標特徵上方的一樣本特徵，其中在每一測試結構中，樣本特徵以及目標特徵間具有一偏移距離，沿著二個相反方向，偏移距離逐漸增加。上述檢查方法也包括藉由施加一電子束在測試結構上，以產生測試結構的一影像。上述檢查方法更包括對影像執行一影像分析，以識別一現在中央位置，現在中央位置呈現有一最小的灰階值或具有一最大的灰階值。並且，上述檢查方法包括根據現在中央位置計算一重疊誤差。
本揭露部分實施例提供一種檢查方法。上述檢查 方法包括：沿著二個相反方向，形成複數個測試結構在一半導體晶圓上，其中每一測試結構包括一目標特徵以及形成在目標特徵上方的一樣本特徵，其中在每一測試結構中，樣本特徵以及目標特徵間具有一偏移距離，沿著二個相反方向，偏移距離逐漸增加。上述檢查方法也包括藉由施加一電子束在測試結構上，以產生測試結構的一影像。上述檢查方法更包括對影像執行一影像分析，以識別二個邊界位置，在二個邊界位置上呈現有一特定的灰階值。並且，根據二個邊界位置計算一工作範圍。
本揭露部分實施例提供一種晶圓檢查設備。晶圓檢查設備是適用於檢查一半導體晶圓。半導體晶圓包括沿二個相反方向排列的複數個測試結構，其中每一測試結構包括一目標特徵以及形成在目標特徵上方的一樣本特徵。在每一測試結構中，樣本特徵以及目標特徵間具有一偏移距離。沿著二個相反方向，偏移距離逐漸增加。上述晶圓檢查裝置包括配置用於夾持半導體晶圓的一平台組件。上述晶圓檢查裝置也包括帶電粒子源。帶電粒子源放置於平台組件上方並配置用於發出一電子束至測試結構上。上述晶圓檢查裝置更包括一偵測器。偵測器放置於平台組件上方並配置用於接收來自測試結構的二次電子以及根據所偵測的二次電子產生一影像。並且，上述晶圓檢查裝置包括一訊號處理器。訊號處理器連結偵測器並配置用於識別一現在中央位置。現在中央位置在影像中呈現有一最小的灰階值或具有一最大的灰階值。
1‧‧‧晶圓檢查設備
3‧‧‧二次電子
5‧‧‧半導體晶圓
10‧‧‧腔體組件
20‧‧‧影像擷取組件
21‧‧‧帶電粒子源
22‧‧‧蓋體
23‧‧‧加速電極
24‧‧‧上層聚光器
25‧‧‧下層聚光器
26‧‧‧物鏡
261‧‧‧電子訊號線
27‧‧‧掃描線圈
28‧‧‧偵測器
30‧‧‧平台組件
31‧‧‧致動器
32‧‧‧晶圓座
40‧‧‧影像處理組件
41‧‧‧訊號處理器
42‧‧‧影像顯示器
501‧‧‧切割線
502‧‧‧晶粒
53‧‧‧N型井區
60、60a‧‧‧測試塊
61‧‧‧參考特徵
610‧‧‧閘極介電層
611‧‧‧閘極電極
62‧‧‧源極/汲極區域
63‧‧‧目標特徵
64‧‧‧介電層
65‧‧‧樣本特徵
67‧‧‧接地特徵
68‧‧‧金屬線
69‧‧‧N型井區
70‧‧‧方法
71-76‧‧‧操作
C、C'‧‧‧測試結構(中央測試結構)
D1‧‧‧方向(第一方向)
D2‧‧‧方向(第二方向)
d2、d9‧‧‧偏移距離
L1、L2、L9、L10‧‧‧測試結構(第二組測試結構)
L1'、L2'、L9'、L10'‧‧‧測試結構(第二組測試結構)
M1‧‧‧層體(第一層體)
M2‧‧‧層體
OP‧‧‧原始位置
R1、R2、R9、R10‧‧‧測試結構(第一組測試結構)
R1'、R2'、R9'、R10'‧‧‧測試結構(第一組測試結構)
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1圖顯示根據部分實施例中用於檢查一半導體晶圓的一晶圓檢查設備的剖面圖。
第2圖顯示根據部分實施例之一半導體晶圓的部分的平面圖。
第3圖顯示根據部分實施例中用於在半導體晶圓5上執行一當道(in-line)監測製程的方法70的流程圖。
第4圖顯示根據部分實施例之多個測試塊形成在不同層體的圖式。
第5圖顯示根據部分實施例的一中央測試結構的俯視圖。
第6A圖顯示根據部分實施例形成一測試結構的一製程的一步驟的剖面圖。
第6B圖顯示根據部分實施例形成一測試結構的一製程的一步驟的剖面圖。
第6C圖顯示根據部分實施例形成一測試結構的一製程的一步驟的剖面圖。
第7圖顯示根據部分實施例具有多個樣本特徵偏移一目標特徵的測試結構的俯視圖。
第8圖顯示根據部分實施例具有多個樣本特徵偏移一目標特徵的測試結構的剖面圖。
第9圖顯示根據部分實施例的一測試塊的影像分析的結果 的圖表。
第10圖顯示根據部分實施例的一測試塊的示意圖
第11圖顯示根據部分實施例的一中央測試結構的剖面圖。
第12圖顯示根據部分實施例的一中央測試結構的俯視圖。
第13圖顯示根據部分實施例具有多個樣本特徵偏移一目標特徵的測試結構的剖面圖。
第14圖顯示根據部分實施例的一測試塊的影像分析的結果的圖表。
以下揭露內容提供許多不同的實施例或較佳範例以實施本案的不同特徵。當然，本揭露也可以許多不同形式實施，而不局限於以下所述之實施例。以下揭露內容配合圖式詳細敘述各個構件及其排列方式的特定範例，係為了簡化說明，使揭露得以更透徹且完整，以將本揭露之範圍完整地傳達予同領域熟悉此技術者。
在下文中所使用的空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位之外，這些空間相關用詞也意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，而在此所使用的空間相關用詞也可依此相同解釋。
必須了解的是，未特別圖示或描述之元件可以本 領域技術人士所熟知之各種形式存在。此外，若實施例中敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的情況，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使得上述第一特徵與第二特徵未直接接觸的情況。
以下不同實施例中可能重複使用相同的元件標號及/或文字，這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。在圖式中，結構的形狀或厚度可能擴大，以簡化或便於標示。
本創作所描述的先進光微影製程，方法和材料可用於許多應用，包括鰭式場效應電晶體(FinFET)。舉例而言，本創作內容適合圖案化鰭片以在特徵之間產生相對緊密的間隔。另外，可以根據本創作揭露內容加工用於形成鰭式場效應電晶體的鰭片的隔離物。
第1圖顯示根據部分實施例中用於檢查一半導體晶圓5的一晶圓檢查設備1的剖面圖。在部分實施例中，晶圓檢查設備1包括一腔體組件10、一影像擷取組件20、一晶圓平台組件30、及一影像處理組件40。在部分實施例中，晶圓檢查設備1是配置用於產生半導體晶圓5的放大影像。晶圓檢查設備1的元件可以增加或減少，且此揭露並不局限於此實施例。
腔體組件10定義用於接收半導體晶圓5以執行晶圓檢測製程的外殼11。影像擷取組件20和平台組件30放置於腔體組件10中。在部分實施例中，腔體組件10包括一真空產生器12。真空產生器12是配置用於在外殼11內產生一真空。真空產 生器12包括例如風扇、鼓風機或泵。在部分實施例中，外殼11保持在高真空中，例如，外殼11在約10-6Torr的環境下操作。因此，在到達半導體晶圓5之前來自影像擷取組件20的帶電粒子束的散射可以被最小化。
影像擷取組件20是配置用於產生並將帶電粒子束2導入半導體晶圓5中。在部分實施例中，影像擷取組件20包括配置作為發射帶電粒子束的帶電粒子源21。帶電粒子束由電子槍發射。電子槍可以由諸如鎢之類的金屬製成，此類金屬具有所有金屬的最高熔點和最低蒸汽壓。如此一來，允許電子槍被加熱作為電子發射。在部分實施例中，來自帶電粒子源21的帶電粒子束的能量範圍從約100eV至約3000eV。
在部分實施例中，影像擷取組件20更包括多個排列成列的元件，以將帶電粒子束從帶電粒子源21引導至半導體晶圓5。舉例而言，影像擷取組件20進一步包括蓋體22、加速電極23、上層聚光器24、下層聚光器25、物鏡26、掃描線圈27以及偵測器28。影像擷取組件20的元件可以增加或減少，且此揭露並不侷限於此實施例。
在部分實施例中，蓋體22是配置用於塑造帶電粒子束。蓋體22可以圍繞帶電粒子源21並且在中心具有供電子離開的小孔。
在部分實施例中，加速電極23是配置用於向帶電粒子束2提供加速電壓。加速電極23位於蓋體22下方以將帶電粒子束2吸引離開帶電粒子源21。基本上，加速電壓的增加可以將大部分帶電粒子束2(即，一次電子)導入至半導體晶圓5內 的更深處。因此，偵測器28接收具有較高訊號(和較低雜訊)的最終影像。
上層聚光器24、下層聚光器25和物鏡26配置作為減小帶電粒子束2的直徑。在部分實施例中，上層聚光器24、下層聚光器25和物鏡26分別為一電磁透鏡，且包括可供電流通過的線圈。
在部分實施例中，上層聚光器24和下層聚光器25被配置為減小電子源的直徑並且將小的聚焦電子束(或點)投射到半導體晶圓5上。在部分實施例中，在電粒子束的錐體再次發散並被物鏡匯聚並向下到達半導體晶圓5之前，上層聚光器24和下層聚光器25將帶電粒子束的錐體匯聚到其下方的光點。由於上層聚光器24和下層聚光器25控制帶電粒子束的初始點尺寸，所以上層聚光器24和下層聚光器25統稱為點尺寸控制器。該初始匯聚的直徑(也稱為交叉點)會影響光束在樣品上形成的光點的最終直徑。
在部分實施例中，物鏡26配置用於將帶電粒子束2聚焦在半導體晶圓5上的一個點上。施加到物鏡的電流的強度改變了帶電粒子束聚焦在半導體晶圓上的點的位置。帶電粒子束可以在不同的工作距離(下物鏡與半導體晶圓上的焦點之間的距離)上聚焦。
舉例而言，帶電粒子束可以聚焦在半導體晶圓5的加工表面下方。或者，帶電粒子束可以聚焦在半導體晶圓5的加工表面上方。或者，帶電粒子束可以恰好聚焦在半導體晶圓5的加工表面處。物鏡26可以透過例如電子訊號線261與影像處 理組件40進行訊號傳送。
在部分實施例中，掃描線圈27是用於使帶電粒子束2在X和Y軸上偏轉，使帶電粒子束2以光柵方式掃描半導體晶圓5的加工表面的測試區域(未顯示於第1圖)。掃描線圈27可以包括多個導電板。一組導電板排列在帶電粒子束通過的路徑周圍。藉由改變導電版之間的電位，帶電粒子束可以被偏轉。
在部分實施例中，偵測器28是配置用於檢測半導體晶圓5產生的輻射束。舉例而言，偵測器28用於接收在帶電粒子束2入射到半導體晶圓5後從半導體晶圓5排出的二次電子3。
在部分實施例中，偵測器28放置在平台組件30的上方和一側的既定角度處，以捕獲在主帶電粒子束2撞擊之後從樣品表面發射的二次電子3。為了吸引半導體晶圓5的加工表面發出的二次電子3，可在偵測器28的表面上提供約10keV的正電位。偵測器28可以透過例如電子訊號線281與影像處理組件40進行訊號傳送。
影像處理組件40包括訊號處理器41和影像顯示器42。在部分實施例中，訊號處理器41包括訊號處理單元，用於在傳送到影像顯示器42之前處理訊號，以產生表示IC的導電部分中的電阻的亮度對比影像，以輔助導電部分，例如IC樣本的導電互連佈線(conductive interconnect wiring)，的電性故障分析。
影像顯示器42根據向訊號處理器41輸入的訊號以及向影像顯示器42輸出訊號而顯示樣本的一部分的影像。向訊 號處理器41輸入訊號，例如來自偵測器28的電流訊號，是由訊號處理器41借助物鏡26提供的訊號進行處理。因此，由一次帶電粒子束掃描的區域對應的顯示影像顯示於影像顯示器42上。
在部分實施例中，影像處理組件40提供用於調整各種光束參數的自動化控制。在部分實施例中，影像處理組件40配備有計算機控制的圖形使用者界面，包括各種光束參數(包括電子束電壓)的顯示。在部分實施例中，影像處理組件40配備有用於檢索和存儲電子束條件參數的處理系統。
平台組件30配置用於夾持、定位、移動和以其他方式操作半導體晶圓5。在部分實施例中，平台組件30包括致動器31和晶圓座32。致動器31(例如：步進馬達)是耦合至晶圓座32以驅動晶圓座32。如此一來，晶圓座32即設計和配置成可操作用於平移和旋轉運動。
在部分實施例中，晶圓座32更設計為傾斜或動態改變傾斜角度。在部分實施例中，物鏡26與半導體晶圓5的加工表面(即頂面)之間的期望工作距離由致動器31所控制。半導體晶圓5可以通過挾持機構(例如：真空座或靜電座)固定在晶圓座32上。在部分實施例中，晶圓座32配有合適的機構以向半導體晶圓5提供電流，以提高檢測分辨率。
在部分實施例中，半導體晶圓5通過晶圓座32電性接地。在部分實施例中，晶圓座32帶正電。帶負電的電子被吸引到帶正電的半導體晶圓5並向半導體晶圓5移動。未被半導體晶圓5吸收的電子可移動至帶正電的晶圓座32。
第2圖顯示根據部分實施例之一半導體晶圓5的部 分的平面圖。在部分實施例中，複數個測試塊(test key)形成於位於相鄰晶粒502之間的切割線(scribe line)501內。部分測試塊60沿一縱向方向(亦即X軸方向)延伸，並且部分測試塊60沿一橫向方向(亦即Y軸方向)延伸。根據部分實施例的測試塊60的其餘結構特徵將在下方關於第4至8圖的說明中詳述。
第3圖顯示根據部分實施例中用於在半導體晶圓5上執行一當道(in-line)(在生產製程中)監測製程的方法70的流程圖。為了說明，將配合參照第1-2圖及第4-9圖的示意圖一起描述。在一些不同的實施例中，後續方法之部分操作程序可以被更換或取消。
方法70包括操作71，在操作71中，包括複數個測試塊60的層體形成於半導體晶圓5之上。在部分實施例中，如第4圖所示，一層體M1形成在半導體晶圓5之上。層體M1在晶粒502中包括複數個電子元件，例如電阻器，電容器，電感器，二極管，電晶體等。另外，層體M1也包括一或多個測試塊60形成在多個切割線501內。
在部分實施例中，在層體M1內的測試塊60包括複數個測試結構(例如，中央測試結構C、第一組測試結構R1、R2...R9及R10、以及第二組測試結構L1、L2...L9及L10)。中央測試結構C放置於原始位置OP。
第一組測試結構R1、R2...R9及R10沿著第一方向D1從原始位置OP開始依次排列。具體而言，測試結構R1位於中央測試結構C在第一方向D1上的一側。測試結構R2位於測試結構R1在第一方向D1上的一側。測試結構R9位於測試結構R2 在第一方向D1上的一側。另外，六個測試結構(圖中未示出)位於測試結構R2和測試結構R9之間。測試結構R10位於測試結構R9在第一方向D1上的一側。
在部分實施例中，第一組測試結構R1、R2...R9及R10中二個相鄰的測試結構是彼此直接連結。然而，本揭露實施例也可以有許多其他的變化及修改。在另一些實施例中，第一組測試結構R1、R2...R9及R10中二個相鄰的測試結構是間隔一既定寬度。
第二組測試結構L1、L2...L9及L10沿原始位置OP的第二方向D2依次排列。第二方向D2與第一方向D1相反。具體而言，測試結構L1位於中央測試結構C在第二方向D2上的一側。測試結構L2位於測試結構L1在第二方向D2上的一側。測試結構L9位於測試結構L2在第二方向D2上的一側。另外，六個測試結構(圖中未示出)位於測試結構L2和測試結構L9之間。測試結構L10位於測試結構L9在第二方向D2上的一側。
在部分實施例中，第二組測試結構L1、L2...L9及L10中二個相鄰的測試結構是彼此直接連結。然而，本揭露實施例也可以有許多其他的變化及修改。在另一些實施例中，第二組測試結構L1、L2...L9及L10中二個相鄰的測試結構是間隔一既定寬度。
第5圖顯示根據部分實施例的中央測試結構C的俯視圖。根據一些實施例，中央測試結構C包括兩個參考特徵61，一個目標特徵63和多個樣本特徵65。二個參考特徵61位於目標特徵63的兩側。樣本特徵65位於目標特徵63上方的中央。即 ，每個樣本特徵65的中心沿目標特徵63的縱向線L排列。
第6A-6C圖顯示根據部分實施例沿著第5圖的線段A-A所截取形成中央測試結構C的過程的各個階段的截面圖。如第6A圖所示，根據部分實施例，接收或提供一半導體晶圓5。在部分實施例中，半導體晶圓5為一半導體基板，例如半導體晶圓等。舉例而言，半導體晶圓5是一塊矽晶圓。半導體晶圓5可以包括矽或諸如鍺的其他基本半導體材料。在其餘部分實施例中，半導體晶圓5包括半導體化合物。半導體化合物可以包括砷化鎵、碳化矽、砷化銦、磷化銦，其他合適的材料或其組合。在部分實施例中，半導體晶圓5是未摻雜的基板。然而，在其餘部分實施例中，半導體晶圓5可以是一具摻雜的基板，例如P型基板。
在部分實施例中，如第6A圖所示，在半導體晶圓5中形成N型井區(N-well region)53。在部分實施例中，進行離子植入製程以形成N型井區53。將N型摻雜劑(例如：磷或砷)注入半導體晶圓5的暴露部分以形成N型井區53。接著，在部分實施例中執行退火製程以驅動注入的摻雜劑。在其他部分實施例中，如果半導體晶圓5是N型半導體基板，則不形成N型井區。
如第6A圖所示，根據部分實施例，形成兩個參考特徵61在半導體晶圓5上。舉例而言，在本發明的部分實施例中，兩個參考特徵61形成在半導體晶圓5的N型井區53上。在部分實施例中，每一個參考特徵61包括在半導體晶圓5的N型井區53上方的一閘極介電層，以及在閘極介電層610上方的一閘極電極611。
在部分實施例中，閘極極介電層610由氧化矽，氮化矽，氮氧化矽，高k材料(high-k material)，任何其他合適的介電材料或其組合製成。在本揭露的部分實施例中，高k材料可以包括但不限於金屬氧化物，金屬氮化物，金屬矽化物，過渡金屬氧化物，過渡金屬氮化物，過渡金屬矽化物，過渡金屬氧氮化物，金屬鋁酸鹽，矽酸鋯，鋁酸鋯。舉例而言，高k材料的材料可能包括但不限於，LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、任何其他合適的高k介電材料或其組合。
在部分實施例中，閘極電極611由多晶矽、金屬材料、其他合適的導電材料或其組合製成。在本揭露的部分實施例中，金屬材料可以包括但不限於銅、鋁、鎢、鉬、鈦、鉭、鉑或鉿。在部分實施例中，閘極電極611是虛設(dummy)閘極電極，並將被其他導電材料如金屬材料所取代。虛設閘極電極層例如由多晶矽構成。
如第6B圖所示，根據一些實施例，在半導體晶圓5的N型井區53中形成源極/汲極區域62。在部分實施例中，源極/汲極區域62位於兩個參考特徵61和半導體晶圓5之間。源極/汲極區域62藉由一植入製程而形成。在部分實施例中，將P型摻雜物注入N型井區53中以形成源極/汲極區域62。之後，執行一退火製程，例如快速熱處理(rapid thermal process，RTP)以修復源極/汲極區域62中的矽的晶體結構並活化源極/汲極區域 62中的摻雜物。
如第6B圖所示，根據一些實施例，形成目標特徵63在源極/汲極區域62上。目標特徵63可以進一步降低裝置的導通電阻(on-resistance)。在本揭露的一些實施例中，目標特徵63包括金屬層。在部分實施例中，金屬矽化物包括但不限於矽化鎳、矽化鈷、矽化鎢、矽化鈦、矽化鉭、矽化鉑或矽化鉺。
如第6C圖所示，根據一些實施例，形成介電層64在參考特徵61上方。在部分實施例中，沉積介電層64以覆蓋源極/汲極區域62、參考特徵61和目標特徵63。在部分實施例中，介電材料層包括氧化矽、氮氧化矽、硼矽酸鹽玻璃(borosilicate glass，BSG)、磷矽酸鹽玻璃(phosphoric silicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)，氟化矽酸鹽玻璃(fluorinated silicate glass，FSG)、低k材料，多孔電介質材料，其他合適材料或其組合。在部分實施例中，介電層是使用化學氣相沉積製程、原子層沈積製程、旋塗製程、噴塗製程、其他合適製程或其組合進行沈積。
接著，在介電層64中形成樣本特徵65以形成中央測試結構C。如第6C圖所示，樣本特徵65電性連接到源極/汲極區域62。如第6C圖所示，根據一些實施例，樣本特徵65與源極/汲極區域62上的目標特徵63直接接觸。
在本揭露的部分實施例中，樣本特徵65由單層或多層的銅、鋁、鎢、金、鉻、鎳、鉑、鈦、銥、銠、其合金、其組合或任何其他導電材料製成。
在本揭露的部分實施例中，形成開口在介電層64中以暴露目標特徵63。在部分實施例中，開口包括藉由微影製程圖案化介電層64、蝕刻介電層64所暴露的表面(例如，通過使用乾式蝕刻製程、濕式蝕刻製程、等離子體蝕刻製程或其組合)來形成開口。
接著，在介電層64上沉積導電材料層並填充到開口中。在部分實施例中，通過使用化學氣相沉積(CVD)、濺鍍、電阻熱蒸發、電子束蒸發、或任何其他合適的方法。
接著，可以使用平坦化製程來移除部分導電材料層。可以部分移除導電材料層直到暴露介電層64為止。如此一來，殘留在開口中的導電材料層形成樣本特徵65。在部分實施例中，平坦化處理包括化學機械研磨製程，研磨製程、乾式拋光製程、蝕刻製程，其他合適製程、或其組合。
在部分實施例中，每一第一組測試結構R1、R2...R9及R10以及每一第二組測試結構L1、L2...L9及L10包括二個參考特徵61、一目標特徵63、及複數個樣本特徵65。在每一測試結構中，二個參考特徵61以及目標特徵63的排列相似於中央測試結構C。然而，每一個測試結構中，樣本特徵65與目標特徵63之間的偏移距離並非等於0。
舉例而言，如第7、8圖所示，測試結構R2包括二個參考特徵61、一目標特徵63、及複數個樣本特徵65。測試結構R2的配置相似於中央測試結構C的配置，並且測試結構R2與中央測試結構C之間的差異包括測試結構R2的樣本特徵65並非正中位於目標特徵63之上。測試結構R2的每一個樣本特 徵65的中心是與目標特徵63的縱軸線L相隔一偏移距離d2。
在部分實施例中，每一測試結構的樣本特徵65與目標特徵63之間的偏移距離沿著二個不同方向D1、D2逐漸增加。亦即，每一個測試結構中在樣本特徵65與參考特徵62之間的距離沿著二個不同方向D1、D2逐漸減少。
舉例而言，再次參照第4圖，測試結構R1的樣本特徵65與目標特徵63之間在第一方向D1上的偏移距離大約一奈米。測試結構R2的樣本特徵65與目標特徵63之間在第一方向D1上的偏移距離大約2奈米。測試結構R9的樣本特徵65與目標特徵63之間在第一方向D1上的偏移距離大約9奈米。測試結構R10的樣本特徵65與目標特徵63之間在第一方向D1上的偏移距離大約10奈米。
在部分實施例中，第一組測試結構在第一方向D1上的偏移距離dn滿足方程式dn=n*d0，其中n是該測試結構在第一組測試結構中自中央測試結構C算起的順序，並且d0是測試結構R1以及中央測試結構C之間的單位偏移距離。對於測試結構R2而言，n等於2於是偏移距離d2相等於兩倍d0。
在部分實施例中，單位偏移距離可為大約一奈米。然而，本揭露實施例也可以有許多其他的變化及修改。單位偏移距離(亦即，在二個相鄰測試結構的偏移距離的差值)可進行變動，只要使用者或電腦可以區分二個相鄰測試結構的影像的亮度(或灰階值)。在另一些實施例中，二個相鄰測試結構的偏移距離的差值在遠離中央測試結構C的方向上逐漸增加。
第二組測試結構的排列相似於第一組測試結構的 排列。測試結構L1的樣本特徵65與目標特徵63之間在第二方向D2上的偏移距離大約一奈米。測試結構L2的樣本特徵65與目標特徵63之間在第二方向D2上的偏移距離大約2奈米。測試結構L9的樣本特徵65與目標特徵63之間在第二方向D2上的偏移距離大約9奈米。測試結構L10的樣本特徵65與目標特徵63之間在第二方向D2上的偏移距離大約10奈米。
在部分實施例中，第二組測試結構在第二方向D2上的偏移距離dn滿足方程式dn=n*d0，其中n是該測試結構在第二組測試結構中自中央測試結構C算起的順序，並且d0是測試結構L1以及中央測試結構C之間的單位偏移距離。對於測試結構L2而言，n等於2於是偏移距離d2相等於兩倍d0。
方法70也包括操作72，藉由在測試塊60上掃描一電子束以產生測試塊60的多個測試結構的一影像。在部分實施例中，操作72是在包括測試塊60的第一層體M1(第2圖)的形成完成後執行。
在部分實施例中，操作72是在如第1圖所示的晶圓檢查設備1內執行。半導體晶圓5可由執行操作71的最後一道步驟的設備移動至晶圓檢查設備1。
舉例而言，半導體晶圓5是由一化學機械研磨設備(圖未示)移動至晶圓檢查設備1，並藉放置於平台組件30之上。在部分實施例中，半導體晶圓5是藉由諸如真空座或靜電座等夾具機制安置在晶圓座32之上。在部分實施例中，在半導體晶圓5放置在晶圓座32之上後，藉由驅動驅動器31上下移動晶圓座32，以調整半導體晶圓5的加工表面(上表面)與物鏡26之間 的工作距離。
在部分實施例中，指定測試塊60在半導體晶圓5上所在的位置為影像區域。影像區域的形狀是矩形的，並且影像區域的面積在大約0.04mm2至大約5.7mm2的範圍內。然而，本揭露實施例也可以有許多其他的變化及修改。影像區域可以根據需求而為任何其他形狀。
影像擷取組件20執行一掃描操作，以產生所選影像區域的一部分的影像。在掃描操作開始時，根據製程配方(recipe)設置焦距。調整物鏡26和平台組件30以確保焦點良好。接著，驅動影像擷取組件20產生帶電粒子束2掃描選擇的影像區域。在帶電粒子束2掃描所選影像區域的整個面積之後，通過影像處理組件40顯示並記錄包括測試塊60的所選影像區域的影像(例如，電壓對比(voltage contract)影像，亦稱作VC影像)。
在部分實施例中，在測試結構中，多個樣本特徵65的影像的灰階值或亮度是與樣本特徵65的導電性相關聯。樣本特徵65與目標特徵63之間的接觸面積越大，倒置樣本特徵65較小的電阻，亦即較高的導電性。在測試結構中，當樣本特徵65與對應的目標特徵63之間的偏移距離dn增加時，多個樣本特徵65的電阻增加。
另外，由於目標特徵63是通過N型井區53電性接地並且與參考特徵61電性絕緣，當電子束撞擊至多個測試結構上時，多個測試結構的影像呈現不同的灰階值或亮度。
詳而言之，如第4圖所示，具有較高電阻的樣本特 徵65的影像顯現較為暗，並且具有較低電阻的樣本特徵65的影像顯現較為亮。因此，如第4圖所示，中央測試結構C具有最高的灰階值或亮度，並且測試結構R10以及L10具有最低的灰階值或亮度。另外，自中央測試結構C沿著方向D1、D2上灰階值或亮度逐漸減少。
方法70也包括操作73，對影像執行一影像分析以判斷是否有缺陷發生。
在部分實施例中，通過分析由影像擷取組件20所產生的VC影像來監視重疊誤差，以確定是否有缺陷發生。根據部分實施例，用於監測重疊誤差的操作包括通過合適的影像分割技術(例如閾值影像處理技術)來識別VC影像中的測試塊60的輪廓。用於監測重疊誤差的操作還包括計算測試塊60的影像的每個像素的灰階值(或亮度)。用於監測重疊誤差的操作還包括確定影像具有最高灰階值(或亮度)的現在中央位置。
此外，監測重疊誤差的操作包括計算現在中央位置和理論中央位置之間的距離。理論中央位置可以是與中央測試結構C應該位於的VC影像中的坐標相關的數據。亦即，如果中央測試結構C位於理論中央位置，則重疊誤差等於零。與理論中央位置相關的數據可以被記錄在數據庫中，並且在選定影像區域後即發送到訊號處理器41。
舉例而言，如第9圖所示，影像分析的結果顯示現在中央位置X1的灰階值(或亮度)最高，並且第9圖所示的坐標原點代表理論中央位置。藉由計算現在中央位置X1與理論中央位置之間的距離，獲得測試塊60的重疊誤差OVL。
在部分其他實施例中，通過分析從影像擷取組件20產生的VC影像來監視一工作範圍，以確定是否發生缺陷。上述工作範圍是加工參數值的集合，在這些加工參數中，電路是允許在期望規格下製造。在一範例中，考量臨界尺寸(critical dimension，CD)的工作範圍以確保臨界尺在所需範圍內。較寬的工作範圍意味著加工允許在光微影參數中有較高的偏差，並且可以提高產品良率。
根據部分實施例，監視工作範圍的操作包括通過合適的影像分割技術(例如閾值影像處理技術)來識別VC影像中的測試塊60的輪廓。監控工作範圍的操作還包括計算測試塊60的影像的每個像素的灰階值(或亮度)。另外，監視工作範圍的操作還包括檢索表現出特定灰階值(或亮度)的兩個邊界位置。
舉例而言，如第9圖所示，影像分析的結果顯示位置X2和X3具有特定的灰階值(或亮度)Y1。通過計算位置X2和X3之間的距離，獲得測試塊60的工作範圍。
由於樣本特徵65的灰階值和電性特性之間存在相關性，位於兩個邊界位置內(即，具有比特定灰階值更高的灰階值)的多個測試結構可以呈現出可接受的電性特性。相反的，位於兩個邊界位置之外的測試結構可能會顯示出無法接受的電性特性。
方法70也包括操作74，比較影像分析的結果與預設標準以確定所獲得的重疊誤差和/或工作範圍是否為可接受。當所獲得的重疊誤差位於容忍範圍內(例如在生產規格中所 定義的範圍)時，方法70可進行至後續的操作76。在操作76中，如第4圖所示，可以在層體M1上形成另一層體M2。層體M2可以具有形成在其中的測試結構，並且方法70重複操作72至74。舉例而言，層體M2內的測試塊60包括多個測試結構，例如中央測試結構C、第一組測試結構R1、R2...R9及R10、以及第二組測試結構L1、L2...L9及L10。中央測試結構C位於原始位置OP。
相反的，當獲得的重疊誤差在容忍範圍之外時，方法70進行到操作75，在操作75中發出警告。警告可能指示晶粒中的兩個堆疊特徵未對準，進而可以考慮丟棄半導體晶圓而無需進一步處理，以降低製造成本。
工作範圍與樣本特徵65的臨界尺寸(CD)和重疊誤差有關。當重疊誤差在可接受範圍內但工作範圍小於工作範圍標準時，則判斷具有缺陷，並且方法70進行至操作75。相反的，當工作範圍大於工作範圍標準時，方法70可以繼續進行至後續的操作76。
第10圖顯示根據部分實施例的測試塊60a的示意圖。在部分實施例中，測試塊60a包括多個測試結構，例如中央測試結構C、第一組測試結構R1'、R2'...R9'及R10'、以及第二組測試結構L1'、L2'...L9'及L10'。中央測試結構C'位於原始位置OP。
第一組測試結構R1'、R2'...R9'及R10'從原始位置OP開始沿著第一方向D1依次排列。具體而言，測試結構R1'位於中央測試結構C在第一方向D1上的一側。測試結構R2'位於測 試結構R1'在第一方向D1上的一側。測試結構R9'位於測試結構R2'在第一方向D1上的一側。另外，六個測試結構(未圖示)位於測試結構R2'和測試結構R9'之間。測試結構R10'位於測試結構R9'在第一方向D1上的一側。
在部分實施例中，第一組測試結構R1'、R2'...R9'及R10'中二個相鄰的測試結構是彼此直接連結。然而，本揭露實施例也可以有許多其他的變化及修改。在另一些實施例中，第一組測試結構R1'、R2'...R9'及R10'中二個相鄰的測試結構是間隔一既定寬度。
第二組測試結構L1'、L2'...L9'及L10'沿原始位置OP的第二方向D2依次排列。第二方向D2與第一方向D1相反。具體而言，測試結構L1'位於中央測試結構C'在第二方向D2上的一側。測試結構L2'位於測試結構L1'在第二方向D2上的一側。測試結構L9'位於測試結構L2'在第二方向D2上的一側。另外，六個測試結構(圖中未示出)位於測試結構L2'和測試結構L9'之間。測試結構L10'位於測試結構L9'在第二方向D2上的一側。
在部分實施例中，第二組測試結構L1'、L2'...L9'及L10'中二個相鄰的測試結構是彼此直接連結。然而，本揭露實施例也可以有許多其他的變化及修改。在另一些實施例中，第二組測試結構L1'、L2'...L9'及L10'中二個相鄰的測試結構是間隔一既定寬度。
測試塊60a和測試塊60之間的差別包括多個參考特徵61電性接地，並且多個目標特徵63電性絕緣。
舉例而言，如第11圖所示，中央測試結構C包括兩個參考特徵61，一個目標特徵63和多個樣本特徵65。目標特徵63可以通過下方的STI(Shallow Trench Isolation，淺溝槽隔離)結構55電性絕緣。樣本特徵65正中位於目標特徵63的上方。兩個參考特徵61位於目標特徵63的兩側。
第12圖顯示根據部分實施例的中央測試結構C'的平面圖。在部分實施例中，中央測試結構C'更包括N型井區69。兩個參考特徵61通過下方的N型井區69電性接地。具體地，在下方的N型井區域69中形成鰭部件66，並且在鰭部件66上形成兩個接地部件67。兩個參考特徵61延伸到下方的N型井區域69中。兩個參考特徵61經由形成在參考特徵61和接地特徵67上方的金屬線68電性導通至接地特徵67。
測試結構R1'、R2'...R9'及R10'以及測試結構L1'、L2'...L9'及L10'的配置與中央測試結構C'類似，但每一個測試結構的樣本特徵65與目標特徵63之間的偏移距離在方向D1、D2逐漸增大。例如，如第13圖所示，測試結構R9的樣本特徵65的中心與目標特徵63的中心偏移距離d9。
重疊誤差和工作範圍可以藉由執行方法70以檢查測試塊60a而獲得。在操作72中由影像擷取組件20產生的測試塊60a的影像可以如第10圖所示。由於電性特性的不同，中央測試結構C'的灰階值或亮度最低，而測試結構的R10'及L10'的灰階值或亮度則最高。另外，灰階值或亮度自中央測試結構C'起隨著方向D1、D2逐漸增加。
測試塊60a的影像分析的結果可以如第14圖所示 。測試塊60a的重疊誤差可以藉由判斷現在中央位置的位置以及計算現在中央位置與理論中央位置之間的距離而獲得，現在中央位置在影像中具有最低灰階值。
測試塊60a的影像分析結果可能如第14圖的圖表所示。測試塊60a的重疊誤差可藉由確定影像中具有最低灰階值的當前中心位置，並計算當前中心位置與理論中心位置之間的距離來獲得。舉例而言，如第14圖所示，影像分析的結果顯示位置X4具有最低的灰階值(或亮度)，並且第14圖中所示的坐標的原點代表理論中央位置。測試塊60a的重疊誤差OVL可以藉由計算位置X4與理論中央位置之間的距離而獲得。
另外，測試塊60a的工作範圍可以藉由檢索具有特定灰階值的兩個邊界位置並計算兩個邊界位置之間的距離而獲得。舉例而言，如第14圖所示，影像分析的結果顯示位置X5和X6具有特定的灰階值(或亮度)Y2。測試塊60的工作範圍藉由計算位置X5和X6之間的距離而獲得。
在操作74中，當獲得的重疊誤差在容忍範圍內以及/或者工作範圍大於工作範圍標準時方法70可以進行至後續的操作76，若不是則方法進行至操作75發出警告。警告可能指示晶粒中的兩個堆疊特徵未對準，進而可以考慮丟棄半導體晶圓而無需進一步處理，以降低製造成本。
用於監控當道製程狀況的方法以及設備的多個實施例是利用電子束產生行程在半導體晶圓上的測試塊的影像。測試塊包括多個測試結構，每一個測試結構在電壓對比影像中顯示有不同的灰階值。重疊誤差以及工作範圍可以藉由分析 電壓對比影像而決定。由於重疊誤差以及工作範圍是在每一個層體完成後而進行監控，製程問題可以快速辨識並解決。如此一來，降低加工成本。在另一方面，與傳統的方法中利用光學影像而決定臨界尺寸與重疊誤差的方法相比，由於電壓對比影像優越的影像品質以及對比度，因此可以精確監控重疊誤差以及工作範圍。
本揭露部分實施例提供一種檢查方法。上述檢查方法包括：沿著二個相反方向，形成複數個測試結構在一半導體晶圓上，其中每一測試結構包括一目標特徵以及形成在目標特徵上方的一樣本特徵，其中在每一測試結構中，樣本特徵以及目標特徵間具有一偏移距離，沿著二個相反方向，偏移距離逐漸增加。上述檢查方法也包括藉由施加一電子束在測試結構上，以產生測試結構的一影像。上述檢查方法更包括對影像執行一影像分析，以識別一現在中央位置，現在中央位置呈現有一最小的灰階值或具有一最大的灰階值。並且，上述檢查方法包括根據現在中央位置計算一重疊誤差。
在部分實施例中，重疊誤差的計算包括計算一理論中央位置以及一現在中央位置的距離。
在部分實施例中，上述方法更包括當重疊誤差超出一容忍範圍時，觸發一警示。
在部分實施例中，上述方法更包括當重疊誤差位於一容忍範圍當中時，形成後續的一層體至測試結構之上。
在部分實施例中，測試結構是形成並散布在半導體晶圓的一切割線上。
在部分實施例中，每一測試結構更包括在樣本特徵下方且相鄰目標特徵的一參考特徵。每一測試結構中樣本特徵以及參考特徵之間的距離係沿二個相反方向逐漸減少。
在部分實施例中，上述方法更包括將參考特徵電性接地並且電性絕緣目標特徵，其中在測試結構的影像中，現在中央位置具有最小的灰階值。
在部分實施例中，上述方法更包括將目標特徵電性接地，其中在測試結構的影像中，現在中央位置具有最大的灰階值。
在部分實施例中，測試結構包括位於一原始位置的一中央測試結構、及自中央測試結構沿二個相反方向排列的其他測試結構，中央測試結構的目標特徵正中疊合所對應的樣本特徵。
本揭露部分實施例提供一種檢查方法。上述檢查方法包括：沿著二個相反方向，形成複數個測試結構在一半導體晶圓上，其中每一測試結構包括一目標特徵以及形成在目標特徵上方的一樣本特徵，其中在每一測試結構中，樣本特徵以及目標特徵間具有一偏移距離，沿著二個相反方向，偏移距離逐漸增加。上述檢查方法也包括藉由施加一電子束在測試結構上，以產生測試結構的一影像。上述檢查方法更包括對影像執行一影像分析，以識別二個邊界位置，在二個邊界位置上呈現有一特定的灰階值。並且，根據二個邊界位置計算一工作範圍。
在部分實施例中，工作範圍的計算包括計算該二 個邊界位置之間的一長度。
在部分實施例中，上述方法更包括當工作範圍小於一工作範圍條件時，觸發一警示。
在部分實施例中，上述方法更包括當工作範圍大於一工作範圍條件時，形成後續的一層體至測試結構之上。
在部分實施例中，上述方法更包括測試結構是形成並散布在半導體晶圓的一切割線上。
在部分實施例中，每一測試結構更包括在樣本特徵下方且相鄰目標特徵的一參考特徵。每一測試結構中樣本特徵以及參考特徵之間的距離係沿二個相反方向逐漸減少。
本揭露部分實施例提供一種晶圓檢查設備。晶圓檢查設備是適用於檢查一半導體晶圓。半導體晶圓包括沿二個相反方向排列的複數個測試結構，其中每一測試結構包括一目標特徵以及形成在目標特徵上方的一樣本特徵。在每一測試結構中，樣本特徵以及目標特徵間具有一偏移距離。沿著二個相反方向，偏移距離逐漸增加。上述晶圓檢查裝置包括配置用於夾持半導體晶圓的一平台組件。上述晶圓檢查裝置也包括帶電粒子源。帶電粒子源放置於平台組件上方並配置用於發出一電子束至測試結構上。上述晶圓檢查裝置更包括一偵測器。偵測器放置於平台組件上方並配置用於接收來自測試結構的二次電子以及根據所偵測的二次電子產生一影像。並且，上述晶圓檢查裝置包括一訊號處理器。訊號處理器連結偵測器並配置用於識別一現在中央位置。現在中央位置在影像中呈現有一最小的灰階值或具有一最大的灰階值。
在部分實施例中，訊號處理器也配置用於識別二個邊界位置，在二個邊界位置上在影像中呈現有一特定的灰階值。
以上雖然詳細描述了實施例及它們的優勢，但應該理解，在不背離所附申請專利範圍限定的本揭露的精神和範圍的情況下，對本揭露可作出各種變化、替代和修改。此外，本申請的範圍不旨在限制於說明書中所述的製程、機器、製造、物質組成、工具、方法和步驟的特定實施例。作為本領域的普通技術人員將容易地從本揭露中理解，根據本揭露，可以利用現有的或今後將被開發的、執行與在本揭露所述的對應實施例基本相同的功能或實現基本相同的結果的製程、機器、製造、物質組成、工具、方法或步驟。因此，所附申請專利範圍旨在將這些製程、機器、製造、物質組成、工具、方法或步驟包括它們的範圍內。此外，每一個申請專利範圍構成一個單獨的實施例，且不同申請專利範圍和實施例的組合都在本揭露的範圍內。

Claims (1)

  1. 一種檢查方法，適用於半導體製造過程中，該檢查方法包括：沿著二個相反方向，形成複數個測試結構在一半導體晶圓上，其中每一該等測試結構包括一目標特徵以及形成在該目標特徵上方的一樣本特徵，其中在每一測試結構中，該樣本特徵以及該目標特徵間具有一偏移距離，沿著該二個相反方向，該等偏移距離逐漸增加；藉由施加一電子束在該等測試結構上，以產生該等測試結構的一影像；對該影像執行一影像分析，以識別一現在中央位置，該現在中央位置呈一最小的灰階值或一最大的灰階值；以及根據該現在中央位置計算一重疊誤差。
TW107124954A 2017-12-27 2018-07-19 檢查方法 TW201929110A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/855,080 2017-12-27
US15/855,080 US10510623B2 (en) 2017-12-27 2017-12-27 Overlay error and process window metrology

Publications (1)

Publication Number Publication Date
TW201929110A true TW201929110A (zh) 2019-07-16

Family

ID=66949608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124954A TW201929110A (zh) 2017-12-27 2018-07-19 檢查方法

Country Status (3)

Country Link
US (2) US10510623B2 (zh)
CN (1) CN109979839A (zh)
TW (1) TW201929110A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739554B (zh) * 2019-08-27 2021-09-11 日商日立全球先端科技股份有限公司 帶電粒子束控制裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894162B2 (en) * 2020-04-13 2024-02-06 University of Pittsburgh—Of the Commonwealth System, of Higher Education Low-voltage electron beam control of conductive state at a complex-oxide interface
WO2022091180A1 (ja) * 2020-10-26 2022-05-05 株式会社日立ハイテク 荷電粒子線装置
US11761903B2 (en) 2020-11-23 2023-09-19 International Business Machines Corporation Wafer inspection and verification
US11592755B2 (en) * 2021-03-31 2023-02-28 Kla Corporation Enhancing performance of overlay metrology
US11531275B1 (en) * 2021-08-25 2022-12-20 Kla Corporation Parallel scatterometry overlay metrology
CN114820601B (zh) * 2022-06-27 2022-09-16 合肥新晶集成电路有限公司 目标图像的更新方法及系统、晶圆检测方法和计算机设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0973069A3 (en) * 1998-07-14 2006-10-04 Nova Measuring Instruments Limited Monitoring apparatus and method particularly useful in photolithographically processing substrates
US6251745B1 (en) * 1999-08-18 2001-06-26 Taiwan Semiconductor Manufacturing Company Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits
US7041998B2 (en) * 2003-03-24 2006-05-09 Photon Dynamics, Inc. Method and apparatus for high-throughput inspection of large flat patterned media using dynamically programmable optical spatial filtering
US7645546B2 (en) * 2006-02-06 2010-01-12 Macronix International Co., Ltd. Method for determining an overlay correlation set
US7439084B2 (en) 2006-02-17 2008-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Predictions of leakage modes in integrated circuits
US8440475B2 (en) * 2008-08-01 2013-05-14 Qimonda Ag Alignment calculation
JP5640027B2 (ja) * 2012-02-17 2014-12-10 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびｇｕｉ
JP2014035326A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 欠陥検査装置
US9053284B2 (en) * 2013-09-04 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for overlay control
WO2016002341A1 (ja) * 2014-06-30 2016-01-07 株式会社 日立ハイテクノロジーズ パターン測定方法、及びパターン測定装置
JP2016058637A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、装置、および表示装置
KR102326376B1 (ko) * 2014-11-28 2021-11-17 삼성전자주식회사 키 패턴들의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739554B (zh) * 2019-08-27 2021-09-11 日商日立全球先端科技股份有限公司 帶電粒子束控制裝置

Also Published As

Publication number Publication date
US10510623B2 (en) 2019-12-17
US10879135B2 (en) 2020-12-29
CN109979839A (zh) 2019-07-05
US20190198403A1 (en) 2019-06-27
US20200118893A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
TW201929110A (zh) 檢查方法
US10274537B2 (en) Test device for defect inspection
US11075053B2 (en) Charged particle source
US11043356B2 (en) Local alignment point calibration method in die inspection
KR20180133835A (ko) 반도체 제조에서 포커싱된 하전 입자 빔으로 웨이퍼를 이미징하는 방법
US11626306B2 (en) Method for analyzing a semiconductor device
US10790205B2 (en) Overlay structure and method of fabricating the same
EP4147195A1 (en) Image enhancement for multi-layered structure in charged-particle beam inspection
US20070196935A1 (en) Prediction of ESL/ILD remaining thickness
Lei et al. Application of backscattered electron imaging for process development in advanced technology nodes
JP2004239877A (ja) 回路パターンの検査方法および半導体装置の製造方法
CN115377005A (zh) 半导体装置、其制造方法与使用其的感测方法
JP2004157135A (ja) 回路パターンの検査方法及び検査装置
JP5970229B2 (ja) 試料の寸法測定方法、および荷電粒子線装置
US20230049405A1 (en) Defect inspection system and method of using the same
US20240021404A1 (en) Charged-particle beam apparatus with beam-tilt and methods thereof
US20240112881A1 (en) Substrate analysis system
CN115020262A (zh) 集成电路器件制造系统及其中使用的方法
WO2024141261A1 (en) Hybrid detectors featuring low temperature surface passivation
CN114577151A (zh) 厚度测量方法及装置
JP2008294249A (ja) 半導体装置の製造方法
JP2002323307A (ja) 半導体集積回路装置の製造方法、半導体集積回路の検査方法および半導体集積回路の検査装置