JP3830290B2 - 半導体基板上に存在する浅いピットのインラインモニタリング方法 - Google Patents
半導体基板上に存在する浅いピットのインラインモニタリング方法 Download PDFInfo
- Publication number
- JP3830290B2 JP3830290B2 JP33478398A JP33478398A JP3830290B2 JP 3830290 B2 JP3830290 B2 JP 3830290B2 JP 33478398 A JP33478398 A JP 33478398A JP 33478398 A JP33478398 A JP 33478398A JP 3830290 B2 JP3830290 B2 JP 3830290B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- shallow
- pad
- monitoring method
- shallow pit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に存在する浅いピット（shallow pit）のインラインモニタリング方法に係り、より詳細には、半導体素子の製造中、インラインで、半導体基板上に存在する浅いピットをモニタリングする方法に関する。
【０００２】
【従来の技術】
半導体素子を高密度化しながら浅いトレンチ分離（shallow trench isolation：ＳＴＩ）工程を適用することが行われている。ところが、浅いトレンチ分離工程を利用する場合、最大の問題点は、半導体基板上において不純物や空孔等が適当な条件の下で浅いピット（浅い欠陥）に発展することである。前記条件には熱処理やストレスが含まれる。このような浅いピットは半導体素子のビットフェール（bit fail）やリフレッシュフェール（refresh fail）を起こして製造収率を減少させる。しかし、浅いピットはソース、即ち、電位を完全に除去できないため、適当なモニタリング方法を確保して単純に発生与件を避けうる工程条件を知るべきである。
【０００３】
一方、浅いピットは化学的な処理をしないと見えないだけでなく、半導体基板上に存在する欠陥で表面形態学的に全く影響を与えないため、パターンの歪みを検出するように設計された一般の映像測定装置によっては、浅いピットの発生有無を自動的にモニタリングできない。
【０００４】
従って、従来の浅いピットモニタリング方法では、一例として、一般の映像装置を利用して、人が半導体基板をスキャンして浅いピットの発生有無を判断していた。しかし、このように一般の映像装置を利用して人が半導体基板上の浅いピットをモニタリングする場合、その結果を十分に信じることができず、信頼性を確保できないという短所がある。
【０００５】
また、他の例としては、半導体素子を最終的に完成した後で実際にテストし、そのデータをフィードバックして浅いピットの発生有無を判断する方法がある。しかし、この方法は、半導体素子が完成するまで待たなければならず、多様な工程パラメータを考えるとき適切でない。
【０００６】
【発明が解決しようとする課題】
従って、本発明が解決しようとする技術的課題は、前述した問題点を解決するために、半導体素子の製造中、インラインで、半導体基板上に存在する浅いピットをモニタリングすることができる方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記の技術的課題を達成するために、本発明に係る半導体基板上に存在する浅いピットのインラインモニタリング方法は、半導体基板上に存在する浅いピットをインラインでモニタリングする方法において、半導体素子の製造中、インラインで、パッドが開口された半導体基板に電子ビームを照射した後、前記パッドから放出された二次電子の数によって前記半導体基板に浅いピットが発生しているか否かを判断することを特徴とする。
【０００８】
また、本発明に係る半導体基板上に存在する浅いピットのインラインモニタリング方法は、半導体基板上に存在する浅いピットをインラインでモニタリングする方法において、半導体素子の製造中、インラインで、複数のパッドが開口された半導体基板を浅ピットモニタリング装置にローディングする段階と、ローディングされた半導体基板をスキャンしながら前記複数のパッドに前記浅ピットモニタリング装置の電子銃から電子ビームを照射する段階と、電子ビームが照射された前記複数のパッドから放出される二次電子の数を二次電子検出器によって検出する段階と、相互に隣接するパッド同士で検出された二次電子の数を比較して前記半導体基板に浅いピットが発生しているか否かを判断する段階とを有することを特徴とする。
【０００９】
前記パッドが開口された半導体基板は熱処理された基板であり、前記パッドは半導体基板のソース／ドレイン領域上に形成されている。また、前記パッドは不純物がドーピングされたポリシリコン膜から形成されている。前記浅いピットの発生有無は、前記パッドから放出された二次電子の数を暗または明でイメージ化して判断される。
【００１０】
本発明は、半導体素子の製造中、直ちに浅いピットに対する結果をフィードバックして半導体素子の収率を向上させる場合に利用できる。
【００１１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明は色々な形態に変形でき、本発明の範囲が後述する実施の形態に限られるものと解釈されてはいけない。本実施の形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００１２】
図１は、本発明が適用された浅ピットモニタリング装置の一例を示す概略図であり、図２は、図１に示すサンプルとして本発明の浅いピットのインラインモニタリング方法が適用されるパッドが開口された半導体基板を示す断面図である。
【００１３】
図１に示す浅ピットモニタリング装置では、電子は電子銃１から放射されて銃アパーチャ３を通過する前に加速される。コンデンサレンズ５は分散する電子ビーム２を集束し、集束された電子ビーム２は非点収差（astigmatism）の訂正及び整列のために静電八極子（electrostatic octapole）７を通過し、この静電八極子７を通過した電子ビーム２は更にビーム調節アパーチャ９及び二十極子偏向器（icosapole deflector）１１を通過する。これらビーム調節アパーチャ９及び二十極子偏向器１１を通過した電子ビーム２は、対物レンズ１３を通過してサンプル１５に入射する。サンプル１５は図面には示されていないが、Ｘ軸及びＹ軸方向に移動できる。
【００１４】
そして、電子ビーム２が対物レンズ１３を通過した後サンプル１５に入射したときにサンプル１５から放出される二次電子は、抽出電極１７及びウィーンフィルタ（Wien filter）１９を通じて二次電子検出器２１によって検出される。このとき、抽出電極１７には正の電圧、例えば６００Ｖが印加され、サンプル１５には負の電圧、例えば−１００Ｖが印加されて、二次電子が少なくとも１００電子ボルトの運動エネルギーを有する状態でウィーンフィルタ１９を通過して二次電子検出器２１に移動して検出される。そして、ウィーンフィルタ１９は静電八極子と６０度磁界偏向器（magnetic field deflector）からなり、このウィーンフィルタ１９を調整することによって電子ビーム２に対して反対の電気及び磁気偏向（deflection）を除去することができる。
【００１５】
サンプル１５は、図２に示すように、パッド４３ａ，４３ｂが開口された半導体基板３１であり、マスク基板（図示せず）である場合もある。仮にサンプル１５がマスク基板であり該マスク基板が電子ビーム透過領域を有する場合には、電子ビーム２は静電透過レンズ２３を通過して透過電子検出器２５に入射して検出される。
【００１６】
ここで、図１及び図２を参照して、本発明が適用された浅ピットモニタリング装置を用いた浅いピットのインラインモニタリング方法の理論的な原理を説明する。
【００１７】
まず、本発明の浅いピットのインラインモニタリング方法にサンプル１５として適用される半導体基板を説明する。本発明が適用される半導体基板の一例は、パッド４３ａ，４３ｂが開口された半導体基板３１である。具体的には、この半導体基板３１はｐ型シリコン基板であり、この半導体基板３１上にはゲート酸化膜３３と、ポリシリコン膜３５及びタングステンシリサイド３７からなるゲート電極３５，３７と、ゲート電極３５，３７を絶縁する絶縁膜３９と、ＡｓやＰの不純物がドーピングされたｎ型ソース／ドレイン領域４１上にゲート電極３５，３７間に埋没されて形成されたパッド４３ａ，４３ｂとが設けられている。パッド４３ａ，４３ｂはＡｓやＰの不純物がドーピングされたポリシリコン膜であって導電膜である。
【００１８】
このようなサンプル１５用半導体基板３１は、半導体素子の製造工程中、パッド工程を終了した後の半導体基板であり、パッド４３ａ，４３ｂ内にある不純物の活性化及びパッド後続工程の熱処理に相当する損傷（ストレス）を与えるために、パッド４３ａ，４３ｂが開口された半導体基板３１は、例えば、８５０℃で１２０分間熱処理されている。
【００１９】
次に、図１に示す浅ピットモニタリング装置では、半導体基板３１上に浅いピット４５が存在しない場合、電子銃１から放射された電子は基板３１にうまく流れないため、負の電子がパッド４３ａの表面に堆積する。このようにパッド４３ａの表面に負の電子が堆積すると、図１に示す浅ピットモニタリング装置での測定時、パッド４３ａ表面の負の電子による反撥力のため、パッド４３ａの表面から二次電子がたくさん放出される。このように電子をたくさん放出したパッド４３ａは、隣接するパッド４３ｂに比べて相対的に明るい（明または白）イメージを有する。これに対し、半導体基板３１上に浅いピット４５があって漏れソースが存在する場合、上記と反対の現象、即ち、パッド４３ｂの表面に電子が堆積しないためパッド４３ｂの表面からの二次電子の放出が少なく、このパッド４３ｂは隣接するパッド４３ａに比べて暗い（暗または黒）イメージを有する。なお、パッド４３ａ，４３ｂが開口されていない場合も明るいイメージを有するが、このときは上記した浅いピットが存在する場合と比較するとき差があるため、パッドが開口されていない半導体基板であっても本発明を適用することができる。
【００２０】
図３は、本発明による浅いピットのインラインモニタリング方法を説明するためのフローチャートである。以下、図１乃至図３を参照して浅いピットのインラインモニタリング方法を説明する。
【００２１】
まず、図２に示すような複数のパッド４３ａ，４３ｂが開口された半導体基板３１を、図１に示す浅ピットモニタリング装置のサンプル１５の位置にローディングする（ステップ１００）。前記半導体基板３１は、半導体素子の製造中、インラインで、パッド用ポリシリコン膜を形成した後、化学機械的ポリシングを行って複数のパッド４３ａ，４３ｂが開口された半導体基板である。
【００２２】
次に、ローディングされた半導体基板３１をＸ軸及びＹ軸方向にスキャンしながらパッド４３ａ，４３ｂに浅ピットモニタリング装置の電子銃１から電子ビーム２を照射する（ステップ１０５）。これにより、半導体基板３１上に図２に示すような浅いピット４５が存在しない場合、電子銃１から放射された電子は基板３１にうまく流れないため、負の電子がパッド４３ａの表面に堆積する。これに対し、半導体基板３１上に浅いピット４５があって漏れソースが存在する場合、パッド４３ｂの表面に電子は堆積せずパッド４３ｂ及びソース／ドレイン領域４１を通じて半導体基板３１の方に抜ける。
【００２３】
次に、前記浅ピットモニタリング装置で電子ビームを半導体基板３１上に照射したときに複数のパッド４３ａ，４３ｂから放出される二次電子の数を二次電子検出器２１で検出する（ステップ１１０）。このとき、電子がたくさん堆積しているパッド４３ａの表面は、負の電子による反撥力のため、たくさんの二次電子が放出されてたくさん検出され、電子が堆積していないパッド４３ｂの表面は、少しの二次電子しか放出されず検出数は少ない。
【００２４】
次に、複数のパッド４３ａ，４３ｂの中の相互に隣接するパッド同士で検出された二次電子の数を比較して、黒または白にイメージ化することによって半導体基板３１上に浅いピット４５が発生しているか否かを判断する（ステップ１１５）。このとき、電子をたくさん放出したパッド４３ａは隣接するパッド４３ｂに比べて相対的に明るい（明または白）イメージを有する。これに対し、半導体基板３１上に浅いピット４５があって漏れソースが存在する場合には、パッド４３ｂの表面から放出される二次電子の数が少なく、当該パッド４３ｂは隣接するパッド４３ａに比べて暗い（暗または黒）イメージを有する。従って、測定データから、暗いパッドには浅いピットが存在し、明るいパッドには浅いピットが存在しないことが分かる。
【００２５】
図４（Ａ）乃至図５（Ｄ）は、図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの半導体基板マップ（ウェーハマップ）を示す図面である。
【００２６】
図４（Ａ）乃至図５（Ｄ）から、図４（Ａ）の半導体基板ではエッジ部分に主に暗いパッドが現れ、図４（Ｂ）の半導体基板では中央及びエッジ部分に主に暗いパッドが現れ、図５（Ｃ）の半導体基板では全体的に暗いパッドが現れ、図５（Ｄ）の半導体基板では主に中央に暗いパッドが現れている。このように暗いパッドが現れた部分は、前述したように、浅いピットが形成されている部分である。
【００２７】
図６は、図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの個数及びビットフェール数を示すグラフである。
【００２８】
グラフの横軸はパッドが開口された半導体基板の番号（ウェーハ番号）であり、縦軸は暗いパッド数及び半導体素子製造後のビットフェール数を示している。図６で、参照符号「ａ」は暗いパッド数であり、「ｂ」は常温で１２msec間隔で電圧を印加したとき測定したビットフェール数であり、「ｃ」は高温で６４msec間隔で電圧を印加したとき測定したビットフェール数である。暗いパッドの数が大きければ、即ち、浅いピットが多ければ、半導体素子の最終製造後ビットフェール数が大きくなることが分かる。
【００２９】
【発明の効果】
以上の説明から明らかなように、本発明によれば、浅ピットモニタリング装置を用いて、半導体素子の製造中、インラインで、浅いピットをモニタリングすることができる。これにより、浅いピットに関する測定結果を信頼できるようになり、半導体素子製造中、直ちにその結果をフィードバックして半導体素子の収率を向上させるのに利用できる。
【図面の簡単な説明】
【図１】 本発明が適用された浅ピットモニタリング装置の一例を示す概略図である。
【図２】 図１に示すサンプルとして本発明の浅いピットのインラインモニタリング方法が適用されるパッドが開口された半導体基板を示す断面図である。
【図３】 本発明による浅いピットのインラインモニタリング方法を説明するためのフローチャートである。
【図４】 図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの半導体基板マップを示す図面である。
【図５】 図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの半導体基板マップを示す図面である。
【図６】 図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの個数及びビットフェール数を示すグラフである。
【符号の説明】
１…電子銃
２…電子ビーム
３…銃アパーチャ
５…コンデンサレンズ
７…静電八極子
９…ビーム調節アパーチャ
１１…二十極子偏向器
１３…対物レンズ
１５…サンプル
１７…抽出電極
１９…ウィーンフィルタ
２１…二次電子検出器
２３…静電透過レンズ
２５…透過電子検出器
３１…半導体基板
３３…ゲート酸化膜
３５…ポリシリコン膜
３７…タングステンシリサイド
３９…絶縁膜
４１…ソース／ドレイン領域
４３ａ，４３ｂ…パッド
４５…浅いピット
【発明の属する技術分野】
本発明は、半導体基板上に存在する浅いピット（shallow pit）のインラインモニタリング方法に係り、より詳細には、半導体素子の製造中、インラインで、半導体基板上に存在する浅いピットをモニタリングする方法に関する。
【０００２】
【従来の技術】
半導体素子を高密度化しながら浅いトレンチ分離（shallow trench isolation：ＳＴＩ）工程を適用することが行われている。ところが、浅いトレンチ分離工程を利用する場合、最大の問題点は、半導体基板上において不純物や空孔等が適当な条件の下で浅いピット（浅い欠陥）に発展することである。前記条件には熱処理やストレスが含まれる。このような浅いピットは半導体素子のビットフェール（bit fail）やリフレッシュフェール（refresh fail）を起こして製造収率を減少させる。しかし、浅いピットはソース、即ち、電位を完全に除去できないため、適当なモニタリング方法を確保して単純に発生与件を避けうる工程条件を知るべきである。
【０００３】
一方、浅いピットは化学的な処理をしないと見えないだけでなく、半導体基板上に存在する欠陥で表面形態学的に全く影響を与えないため、パターンの歪みを検出するように設計された一般の映像測定装置によっては、浅いピットの発生有無を自動的にモニタリングできない。
【０００４】
従って、従来の浅いピットモニタリング方法では、一例として、一般の映像装置を利用して、人が半導体基板をスキャンして浅いピットの発生有無を判断していた。しかし、このように一般の映像装置を利用して人が半導体基板上の浅いピットをモニタリングする場合、その結果を十分に信じることができず、信頼性を確保できないという短所がある。
【０００５】
また、他の例としては、半導体素子を最終的に完成した後で実際にテストし、そのデータをフィードバックして浅いピットの発生有無を判断する方法がある。しかし、この方法は、半導体素子が完成するまで待たなければならず、多様な工程パラメータを考えるとき適切でない。
【０００６】
【発明が解決しようとする課題】
従って、本発明が解決しようとする技術的課題は、前述した問題点を解決するために、半導体素子の製造中、インラインで、半導体基板上に存在する浅いピットをモニタリングすることができる方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記の技術的課題を達成するために、本発明に係る半導体基板上に存在する浅いピットのインラインモニタリング方法は、半導体基板上に存在する浅いピットをインラインでモニタリングする方法において、半導体素子の製造中、インラインで、パッドが開口された半導体基板に電子ビームを照射した後、前記パッドから放出された二次電子の数によって前記半導体基板に浅いピットが発生しているか否かを判断することを特徴とする。
【０００８】
また、本発明に係る半導体基板上に存在する浅いピットのインラインモニタリング方法は、半導体基板上に存在する浅いピットをインラインでモニタリングする方法において、半導体素子の製造中、インラインで、複数のパッドが開口された半導体基板を浅ピットモニタリング装置にローディングする段階と、ローディングされた半導体基板をスキャンしながら前記複数のパッドに前記浅ピットモニタリング装置の電子銃から電子ビームを照射する段階と、電子ビームが照射された前記複数のパッドから放出される二次電子の数を二次電子検出器によって検出する段階と、相互に隣接するパッド同士で検出された二次電子の数を比較して前記半導体基板に浅いピットが発生しているか否かを判断する段階とを有することを特徴とする。
【０００９】
前記パッドが開口された半導体基板は熱処理された基板であり、前記パッドは半導体基板のソース／ドレイン領域上に形成されている。また、前記パッドは不純物がドーピングされたポリシリコン膜から形成されている。前記浅いピットの発生有無は、前記パッドから放出された二次電子の数を暗または明でイメージ化して判断される。
【００１０】
本発明は、半導体素子の製造中、直ちに浅いピットに対する結果をフィードバックして半導体素子の収率を向上させる場合に利用できる。
【００１１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明は色々な形態に変形でき、本発明の範囲が後述する実施の形態に限られるものと解釈されてはいけない。本実施の形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００１２】
図１は、本発明が適用された浅ピットモニタリング装置の一例を示す概略図であり、図２は、図１に示すサンプルとして本発明の浅いピットのインラインモニタリング方法が適用されるパッドが開口された半導体基板を示す断面図である。
【００１３】
図１に示す浅ピットモニタリング装置では、電子は電子銃１から放射されて銃アパーチャ３を通過する前に加速される。コンデンサレンズ５は分散する電子ビーム２を集束し、集束された電子ビーム２は非点収差（astigmatism）の訂正及び整列のために静電八極子（electrostatic octapole）７を通過し、この静電八極子７を通過した電子ビーム２は更にビーム調節アパーチャ９及び二十極子偏向器（icosapole deflector）１１を通過する。これらビーム調節アパーチャ９及び二十極子偏向器１１を通過した電子ビーム２は、対物レンズ１３を通過してサンプル１５に入射する。サンプル１５は図面には示されていないが、Ｘ軸及びＹ軸方向に移動できる。
【００１４】
そして、電子ビーム２が対物レンズ１３を通過した後サンプル１５に入射したときにサンプル１５から放出される二次電子は、抽出電極１７及びウィーンフィルタ（Wien filter）１９を通じて二次電子検出器２１によって検出される。このとき、抽出電極１７には正の電圧、例えば６００Ｖが印加され、サンプル１５には負の電圧、例えば−１００Ｖが印加されて、二次電子が少なくとも１００電子ボルトの運動エネルギーを有する状態でウィーンフィルタ１９を通過して二次電子検出器２１に移動して検出される。そして、ウィーンフィルタ１９は静電八極子と６０度磁界偏向器（magnetic field deflector）からなり、このウィーンフィルタ１９を調整することによって電子ビーム２に対して反対の電気及び磁気偏向（deflection）を除去することができる。
【００１５】
サンプル１５は、図２に示すように、パッド４３ａ，４３ｂが開口された半導体基板３１であり、マスク基板（図示せず）である場合もある。仮にサンプル１５がマスク基板であり該マスク基板が電子ビーム透過領域を有する場合には、電子ビーム２は静電透過レンズ２３を通過して透過電子検出器２５に入射して検出される。
【００１６】
ここで、図１及び図２を参照して、本発明が適用された浅ピットモニタリング装置を用いた浅いピットのインラインモニタリング方法の理論的な原理を説明する。
【００１７】
まず、本発明の浅いピットのインラインモニタリング方法にサンプル１５として適用される半導体基板を説明する。本発明が適用される半導体基板の一例は、パッド４３ａ，４３ｂが開口された半導体基板３１である。具体的には、この半導体基板３１はｐ型シリコン基板であり、この半導体基板３１上にはゲート酸化膜３３と、ポリシリコン膜３５及びタングステンシリサイド３７からなるゲート電極３５，３７と、ゲート電極３５，３７を絶縁する絶縁膜３９と、ＡｓやＰの不純物がドーピングされたｎ型ソース／ドレイン領域４１上にゲート電極３５，３７間に埋没されて形成されたパッド４３ａ，４３ｂとが設けられている。パッド４３ａ，４３ｂはＡｓやＰの不純物がドーピングされたポリシリコン膜であって導電膜である。
【００１８】
このようなサンプル１５用半導体基板３１は、半導体素子の製造工程中、パッド工程を終了した後の半導体基板であり、パッド４３ａ，４３ｂ内にある不純物の活性化及びパッド後続工程の熱処理に相当する損傷（ストレス）を与えるために、パッド４３ａ，４３ｂが開口された半導体基板３１は、例えば、８５０℃で１２０分間熱処理されている。
【００１９】
次に、図１に示す浅ピットモニタリング装置では、半導体基板３１上に浅いピット４５が存在しない場合、電子銃１から放射された電子は基板３１にうまく流れないため、負の電子がパッド４３ａの表面に堆積する。このようにパッド４３ａの表面に負の電子が堆積すると、図１に示す浅ピットモニタリング装置での測定時、パッド４３ａ表面の負の電子による反撥力のため、パッド４３ａの表面から二次電子がたくさん放出される。このように電子をたくさん放出したパッド４３ａは、隣接するパッド４３ｂに比べて相対的に明るい（明または白）イメージを有する。これに対し、半導体基板３１上に浅いピット４５があって漏れソースが存在する場合、上記と反対の現象、即ち、パッド４３ｂの表面に電子が堆積しないためパッド４３ｂの表面からの二次電子の放出が少なく、このパッド４３ｂは隣接するパッド４３ａに比べて暗い（暗または黒）イメージを有する。なお、パッド４３ａ，４３ｂが開口されていない場合も明るいイメージを有するが、このときは上記した浅いピットが存在する場合と比較するとき差があるため、パッドが開口されていない半導体基板であっても本発明を適用することができる。
【００２０】
図３は、本発明による浅いピットのインラインモニタリング方法を説明するためのフローチャートである。以下、図１乃至図３を参照して浅いピットのインラインモニタリング方法を説明する。
【００２１】
まず、図２に示すような複数のパッド４３ａ，４３ｂが開口された半導体基板３１を、図１に示す浅ピットモニタリング装置のサンプル１５の位置にローディングする（ステップ１００）。前記半導体基板３１は、半導体素子の製造中、インラインで、パッド用ポリシリコン膜を形成した後、化学機械的ポリシングを行って複数のパッド４３ａ，４３ｂが開口された半導体基板である。
【００２２】
次に、ローディングされた半導体基板３１をＸ軸及びＹ軸方向にスキャンしながらパッド４３ａ，４３ｂに浅ピットモニタリング装置の電子銃１から電子ビーム２を照射する（ステップ１０５）。これにより、半導体基板３１上に図２に示すような浅いピット４５が存在しない場合、電子銃１から放射された電子は基板３１にうまく流れないため、負の電子がパッド４３ａの表面に堆積する。これに対し、半導体基板３１上に浅いピット４５があって漏れソースが存在する場合、パッド４３ｂの表面に電子は堆積せずパッド４３ｂ及びソース／ドレイン領域４１を通じて半導体基板３１の方に抜ける。
【００２３】
次に、前記浅ピットモニタリング装置で電子ビームを半導体基板３１上に照射したときに複数のパッド４３ａ，４３ｂから放出される二次電子の数を二次電子検出器２１で検出する（ステップ１１０）。このとき、電子がたくさん堆積しているパッド４３ａの表面は、負の電子による反撥力のため、たくさんの二次電子が放出されてたくさん検出され、電子が堆積していないパッド４３ｂの表面は、少しの二次電子しか放出されず検出数は少ない。
【００２４】
次に、複数のパッド４３ａ，４３ｂの中の相互に隣接するパッド同士で検出された二次電子の数を比較して、黒または白にイメージ化することによって半導体基板３１上に浅いピット４５が発生しているか否かを判断する（ステップ１１５）。このとき、電子をたくさん放出したパッド４３ａは隣接するパッド４３ｂに比べて相対的に明るい（明または白）イメージを有する。これに対し、半導体基板３１上に浅いピット４５があって漏れソースが存在する場合には、パッド４３ｂの表面から放出される二次電子の数が少なく、当該パッド４３ｂは隣接するパッド４３ａに比べて暗い（暗または黒）イメージを有する。従って、測定データから、暗いパッドには浅いピットが存在し、明るいパッドには浅いピットが存在しないことが分かる。
【００２５】
図４（Ａ）乃至図５（Ｄ）は、図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの半導体基板マップ（ウェーハマップ）を示す図面である。
【００２６】
図４（Ａ）乃至図５（Ｄ）から、図４（Ａ）の半導体基板ではエッジ部分に主に暗いパッドが現れ、図４（Ｂ）の半導体基板では中央及びエッジ部分に主に暗いパッドが現れ、図５（Ｃ）の半導体基板では全体的に暗いパッドが現れ、図５（Ｄ）の半導体基板では主に中央に暗いパッドが現れている。このように暗いパッドが現れた部分は、前述したように、浅いピットが形成されている部分である。
【００２７】
図６は、図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの個数及びビットフェール数を示すグラフである。
【００２８】
グラフの横軸はパッドが開口された半導体基板の番号（ウェーハ番号）であり、縦軸は暗いパッド数及び半導体素子製造後のビットフェール数を示している。図６で、参照符号「ａ」は暗いパッド数であり、「ｂ」は常温で１２msec間隔で電圧を印加したとき測定したビットフェール数であり、「ｃ」は高温で６４msec間隔で電圧を印加したとき測定したビットフェール数である。暗いパッドの数が大きければ、即ち、浅いピットが多ければ、半導体素子の最終製造後ビットフェール数が大きくなることが分かる。
【００２９】
【発明の効果】
以上の説明から明らかなように、本発明によれば、浅ピットモニタリング装置を用いて、半導体素子の製造中、インラインで、浅いピットをモニタリングすることができる。これにより、浅いピットに関する測定結果を信頼できるようになり、半導体素子製造中、直ちにその結果をフィードバックして半導体素子の収率を向上させるのに利用できる。
【図面の簡単な説明】
【図１】 本発明が適用された浅ピットモニタリング装置の一例を示す概略図である。
【図２】 図１に示すサンプルとして本発明の浅いピットのインラインモニタリング方法が適用されるパッドが開口された半導体基板を示す断面図である。
【図３】 本発明による浅いピットのインラインモニタリング方法を説明するためのフローチャートである。
【図４】 図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの半導体基板マップを示す図面である。
【図５】 図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの半導体基板マップを示す図面である。
【図６】 図１に示す浅ピットモニタリング装置で電子ビームを照射したときの暗いパッドの個数及びビットフェール数を示すグラフである。
【符号の説明】
１…電子銃
２…電子ビーム
３…銃アパーチャ
５…コンデンサレンズ
７…静電八極子
９…ビーム調節アパーチャ
１１…二十極子偏向器
１３…対物レンズ
１５…サンプル
１７…抽出電極
１９…ウィーンフィルタ
２１…二次電子検出器
２３…静電透過レンズ
２５…透過電子検出器
３１…半導体基板
３３…ゲート酸化膜
３５…ポリシリコン膜
３７…タングステンシリサイド
３９…絶縁膜
４１…ソース／ドレイン領域
４３ａ，４３ｂ…パッド
４５…浅いピット
Claims (10)
- 半導体基板上に存在する浅いピットをインラインでモニタリングする方法において、
半導体素子の製造中、インラインで、パッドが開口された半導体基板に電子ビームを照射した後、前記パッドから放出された二次電子の数によって前記半導体基板に浅いピットが発生しているか否かを判断することを特徴とする浅いピットのインラインモニタリング方法。 - 前記パッドが開口された半導体基板は、熱処理された基板であることを特徴とする請求項１に記載の浅いピットのインラインモニタリング方法。
- 前記パッドは、半導体基板のソース／ドレイン領域上に形成されていることを特徴とする請求項１に記載の浅いピットのインラインモニタリング方法。
- 前記パッドは、不純物がドーピングされたポリシリコン膜からなることを特徴とする請求項１に記載の浅いピットのインラインモニタリング方法。
- 前記浅いピットの発生有無は、前記パッドから放出された二次電子の数を暗または明でイメージ化して判断することを特徴とする請求項１に記載の浅いピットのインラインモニタリング方法。
- 半導体基板上に存在する浅いピットをインラインでモニタリングする方法において、
半導体素子の製造中、インラインで、複数のパッドが開口された半導体基板を浅ピットモニタリング装置にローディングする段階と、
ローディングされた半導体基板をスキャンしながら前記複数のパッドに前記浅ピットモニタリング装置の電子銃から電子ビームを照射する段階と、
電子ビームが照射された前記複数のパッドから放出される二次電子の数を二次電子検出器によって検出する段階と、
相互に隣接するパッド同士で検出された二次電子の数を比較して前記半導体基板に浅いピットが発生しているか否かを判断する段階と、
を有することを特徴とする浅いピットのインラインモニタリング方法。 - 前記パッドが開口された半導体基板は、熱処理された基板であることを特徴とする請求項６に記載の浅いピットのインラインモニタリング方法。
- 前記パッドは、半導体基板のソース／ドレイン領域上に形成されていることを特徴とする請求項６に記載の浅いピットのインラインモニタリング方法。
- 前記パッドは、不純物がドーピングされたポリシリコン膜からなることを特徴とする請求項６に記載の浅いピットのインラインモニタリング方法。
- 前記浅いピットの発生有無は、前記パッドから放出された二次電子の数を暗または明でイメージ化して判断することを特徴とする請求項６に記載の浅いピットのインラインモニタリング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98P17992 | 1998-05-18 | ||
| KR1019980017992A KR100301040B1 (ko) | 1998-05-19 | 1998-05-19 | 반도체기판상에존재하는얕은핏트의인라인모니터링방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340290A JPH11340290A (ja) | 1999-12-10 |
| JP3830290B2 true JP3830290B2 (ja) | 2006-10-04 |
Family
ID=19537486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33478398A Expired - Fee Related JP3830290B2 (ja) | 1998-05-19 | 1998-11-25 | 半導体基板上に存在する浅いピットのインラインモニタリング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6100102A (ja) |
| JP (1) | JP3830290B2 (ja) |
| KR (1) | KR100301040B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010065639A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 반도체 소자의 콘택/비아 결함 검사방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065691B2 (ja) * | 1987-09-26 | 1994-01-19 | 株式会社東芝 | 半導体素子の試験方法および試験装置 |
| JPH03283544A (ja) * | 1990-03-30 | 1991-12-13 | Nec Corp | 半導体装置におけるコンタクトホールの導通性検査方法 |
| JPH06295945A (ja) * | 1993-04-08 | 1994-10-21 | Shin Etsu Handotai Co Ltd | 半導体製造プロセスの評価方法および装置 |
| EP0756318A1 (en) * | 1995-07-24 | 1997-01-29 | International Business Machines Corporation | Method for real-time in-situ monitoring of a trench formation process |
-
1998
- 1998-05-19 KR KR1019980017992A patent/KR100301040B1/ko not_active IP Right Cessation
- 1998-11-25 JP JP33478398A patent/JP3830290B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-10 US US09/265,840 patent/US6100102A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990085527A (ko) | 1999-12-06 |
| US6100102A (en) | 2000-08-08 |
| KR100301040B1 (ko) | 2001-09-06 |
| JPH11340290A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8124933B2 (en) | Mapping-projection-type electron beam apparatus for inspecting sample by using electrons emitted from the sample | |
| US20100279436A1 (en) | Inspection Method For Integrated Circuit Manufacturing Processes | |
| CN102569115B (zh) | 半导体器件缺陷的检测方法 | |
| KR100546289B1 (ko) | 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법 | |
| JP5386636B2 (ja) | 走査電子顕微鏡及び試料観察方法 | |
| JP5256788B2 (ja) | 炭化珪素半導体ウエハ中の転位検出方法および炭化珪素半導体装置の製造方法 | |
| JP3830290B2 (ja) | 半導体基板上に存在する浅いピットのインラインモニタリング方法 | |
| JP2002228562A (ja) | 透過型電子顕微鏡の試料作製方法 | |
| US20040113648A1 (en) | Method of exposing desired layers in a multi-layer semiconductor using focused ion beams for physical failure | |
| JP2011233651A (ja) | イオン注入状況の確認方法および半導体ウェーハの製造方法 | |
| KR20060070003A (ko) | 반도체 기판의 결함 검출 방법 | |
| JP2004239877A (ja) | 回路パターンの検査方法および半導体装置の製造方法 | |
| Wang et al. | Post-WCMP leakage detection and monitoring on 65-nm devices using an advanced e-beam inspection system | |
| US6524869B1 (en) | Method and apparatus for detecting ion implant induced defects | |
| Martin et al. | Enhancing Point Defect Isolation by Using Ionizing Radiation | |
| US20080160722A1 (en) | Method for manufacturing semiconductor device | |
| US6069074A (en) | Method of forming conductor shielding to prevent arcing effect during contact implant process | |
| JPS62271444A (ja) | 半導体ウエハの電子ビ−ムテスト | |
| JP2003066118A (ja) | 半導体装置の故障解析方法 | |
| Hsieh et al. | SEM Si dopant contrast enhancement using sample charging | |
| JP2005062132A (ja) | 半導体装置の検査方法および検査装置 | |
| KR100627514B1 (ko) | 반도체 소자의 미세결함 검출 방법 | |
| KR950002182B1 (ko) | 대전해소방법 | |
| JP3339516B2 (ja) | イオン注入方法及びイオン注入装置 | |
| KR20070104155A (ko) | 반도체소자의 미세결함 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051109 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |