JP2003066118A - 半導体装置の故障解析方法 - Google Patents
半導体装置の故障解析方法Info
- Publication number
- JP2003066118A JP2003066118A JP2001258959A JP2001258959A JP2003066118A JP 2003066118 A JP2003066118 A JP 2003066118A JP 2001258959 A JP2001258959 A JP 2001258959A JP 2001258959 A JP2001258959 A JP 2001258959A JP 2003066118 A JP2003066118 A JP 2003066118A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- semiconductor device
- oxide film
- failure analysis
- analysis method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート電極を除去せずにゲート酸化膜に存在
する欠陥を検出する。 【解決手段】 本発明の半導体装置の故障解析方法は、
半導体基板１上にゲート酸化膜３を介して形成されたゲ
ート電極４を有する半導体装置におけるリーク不良を解
析するものにおいて、前記ゲート電極４に電子ビームを
ある加速電圧で照射することで、前記ゲート酸化膜３に
チャージ・アップ現象を起こさせ、ゲート電極４に到達
した１次電子から放出される２次電子の量を検出するこ
とで、当該半導体装置が正常か否かを検出することを特
徴とする。
する欠陥を検出する。 【解決手段】 本発明の半導体装置の故障解析方法は、
半導体基板１上にゲート酸化膜３を介して形成されたゲ
ート電極４を有する半導体装置におけるリーク不良を解
析するものにおいて、前記ゲート電極４に電子ビームを
ある加速電圧で照射することで、前記ゲート酸化膜３に
チャージ・アップ現象を起こさせ、ゲート電極４に到達
した１次電子から放出される２次電子の量を検出するこ
とで、当該半導体装置が正常か否かを検出することを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の故障
解析方法に関し、更に言えば、ゲート電極を除去せず
に、ゲート酸化膜に存在する欠陥を検出する故障解析技
術に関する。
解析方法に関し、更に言えば、ゲート電極を除去せず
に、ゲート酸化膜に存在する欠陥を検出する故障解析技
術に関する。
【０００２】
【従来の技術】一般的に、ＬＳＩの故障原因の多くは電
気配線の断線ショートである。徹底的なクリーン活動を
行う現在でも欠陥の正体は異物であり、装置のチャンバ
ー内で発生するダストが原因となることが多い。
気配線の断線ショートである。徹底的なクリーン活動を
行う現在でも欠陥の正体は異物であり、装置のチャンバ
ー内で発生するダストが原因となることが多い。
【０００３】従来からＬＳＩの故障解析は、ＬＳＩテス
ター等により故障箇所を特定した後、適当な方法で薄膜
を一層ずつ除去し、故障箇所をＳＥＭや光学顕微鏡で観
察して欠陥を見つける観察方法が行われていた。
ター等により故障箇所を特定した後、適当な方法で薄膜
を一層ずつ除去し、故障箇所をＳＥＭや光学顕微鏡で観
察して欠陥を見つける観察方法が行われていた。
【０００４】ここで、ＬＳＩの不良トランジスタのゲー
ト電極を特定するには、チップに電気的な負荷を加え
て、状態設定を行って不良状態を再現させると同時に、
ホットエレクトロン解析や液晶解析を行うことで発光や
発熱を起こさせて故障箇所を可視化している。
ト電極を特定するには、チップに電気的な負荷を加え
て、状態設定を行って不良状態を再現させると同時に、
ホットエレクトロン解析や液晶解析を行うことで発光や
発熱を起こさせて故障箇所を可視化している。
【０００５】また、多層配線プロセスで通常のホットエ
レクトロン発光が困難な場合でもチップの裏面から発光
を検出する方法が成功している。
レクトロン発光が困難な場合でもチップの裏面から発光
を検出する方法が成功している。
【０００６】
【発明が解決しようとする課題】しかし、微細化の進ん
だＬＳＩでは集積度が余りにも高いため、この方法では
膨大なトランジスタの中で発光箇所がどこなのか、区別
できない。一例として発光解析の最も有効なＭＯＳ−Ｌ
ＳＩのリーク不良ではゲート電極下のゲート酸化膜に存
在する欠陥が不良原因だが、欠陥の存在はゲート電極を
除去しなければ確認できない。これが従来技術の大きな
課題であった。
だＬＳＩでは集積度が余りにも高いため、この方法では
膨大なトランジスタの中で発光箇所がどこなのか、区別
できない。一例として発光解析の最も有効なＭＯＳ−Ｌ
ＳＩのリーク不良ではゲート電極下のゲート酸化膜に存
在する欠陥が不良原因だが、欠陥の存在はゲート電極を
除去しなければ確認できない。これが従来技術の大きな
課題であった。
【０００７】従来のＭＯＳ−ＬＳＩのリーク不良はゲー
ト電極を除去しなければ、欠陥を確認できなかったが、
ゲート電極の除去技術は高度で多くの時間を費やすこと
になる。また、破壊検査であるため、失敗すると存在す
る欠陥を確認できなくなるという欠点もある。
ト電極を除去しなければ、欠陥を確認できなかったが、
ゲート電極の除去技術は高度で多くの時間を費やすこと
になる。また、破壊検査であるため、失敗すると存在す
る欠陥を確認できなくなるという欠点もある。
【０００８】
【課題を解決するための手段】そこで、上記課題に鑑み
本発明の半導体装置の故障解析方法は、半導体基板上に
ゲート酸化膜を介して形成されたゲート電極を有する半
導体装置におけるリーク不良を解析するものにおいて、
前記ゲート電極に電子ビームをある加速電圧で照射する
ことで、前記ゲート酸化膜にチャージ・アップ現象を起
こさせ、ゲート電極に到達した１次電子から放出される
２次電子の量を検出することで、当該半導体装置が正常
か否かを検出することを特徴とする。
本発明の半導体装置の故障解析方法は、半導体基板上に
ゲート酸化膜を介して形成されたゲート電極を有する半
導体装置におけるリーク不良を解析するものにおいて、
前記ゲート電極に電子ビームをある加速電圧で照射する
ことで、前記ゲート酸化膜にチャージ・アップ現象を起
こさせ、ゲート電極に到達した１次電子から放出される
２次電子の量を検出することで、当該半導体装置が正常
か否かを検出することを特徴とする。
【０００９】また、前記ゲート電極に照射される電子ビ
ームの加速電圧を、およそ３〜１５ｋＶ程度まで徐々に
上げていくことを特徴とするものである。
ームの加速電圧を、およそ３〜１５ｋＶ程度まで徐々に
上げていくことを特徴とするものである。
【００１０】更に、前記ゲート電極に照射される電子ビ
ームのビーム径は、通常使用のおよそ４〜５倍に拡大さ
せていることを特徴とするものである。
ームのビーム径は、通常使用のおよそ４〜５倍に拡大さ
せていることを特徴とするものである。
【００１１】
【発明の実施の形態】以下、本発明の半導体装置の故障
解析方法に係る一実施形態について図面を参照しながら
説明する。
解析方法に係る一実施形態について図面を参照しながら
説明する。
【００１２】ここで、本発明の特徴は、図２に示すよう
に少なくとも半導体基板１上に素子分離膜２及びゲート
酸化膜３が形成され、当該ゲート酸化膜３を介してゲー
ト電極４が形成され、当該ゲート電極４に隣接するよう
にソース・ドレイン領域（図示省略）が形成され、それ
らを被覆するように層間絶縁膜５が形成されて成る半導
体装置において、ゲート電極４を除去してゲート酸化膜
３を露出させなくても、ゲート酸化膜３に生じた欠陥の
存在を確認できる方法を提供するものである。
に少なくとも半導体基板１上に素子分離膜２及びゲート
酸化膜３が形成され、当該ゲート酸化膜３を介してゲー
ト電極４が形成され、当該ゲート電極４に隣接するよう
にソース・ドレイン領域（図示省略）が形成され、それ
らを被覆するように層間絶縁膜５が形成されて成る半導
体装置において、ゲート電極４を除去してゲート酸化膜
３を露出させなくても、ゲート酸化膜３に生じた欠陥の
存在を確認できる方法を提供するものである。
【００１３】そこで、ＭＯＳ−ＬＳＩのゲート酸化膜の
故障箇所を特定するために、以下の処理を試料に施す。
故障箇所を特定するために、以下の処理を試料に施す。
【００１４】先ず、図１に示すように第１にモールド樹
脂１１をオープナーを使って開封しチップ１２を露出さ
せる。
脂１１をオープナーを使って開封しチップ１２を露出さ
せる。
【００１５】第２に、チップの最表面の窒化膜等のパッ
シベーション膜（図示省略）をドライエッチング等で除
去する。
シベーション膜（図示省略）をドライエッチング等で除
去する。
【００１６】第３に、以降１層目のメタル配線（図示省
略）まで順次ドライエッチング等で除去し、図２に示す
ように層間絶縁膜（ＢＰＳＧ膜等）５まで露出させる。
尚、層間絶縁膜５の膜厚は６００〜８００ｎｍとする。
略）まで順次ドライエッチング等で除去し、図２に示す
ように層間絶縁膜（ＢＰＳＧ膜等）５まで露出させる。
尚、層間絶縁膜５の膜厚は６００〜８００ｎｍとする。
【００１７】第４に、図３に示すように試料１２ＡをＳ
ＥＭ１３内の作業台１４上に電子ビームが試料１２Ａに
垂直に照射されるようにセットする。１５はフィラメン
トで、１６，１７はレンズである。また、１８は２次電
子検出器である。
ＥＭ１３内の作業台１４上に電子ビームが試料１２Ａに
垂直に照射されるようにセットする。１５はフィラメン
トで、１６，１７はレンズである。また、１８は２次電
子検出器である。
【００１８】そして、第５に、前記試料１２Ａに電子ビ
ームを照射する。尚、このときの電子ビームは、およそ
３ｋ〜１５ｋＶの加速電圧で徐々に、その加速電圧を上
げていく。また、エネルギー密度を低下させるため、電
子ビームのビーム径は通常の使用条件の４〜５倍程度の
およそ１ｎｍ程度に拡大させておく。いわゆる、カメラ
での絞り動作と同様の作業である。
ームを照射する。尚、このときの電子ビームは、およそ
３ｋ〜１５ｋＶの加速電圧で徐々に、その加速電圧を上
げていく。また、エネルギー密度を低下させるため、電
子ビームのビーム径は通常の使用条件の４〜５倍程度の
およそ１ｎｍ程度に拡大させておく。いわゆる、カメラ
での絞り動作と同様の作業である。
【００１９】これにより、ある一定（本実施形態では、
およそ６．５ｋＶ）以上の加速電圧になると電子ビーム
は、図２及び図４に示すように層間絶縁膜５を貫通し、
ゲート電極４に到達する。尚、ゲート電極４の膜厚は４
００ｎｍとする。
およそ６．５ｋＶ）以上の加速電圧になると電子ビーム
は、図２及び図４に示すように層間絶縁膜５を貫通し、
ゲート電極４に到達する。尚、ゲート電極４の膜厚は４
００ｎｍとする。
【００２０】そして、電気的絶縁膜であるゲート酸化膜
３によりチャージ・アップ（帯電）が起きる。これは、
正常なＭＯＳトランジスタでは、配線のないゲート電極
４は電気的に浮遊状態のＭＯＳキャパシタとなるためで
ある。従って、到達した１次電子は、正常なゲート電極
３から２次電子を放出する。このようにゲート酸化膜３
がチャージ・アップすることで発生する２次電子量が増
加する。これを２次電子検出器１８で検出し、走査した
位置と２次電子の量を対応させて、白黒の画像を形成
し、画面表示させることで、ゲート酸化膜３に不良があ
るか否かが検出できる。
３によりチャージ・アップ（帯電）が起きる。これは、
正常なＭＯＳトランジスタでは、配線のないゲート電極
４は電気的に浮遊状態のＭＯＳキャパシタとなるためで
ある。従って、到達した１次電子は、正常なゲート電極
３から２次電子を放出する。このようにゲート酸化膜３
がチャージ・アップすることで発生する２次電子量が増
加する。これを２次電子検出器１８で検出し、走査した
位置と２次電子の量を対応させて、白黒の画像を形成
し、画面表示させることで、ゲート酸化膜３に不良があ
るか否かが検出できる。
【００２１】一方、ゲート酸化膜３Ａに欠陥が存在する
ゲート電極４では、図４に示すように１次電子が欠陥を
通して半導体基板１に抜けるため、チャージ・アップが
起きず、２次電子の放出がない。また、２次電子の放出
があったとしても、その放出量は正常なもの（図２に太
い矢印で示す）に比して少なくなるため（図４に細い矢
印で示す）、両者の識別は可能である。
ゲート電極４では、図４に示すように１次電子が欠陥を
通して半導体基板１に抜けるため、チャージ・アップが
起きず、２次電子の放出がない。また、２次電子の放出
があったとしても、その放出量は正常なもの（図２に太
い矢印で示す）に比して少なくなるため（図４に細い矢
印で示す）、両者の識別は可能である。
【００２２】その結果、層間絶縁膜を透かして正常なゲ
ート電極は白く見え、不良ゲートは黒く見えるので、故
障ゲートを識別できる。
ート電極は白く見え、不良ゲートは黒く見えるので、故
障ゲートを識別できる。
【００２３】このように本発明は、チャージ・アップを
起こす適正な加速電圧の電子ビームを照射することによ
り、ゲート電極上の電位を白黒のコントラストで可視化
する一種のＥＢテスターとしての機能をＳＥＭに持たせ
ることができる。尚、図２に点線矢印で示すように、電
子ビームを必要（例えば、２５ｋＶ）以上の加速電圧で
照射させた場合には、電子ビームはゲート酸化膜３をも
貫通してしまい、検出不可能になる。
起こす適正な加速電圧の電子ビームを照射することによ
り、ゲート電極上の電位を白黒のコントラストで可視化
する一種のＥＢテスターとしての機能をＳＥＭに持たせ
ることができる。尚、図２に点線矢印で示すように、電
子ビームを必要（例えば、２５ｋＶ）以上の加速電圧で
照射させた場合には、電子ビームはゲート酸化膜３をも
貫通してしまい、検出不可能になる。
【００２４】また、本実施形態では層間絶縁膜５を介し
てゲート電極４に電子ビームを照射する構成を採用して
いるが、本発明はこれに限らず、層間絶縁膜５を除去し
たものに対して本発明解析技術を適用するものであって
もよい。尚、この場合の電子ビームの加速電圧は、およ
そ１．５ｋＶ程度あれば良い。
てゲート電極４に電子ビームを照射する構成を採用して
いるが、本発明はこれに限らず、層間絶縁膜５を除去し
たものに対して本発明解析技術を適用するものであって
もよい。尚、この場合の電子ビームの加速電圧は、およ
そ１．５ｋＶ程度あれば良い。
【００２５】
【発明の効果】本発明によれば、非破壊検査である電子
ビーム照射により、ゲート電極を除去しなくてもリーク
している不良ＭＯＳトランジスタの故障箇所を特定でき
るため、故障解析の作業性が向上する。
ビーム照射により、ゲート電極を除去しなくてもリーク
している不良ＭＯＳトランジスタの故障箇所を特定でき
るため、故障解析の作業性が向上する。
【図１】本発明の一実施形態の半導体装置の故障解析方
法を示す斜視図である。
法を示す斜視図である。
【図２】本発明の一実施形態の半導体装置の故障解析方
法を示す断面図である。
法を示す断面図である。
【図３】本発明の一実施形態の半導体装置の故障解析方
法を示すＳＥＭ原理図である。
法を示すＳＥＭ原理図である。
【図４】本発明の一実施形態の半導体装置の故障解析方
法を示す断面図である。
法を示す断面図である。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2G011 AA01 AE03
2G014 AA02 AA03 AB59 AC06 AC11
2G132 AA00 AD15 AF13 AL00
4M106 AA02 BA02 CA45 DB05 DJ23
5F140 AA37 BF01 CB01 CC01 CC07
CC08
Claims (4)
- 【請求項１】 半導体基板上にゲート酸化膜を介して形
成されたゲート電極を有する半導体装置におけるリーク
不良を解析する半導体装置の故障解析方法において、 前記ゲート電極に電子ビームをある加速電圧で照射する
ことで、前記ゲート酸化膜にチャージ・アップ現象を起
こさせることを特徴とする半導体装置の故障解析方法。 - 【請求項２】 前記ゲート電極に電子ビームをある加速
電圧で照射することで、前記ゲート酸化膜にチャージ・
アップ現象を起こさせ、前記ゲート電極から放出される
２次電子の量を検出することを特徴とする請求項１に記
載の半導体装置の故障解析方法。 - 【請求項３】 前記ゲート電極に照射される電子ビーム
の加速電圧を、およそ３〜１５ｋＶ程度まで徐々に上げ
ていくことを特徴とする請求項１あるいは請求項２に記
載の半導体装置の故障解析方法。 - 【請求項４】 前記ゲート電極に照射される電子ビーム
のビーム径を、通常使用のおよそ４〜５倍に拡大させて
いることを特徴とする請求項１あるいは請求項２に記載
の半導体装置の故障解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258959A JP2003066118A (ja) | 2001-08-29 | 2001-08-29 | 半導体装置の故障解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258959A JP2003066118A (ja) | 2001-08-29 | 2001-08-29 | 半導体装置の故障解析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003066118A true JP2003066118A (ja) | 2003-03-05 |
Family
ID=19086393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001258959A Pending JP2003066118A (ja) | 2001-08-29 | 2001-08-29 | 半導体装置の故障解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003066118A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812050B1 (en) * | 2003-06-13 | 2004-11-02 | Texas Instruments Incorporated | System and method of evaluating gate oxide integrity for semiconductor microchips |
| JP2006284590A (ja) * | 2005-04-04 | 2006-10-19 | Fei Co | 電子ビームを用いた表面下の画像化 |
| CN103926264A (zh) * | 2014-03-04 | 2014-07-16 | 武汉新芯集成电路制造有限公司 | 栅氧化层失效点的定位方法 |
| CN112834846A (zh) * | 2020-12-31 | 2021-05-25 | 中国科学院电工研究所 | 一种有源加速半导体器件辐照失效的方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61207028A (ja) * | 1985-03-11 | 1986-09-13 | Nippon Telegr & Teleph Corp <Ntt> | 電子デバイスの試験方法 |
| JPS6231931A (ja) * | 1985-08-05 | 1987-02-10 | Nippon Telegr & Teleph Corp <Ntt> | 電子ビ−ム照射装置および該装置による試験、測定方法 |
| JPH0590583A (ja) * | 1991-09-27 | 1993-04-09 | Nec Kansai Ltd | 半導体装置 |
| JPH08115963A (ja) * | 1994-10-13 | 1996-05-07 | Sony Corp | 絶縁膜のリーク検出方法 |
| JPH1010208A (ja) * | 1996-06-24 | 1998-01-16 | Nec Corp | 半導体集積回路の故障解析方法 |
| JPH1187444A (ja) * | 1997-09-02 | 1999-03-30 | Nec Corp | 半導体装置の故障解析方法 |
| JPH11219993A (ja) * | 1998-01-30 | 1999-08-10 | Toshiba Corp | 半導体装置のスクリーニング方法 |
| JP2000003946A (ja) * | 1998-06-15 | 2000-01-07 | Denso Corp | 炭化珪素半導体基板の検査方法 |
| JP2000299361A (ja) * | 1999-04-16 | 2000-10-24 | Hitachi Ltd | 荷電ビーム処理装置およびその方法、半導体の不良解析方法並びに試料の真空内評価装置 |
| JP2000311929A (ja) * | 1999-04-28 | 2000-11-07 | Nec Corp | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 |
| JP2001050919A (ja) * | 1999-08-05 | 2001-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 内部構造観察方法 |
| JP2001185592A (ja) * | 1999-12-27 | 2001-07-06 | Toshiba Corp | 検査装置および検査方法 |
-
2001
- 2001-08-29 JP JP2001258959A patent/JP2003066118A/ja active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61207028A (ja) * | 1985-03-11 | 1986-09-13 | Nippon Telegr & Teleph Corp <Ntt> | 電子デバイスの試験方法 |
| JPS6231931A (ja) * | 1985-08-05 | 1987-02-10 | Nippon Telegr & Teleph Corp <Ntt> | 電子ビ−ム照射装置および該装置による試験、測定方法 |
| JPH0590583A (ja) * | 1991-09-27 | 1993-04-09 | Nec Kansai Ltd | 半導体装置 |
| JPH08115963A (ja) * | 1994-10-13 | 1996-05-07 | Sony Corp | 絶縁膜のリーク検出方法 |
| JPH1010208A (ja) * | 1996-06-24 | 1998-01-16 | Nec Corp | 半導体集積回路の故障解析方法 |
| JPH1187444A (ja) * | 1997-09-02 | 1999-03-30 | Nec Corp | 半導体装置の故障解析方法 |
| JPH11219993A (ja) * | 1998-01-30 | 1999-08-10 | Toshiba Corp | 半導体装置のスクリーニング方法 |
| JP2000003946A (ja) * | 1998-06-15 | 2000-01-07 | Denso Corp | 炭化珪素半導体基板の検査方法 |
| JP2000299361A (ja) * | 1999-04-16 | 2000-10-24 | Hitachi Ltd | 荷電ビーム処理装置およびその方法、半導体の不良解析方法並びに試料の真空内評価装置 |
| JP2000311929A (ja) * | 1999-04-28 | 2000-11-07 | Nec Corp | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 |
| JP2001050919A (ja) * | 1999-08-05 | 2001-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 内部構造観察方法 |
| JP2001185592A (ja) * | 1999-12-27 | 2001-07-06 | Toshiba Corp | 検査装置および検査方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812050B1 (en) * | 2003-06-13 | 2004-11-02 | Texas Instruments Incorporated | System and method of evaluating gate oxide integrity for semiconductor microchips |
| US6963206B2 (en) | 2003-06-13 | 2005-11-08 | Texas Instruments Incorporated | System and method of evaluating gate oxide integrity for semiconductor microchips |
| JP2006284590A (ja) * | 2005-04-04 | 2006-10-19 | Fei Co | 電子ビームを用いた表面下の画像化 |
| CN103926264A (zh) * | 2014-03-04 | 2014-07-16 | 武汉新芯集成电路制造有限公司 | 栅氧化层失效点的定位方法 |
| CN112834846A (zh) * | 2020-12-31 | 2021-05-25 | 中国科学院电工研究所 | 一种有源加速半导体器件辐照失效的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6909092B2 (en) | Electron beam apparatus and device manufacturing method using same | |
| JP3973372B2 (ja) | 荷電粒子線を用いた基板検査装置および基板検査方法 | |
| JP5284792B2 (ja) | 検査サンプル上で検出された欠陥分類のための方法とシステム | |
| US7351968B1 (en) | Multi-pixel electron emission die-to-die inspection | |
| US7973281B2 (en) | Semiconductor substrate, substrate inspection method, semiconductor device manufacturing method, and inspection apparatus | |
| JP2005286161A (ja) | 形状修復方法及び装置、並びにそれらを用いた半導体デバイス製造方法 | |
| JP4695909B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2010206013A (ja) | 半導体基板の検査方法および検査装置 | |
| JP2008016858A (ja) | 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置 | |
| JP2003066118A (ja) | 半導体装置の故障解析方法 | |
| JP2002228608A (ja) | 半導体素子の電気的欠陥検査装置、これを用いた半導体素子の電気的欠陥検査方法 | |
| JP2953751B2 (ja) | 半導体装置の検査方法 | |
| JP3905709B2 (ja) | 欠陥検査装置及び該装置を用いた半導体デバイス製造方法 | |
| JP5733011B2 (ja) | 欠陥検査方法、半導体装置の製造方法及び欠陥検査装置 | |
| JP2976943B2 (ja) | 半導体装置の故障解析方法 | |
| JP2006003370A (ja) | 荷電粒子線を用いた基板検査装置および基板検査方法 | |
| JP2003066117A (ja) | 半導体装置の故障解析方法 | |
| JPH118278A (ja) | 荷電粒子ビームによる半導体ウエハー検査装置及び検査方法 | |
| KR100576474B1 (ko) | 반도체 소자의 미세 결함 검출 방법 | |
| JPS62271444A (ja) | 半導体ウエハの電子ビ−ムテスト | |
| Hendricks et al. | Characterization of a new automated electron-beam wafer inspection system | |
| JP2003279445A (ja) | 不良画素解析方法及びシリコンチップベースド反射型液晶素子の製造方法 | |
| JP2002270655A (ja) | 半導体装置の製造方法 | |
| JP2008147679A (ja) | 電子線応用装置 | |
| JP2003130922A (ja) | 半導体装置の故障解析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120614 |