JPH11340290A - 半導体基板上に存在する浅いピットのインラインモニタリング方法 - Google Patents
半導体基板上に存在する浅いピットのインラインモニタリング方法Info
- Publication number
- JPH11340290A JPH11340290A JP10334783A JP33478398A JPH11340290A JP H11340290 A JPH11340290 A JP H11340290A JP 10334783 A JP10334783 A JP 10334783A JP 33478398 A JP33478398 A JP 33478398A JP H11340290 A JPH11340290 A JP H11340290A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- pad
- shallow
- shallow pit
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
Abstract
基板上に存在する浅いピットをモニタリングできる方法
を提供する。 【解決手段】 半導体素子の製造中、インラインで、パ
ッドが開口された半導体基板に電子ビームを照射した
後、パッドから放出された二次電子の数によって半導体
基板に浅いピットが発生しているか否かを判断する。こ
れにより、半導体素子製造中、直ちにその結果をフィー
ドバックして半導体素子の収率の向上に利用できる。
Description
在する浅いピット(shallow pit)のインラインモニタ
リング方法に係り、より詳細には、半導体素子の製造
中、インラインで、半導体基板上に存在する浅いピット
をモニタリングする方法に関する。
ンチ分離(shallow trench isolation:STI)工程を
適用することが行われている。ところが、浅いトレンチ
分離工程を利用する場合、最大の問題点は、半導体基板
上において不純物や空孔等が適当な条件の下で浅いピッ
ト(浅い欠陥)に発展することである。前記条件には熱
処理やストレスが含まれる。このような浅いピットは半
導体素子のビットフェール(bit fail)やリフレッシュ
フェール(refresh fail)を起こして製造収率を減少さ
せる。しかし、浅いピットはソース、即ち、電位を完全
に除去できないため、適当なモニタリング方法を確保し
て単純に発生与件を避けうる工程条件を知るべきであ
る。
と見えないだけでなく、半導体基板上に存在する欠陥で
表面形態学的に全く影響を与えないため、パターンの歪
みを検出するように設計された一般の映像測定装置によ
っては、浅いピットの発生有無を自動的にモニタリング
できない。
法では、一例として、一般の映像装置を利用して、人が
半導体基板をスキャンして浅いピットの発生有無を判断
していた。しかし、このように一般の映像装置を利用し
て人が半導体基板上の浅いピットをモニタリングする場
合、その結果を十分に信じることができず、信頼性を確
保できないという短所がある。
的に完成した後で実際にテストし、そのデータをフィー
ドバックして浅いピットの発生有無を判断する方法があ
る。しかし、この方法は、半導体素子が完成するまで待
たなければならず、多様な工程パラメータを考えるとき
適切でない。
しようとする技術的課題は、前述した問題点を解決する
ために、半導体素子の製造中、インラインで、半導体基
板上に存在する浅いピットをモニタリングすることがで
きる方法を提供することにある。
するために、本発明に係る半導体基板上に存在する浅い
ピットのインラインモニタリング方法は、半導体基板上
に存在する浅いピットをインラインでモニタリングする
方法において、半導体素子の製造中、インラインで、パ
ッドが開口された半導体基板に電子ビームを照射した
後、前記パッドから放出された二次電子の数によって前
記半導体基板に浅いピットが発生しているか否かを判断
することを特徴とする。
る浅いピットのインラインモニタリング方法は、半導体
基板上に存在する浅いピットをインラインでモニタリン
グする方法において、半導体素子の製造中、インライン
で、複数のパッドが開口された半導体基板を浅ピットモ
ニタリング装置にローディングする段階と、ローディン
グされた半導体基板をスキャンしながら前記複数のパッ
ドに前記浅ピットモニタリング装置の電子銃から電子ビ
ームを照射する段階と、電子ビームが照射された前記複
数のパッドから放出される二次電子の数を二次電子検出
器によって検出する段階と、相互に隣接するパッド同士
で検出された二次電子の数を比較して前記半導体基板に
浅いピットが発生しているか否かを判断する段階とを有
することを特徴とする。
理された基板であり、前記パッドは半導体基板のソース
/ドレイン領域上に形成されている。また、前記パッド
は不純物がドーピングされたポリシリコン膜から形成さ
れている。前記浅いピットの発生有無は、前記パッドか
ら放出された二次電子の数を暗または明でイメージ化し
て判断される。
いピットに対する結果をフィードバックして半導体素子
の収率を向上させる場合に利用できる。
発明の望ましい実施の形態を詳細に説明する。しかし、
本発明は色々な形態に変形でき、本発明の範囲が後述す
る実施の形態に限られるものと解釈されてはいけない。
本実施の形態は当業界で平均的な知識を有する者に本発
明をより完全に説明するために提供されるものである。
タリング装置の一例を示す概略図であり、図2は、図1
に示すサンプルとして本発明の浅いピットのインライン
モニタリング方法が適用されるパッドが開口された半導
体基板を示す断面図である。
は、電子は電子銃1から放射されて銃アパーチャ3を通
過する前に加速される。コンデンサレンズ5は分散する
電子ビーム2を集束し、集束された電子ビーム2は非点
収差(astigmatism)の訂正及び整列のために静電八極
子(electrostatic octapole)7を通過し、この静電八
極子7を通過した電子ビーム2は更にビーム調節アパー
チャ9及び二十極子偏向器(icosapole deflector)1
1を通過する。これらビーム調節アパーチャ9及び二十
極子偏向器11を通過した電子ビーム2は、対物レンズ
13を通過してサンプル15に入射する。サンプル15
は図面には示されていないが、X軸及びY軸方向に移動
できる。
通過した後サンプル15に入射したときにサンプル15
から放出される二次電子は、抽出電極17及びウィーン
フィルタ(Wien filter)19を通じて二次電子検出器
21によって検出される。このとき、抽出電極17には
正の電圧、例えば600Vが印加され、サンプル15に
は負の電圧、例えば−100Vが印加されて、二次電子
が少なくとも100電子ボルトの運動エネルギーを有す
る状態でウィーンフィルタ19を通過して二次電子検出
器21に移動して検出される。そして、ウィーンフィル
タ19は静電八極子と60度磁界偏向器(magnetic fie
ld deflector)からなり、このウィーンフィルタ19を
調整することによって電子ビーム2に対して反対の電気
及び磁気偏向(deflection)を除去することができる。
ド43a,43bが開口された半導体基板31であり、
マスク基板(図示せず)である場合もある。仮にサンプ
ル15がマスク基板であり該マスク基板が電子ビーム透
過領域を有する場合には、電子ビーム2は静電透過レン
ズ23を通過して透過電子検出器25に入射して検出さ
れる。
が適用された浅ピットモニタリング装置を用いた浅いピ
ットのインラインモニタリング方法の理論的な原理を説
明する。
ニタリング方法にサンプル15として適用される半導体
基板を説明する。本発明が適用される半導体基板の一例
は、パッド43a,43bが開口された半導体基板31
である。具体的には、この半導体基板31はp型シリコ
ン基板であり、この半導体基板31上にはゲート酸化膜
33と、ポリシリコン膜35及びタングステンシリサイ
ド37からなるゲート電極35,37と、ゲート電極3
5,37を絶縁する絶縁膜39と、AsやPの不純物が
ドーピングされたn型ソース/ドレイン領域41上にゲ
ート電極35,37間に埋没されて形成されたパッド4
3a,43bとが設けられている。パッド43a,43
bはAsやPの不純物がドーピングされたポリシリコン
膜であって導電膜である。
は、半導体素子の製造工程中、パッド工程を終了した後
の半導体基板であり、パッド43a,43b内にある不
純物の活性化及びパッド後続工程の熱処理に相当する損
傷(ストレス)を与えるために、パッド43a,43b
が開口された半導体基板31は、例えば、850℃で1
20分間熱処理されている。
置では、半導体基板31上に浅いピット45が存在しな
い場合、電子銃1から放射された電子は基板31にうま
く流れないため、負の電子がパッド43aの表面に堆積
する。このようにパッド43aの表面に負の電子が堆積
すると、図1に示す浅ピットモニタリング装置での測定
時、パッド43a表面の負の電子による反撥力のため、
パッド43aの表面から二次電子がたくさん放出され
る。このように電子をたくさん放出したパッド43a
は、隣接するパッド43bに比べて相対的に明るい(明
または白)イメージを有する。これに対し、半導体基板
31上に浅いピット45があって漏れソースが存在する
場合、上記と反対の現象、即ち、パッド43bの表面に
電子が堆積しないためパッド43bの表面からの二次電
子の放出が少なく、このパッド43bは隣接するパッド
43aに比べて暗い(暗または黒)イメージを有する。
なお、パッド43a,43bが開口されていない場合も
明るいイメージを有するが、このときは上記した浅いピ
ットが存在する場合と比較するとき差があるため、パッ
ドが開口されていない半導体基板であっても本発明を適
用することができる。
インモニタリング方法を説明するためのフローチャート
である。以下、図1乃至図3を参照して浅いピットのイ
ンラインモニタリング方法を説明する。
a,43bが開口された半導体基板31を、図1に示す
浅ピットモニタリング装置のサンプル15の位置にロー
ディングする(ステップ100)。前記半導体基板31
は、半導体素子の製造中、インラインで、パッド用ポリ
シリコン膜を形成した後、化学機械的ポリシングを行っ
て複数のパッド43a,43bが開口された半導体基板
である。
をX軸及びY軸方向にスキャンしながらパッド43a,
43bに浅ピットモニタリング装置の電子銃1から電子
ビーム2を照射する(ステップ105)。これにより、
半導体基板31上に図2に示すような浅いピット45が
存在しない場合、電子銃1から放射された電子は基板3
1にうまく流れないため、負の電子がパッド43aの表
面に堆積する。これに対し、半導体基板31上に浅いピ
ット45があって漏れソースが存在する場合、パッド4
3bの表面に電子は堆積せずパッド43b及びソース/
ドレイン領域41を通じて半導体基板31の方に抜け
る。
子ビームを半導体基板31上に照射したときに複数のパ
ッド43a,43bから放出される二次電子の数を二次
電子検出器21で検出する(ステップ110)。このと
き、電子がたくさん堆積しているパッド43aの表面
は、負の電子による反撥力のため、たくさんの二次電子
が放出されてたくさん検出され、電子が堆積していない
パッド43bの表面は、少しの二次電子しか放出されず
検出数は少ない。
相互に隣接するパッド同士で検出された二次電子の数を
比較して、黒または白にイメージ化することによって半
導体基板31上に浅いピット45が発生しているか否か
を判断する(ステップ115)。このとき、電子をたく
さん放出したパッド43aは隣接するパッド43bに比
べて相対的に明るい(明または白)イメージを有する。
これに対し、半導体基板31上に浅いピット45があっ
て漏れソースが存在する場合には、パッド43bの表面
から放出される二次電子の数が少なく、当該パッド43
bは隣接するパッド43aに比べて暗い(暗または黒)
イメージを有する。従って、測定データから、暗いパッ
ドには浅いピットが存在し、明るいパッドには浅いピッ
トが存在しないことが分かる。
浅ピットモニタリング装置で電子ビームを照射したとき
の暗いパッドの半導体基板マップ(ウェーハマップ)を
示す図面である。
(A)の半導体基板ではエッジ部分に主に暗いパッドが
現れ、図4(B)の半導体基板では中央及びエッジ部分
に主に暗いパッドが現れ、図5(C)の半導体基板では
全体的に暗いパッドが現れ、図5(D)の半導体基板で
は主に中央に暗いパッドが現れている。このように暗い
パッドが現れた部分は、前述したように、浅いピットが
形成されている部分である。
装置で電子ビームを照射したときの暗いパッドの個数及
びビットフェール数を示すグラフである。
基板の番号(ウェーハ番号)であり、縦軸は暗いパッド
数及び半導体素子製造後のビットフェール数を示してい
る。図6で、参照符号「a」は暗いパッド数であり、
「b」は常温で12msec間隔で電圧を印加したとき測定
したビットフェール数であり、「c」は高温で64msec
間隔で電圧を印加したとき測定したビットフェール数で
ある。暗いパッドの数が大きければ、即ち、浅いピット
が多ければ、半導体素子の最終製造後ビットフェール数
が大きくなることが分かる。
によれば、浅ピットモニタリング装置を用いて、半導体
素子の製造中、インラインで、浅いピットをモニタリン
グすることができる。これにより、浅いピットに関する
測定結果を信頼できるようになり、半導体素子製造中、
直ちにその結果をフィードバックして半導体素子の収率
を向上させるのに利用できる。
置の一例を示す概略図である。
トのインラインモニタリング方法が適用されるパッドが
開口された半導体基板を示す断面図である。
リング方法を説明するためのフローチャートである。
ビームを照射したときの暗いパッドの半導体基板マップ
を示す図面である。
ビームを照射したときの暗いパッドの半導体基板マップ
を示す図面である。
ビームを照射したときの暗いパッドの個数及びビットフ
ェール数を示すグラフである。
Claims (10)
- 【請求項1】 半導体基板上に存在する浅いピットをイ
ンラインでモニタリングする方法において、 半導体素子の製造中、インラインで、パッドが開口され
た半導体基板に電子ビームを照射した後、前記パッドか
ら放出された二次電子の数によって前記半導体基板に浅
いピットが発生しているか否かを判断することを特徴と
する浅いピットのインラインモニタリング方法。 - 【請求項2】 前記パッドが開口された半導体基板は、
熱処理された基板であることを特徴とする請求項1に記
載の浅いピットのインラインモニタリング方法。 - 【請求項3】 前記パッドは、半導体基板のソース/ド
レイン領域上に形成されていることを特徴とする請求項
1に記載の浅いピットのインラインモニタリング方法。 - 【請求項4】 前記パッドは、不純物がドーピングされ
たポリシリコン膜からなることを特徴とする請求項1に
記載の浅いピットのインラインモニタリング方法。 - 【請求項5】 前記浅いピットの発生有無は、前記パッ
ドから放出された二次電子の数を暗または明でイメージ
化して判断することを特徴とする請求項1に記載の浅い
ピットのインラインモニタリング方法。 - 【請求項6】 半導体基板上に存在する浅いピットをイ
ンラインでモニタリングする方法において、 半導体素子の製造中、インラインで、複数のパッドが開
口された半導体基板を浅ピットモニタリング装置にロー
ディングする段階と、 ローディングされた半導体基板をスキャンしながら前記
複数のパッドに前記浅ピットモニタリング装置の電子銃
から電子ビームを照射する段階と、 電子ビームが照射された前記複数のパッドから放出され
る二次電子の数を二次電子検出器によって検出する段階
と、 相互に隣接するパッド同士で検出された二次電子の数を
比較して前記半導体基板に浅いピットが発生しているか
否かを判断する段階と、 を有することを特徴とする浅いピットのインラインモニ
タリング方法。 - 【請求項7】 前記パッドが開口された半導体基板は、
熱処理された基板であることを特徴とする請求項6に記
載の浅いピットのインラインモニタリング方法。 - 【請求項8】 前記パッドは、半導体基板のソース/ド
レイン領域上に形成されていることを特徴とする請求項
6に記載の浅いピットのインラインモニタリング方法。 - 【請求項9】 前記パッドは、不純物がドーピングされ
たポリシリコン膜からなることを特徴とする請求項6に
記載の浅いピットのインラインモニタリング方法。 - 【請求項10】 前記浅いピットの発生有無は、前記パ
ッドから放出された二次電子の数を暗または明でイメー
ジ化して判断することを特徴とする請求項6に記載の浅
いピットのインラインモニタリング方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR98P17992 | 1998-05-18 | ||
KR1019980017992A KR100301040B1 (ko) | 1998-05-19 | 1998-05-19 | 반도체기판상에존재하는얕은핏트의인라인모니터링방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340290A true JPH11340290A (ja) | 1999-12-10 |
JP3830290B2 JP3830290B2 (ja) | 2006-10-04 |
Family
ID=19537486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33478398A Expired - Fee Related JP3830290B2 (ja) | 1998-05-19 | 1998-11-25 | 半導体基板上に存在する浅いピットのインラインモニタリング方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6100102A (ja) |
JP (1) | JP3830290B2 (ja) |
KR (1) | KR100301040B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010065639A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 반도체 소자의 콘택/비아 결함 검사방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065691B2 (ja) * | 1987-09-26 | 1994-01-19 | 株式会社東芝 | 半導体素子の試験方法および試験装置 |
JPH03283544A (ja) * | 1990-03-30 | 1991-12-13 | Nec Corp | 半導体装置におけるコンタクトホールの導通性検査方法 |
JPH06295945A (ja) * | 1993-04-08 | 1994-10-21 | Shin Etsu Handotai Co Ltd | 半導体製造プロセスの評価方法および装置 |
EP0756318A1 (en) * | 1995-07-24 | 1997-01-29 | International Business Machines Corporation | Method for real-time in-situ monitoring of a trench formation process |
-
1998
- 1998-05-19 KR KR1019980017992A patent/KR100301040B1/ko not_active IP Right Cessation
- 1998-11-25 JP JP33478398A patent/JP3830290B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-10 US US09/265,840 patent/US6100102A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19990085527A (ko) | 1999-12-06 |
JP3830290B2 (ja) | 2006-10-04 |
KR100301040B1 (ko) | 2001-09-06 |
US6100102A (en) | 2000-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7005641B2 (en) | Electron beam apparatus and a device manufacturing method by using said electron beam apparatus | |
US20060022295A1 (en) | Evaluation method and manufacturing method of semiconductor device | |
US8124933B2 (en) | Mapping-projection-type electron beam apparatus for inspecting sample by using electrons emitted from the sample | |
US10823683B1 (en) | Method for detecting defects in deep features with laser enhanced electron tunneling effect | |
US20090184255A1 (en) | Inspection method and inspection system using charged particle beam | |
US10274537B2 (en) | Test device for defect inspection | |
JP2000314710A (ja) | 回路パターンの検査方法及び検査装置 | |
JP5386636B2 (ja) | 走査電子顕微鏡及び試料観察方法 | |
KR100546289B1 (ko) | 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법 | |
JP5256788B2 (ja) | 炭化珪素半導体ウエハ中の転位検出方法および炭化珪素半導体装置の製造方法 | |
US20140253137A1 (en) | Test pattern design for semiconductor devices and method of utilizing thereof | |
US6727501B1 (en) | Method for detecting over-etch defects | |
JP3830290B2 (ja) | 半導体基板上に存在する浅いピットのインラインモニタリング方法 | |
US20040113648A1 (en) | Method of exposing desired layers in a multi-layer semiconductor using focused ion beams for physical failure | |
JP5440360B2 (ja) | イオン注入状況の確認方法および半導体ウェーハの製造方法 | |
US11764116B2 (en) | Method and structure for detecting physical short-circuit defect between first metal layer and gate below | |
KR20060070003A (ko) | 반도체 기판의 결함 검출 방법 | |
JP2004239877A (ja) | 回路パターンの検査方法および半導体装置の製造方法 | |
JPS62271444A (ja) | 半導体ウエハの電子ビ−ムテスト | |
US6069074A (en) | Method of forming conductor shielding to prevent arcing effect during contact implant process | |
US6524869B1 (en) | Method and apparatus for detecting ion implant induced defects | |
JP2005062132A (ja) | 半導体装置の検査方法および検査装置 | |
US20080128832A1 (en) | P-type mos transistor, method of forming the same and method of optimizing threshold voltage thereof | |
JP2004177644A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
KR20070104155A (ko) | 반도체소자의 미세결함 검출방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051109 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |