TWI488234B - 利用氧氣中和釋放晶圓上堆積之電荷 - Google Patents
利用氧氣中和釋放晶圓上堆積之電荷 Download PDFInfo
- Publication number
- TWI488234B TWI488234B TW099121164A TW99121164A TWI488234B TW I488234 B TWI488234 B TW I488234B TW 099121164 A TW099121164 A TW 099121164A TW 99121164 A TW99121164 A TW 99121164A TW I488234 B TWI488234 B TW I488234B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- photoresist
- etching
- etching machine
- ashing
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明係為關於一種積體電路製程,特別是有關於導線蝕刻之製程。
積體電路典型上包含有由不同材料所組成的複數層,該些複數層係經由不同的製程所沉積形成,該些沉積層上形成了最終的圖案設計,而於該沉積層形成圖案的方法包括了蝕刻製程。
由於積體電路的製程牽涉廣泛,有時需要數百個製程步驟,而在每一步驟過程中對於不良率的控制極為重要,當一個元件產生失效的時候,需要確認該元件失效的原因。進一步研究接著找出失效產生的原因,並確定採用何種製程步驟才能夠避免失效的產生。
然而,這樣的失效有時難以捉摸且只會出現在某些積體電路,而非其他電路上。因而在製程步驟上需要進行客製化以解決一些會發生在特定產品上的問題。例如,在某些輸入/輸出晶片中,發現未符合邊界掃描測試標準(JTAG)的不良率特別的高,有時甚至高達約12%至約18%之間,故找出此類問題的解決方案是至關緊要的。
根據本發明之一發明概念,本發明係一種在晶圓上形成積體電路結構的方法,該方法包括提供具有一靜電吸盤之一蝕刻機;放置一晶圓於該靜電吸盤上,該晶圓具有一導電區與一介電層於該導電區上。該方法更包括成形一光阻於該晶圓上,利用蝕刻機蝕刻該晶圓上之該介電層以形成一導線開口(Via-opening),對該光阻執行一灰化步驟並移除該光阻。在該晶圓上執行一氧氣中和步驟,進行去除靜電之步驟,使該靜電吸盤釋放該晶圓。
根據本發明之一發明概念,本發明另提出一種在晶圓上形成積體電路結構的方法,該方法包括提供具有一第一靜電盤之一第一蝕刻機;形成一第一光阻於一晶圓上;置放該晶圓於該第一靜電吸盤上;利用該第一蝕刻機蝕刻形成一導線開口於該晶圓上,於蝕刻形成該導線開口之後,灰化該第一光阻;對該晶圓執行一氧氣中和步驟;以及對該晶圓執行一第一去除靜電步驟。該方法更包括成形一第二光阻於該晶圓上;置放該晶圓於一第二蝕刻機之一第二靜電吸盤上;利用該第二蝕刻機於該晶圓上進行一蝕刻程序以形成另一導線開口;以及對該晶圓執行一第二去除靜電步驟。該晶圓於該第二蝕刻機上沒有執行氧氣中和步驟。
根據本發明之一發明概念,本發明另提出一種在晶圓上形成積體電路結構的方法,該方法包括提供具有一靜電吸盤之一蝕刻機;成形一第一光阻於一第一晶圓上;放置該第一光阻於該靜電吸盤上;利用該蝕刻機蝕刻以形成一第一導線開口於該第一晶圓上;於蝕刻形成該第一導線開口之後,灰化該第一光阻;對該第一晶圓執行一氧氣中和步驟;對該第一晶圓執行一第一去除靜電步驟。該方法更包括成形一第二光阻於一第二晶圓上;放置該第二晶圓於該靜電吸盤上;利用該蝕刻機於該第二晶圓上成形一第二導線開口;於蝕刻成形該第二導線開口之後,灰化該第二光阻;對該第二晶圓執行一第二去除靜電步驟。該第二晶圓於該蝕刻機上沒有執行氧氣中和步驟。
本案之優點在於,藉由使用本發明的實施手段,利用客製化蝕刻製程可以解決晶圓上邊界掃描測試失效的問題。除此之外,藉由本發明的實施方式,其所得到的解決方案可以避免積體電路的重新設計。
以上所述已相當廣泛地略述本發明的特徵。以下將描述本發明之其他特徵,此將形成本發明之申請專利範圍的主題。必須感謝的是,一般習知技術所揭露的概念和特殊的具體實施例,可能可作為一個修改或設計其它結構或程序的基礎,藉以執行本發明之相同目的。亦需以一般習知技術來實現,且其它未脫離本發明所揭示之精神和範圍的等效建構,均應包含在下述之申請專利範圍內。故而,關於本發明之優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
以下詳細討論具體實施例的製作和使用。然而,必須感謝本發明提供許多應用發明的概念,可能被收錄至各種特殊的上、下文內。所討論之特殊具體實施例僅是製作和使用本發明之特定方法的說明,但不可限定本發明的範圍。
在製造積體電路的一輸入端/輸出端的製程當中,會發現到在某些晶圓中,未符合該邊界掃描測試標準的測試晶片的不良率出奇地高,藉由針點測試(Pin-pointing)晶片的失效,會發現這些失效的晶片大多是位在晶圓的角落及中央,特別是在角落的位置上。請參閱第1圖,第1圖為於晶圓上,邊界掃描測試標準的失效位置之示意圖。圖中顯示晶圓10之三個角落12會易於產生未符合邊界掃描測試標準而失效。進一步研究該失效的原因,顯示當晶圓上進行導線蝕刻製程時,角落12係位於蝕刻機之頂升銷的正上方。
請參閱第2圖,第2圖係為靜電盤16與升降頂針14之俯視圖。在進行蝕刻製程時,該晶圓10(如第1圖)可設置於該靜電吸盤16之上。三個頂升銷14分別設置於該靜電吸盤16之該孔洞17內,其中該頂升銷14係於導線蝕刻製程結束後,頂起晶圓10之用。藉由本發明之實驗揭示,易於產生未符合邊界掃描測試標準失效之該角落12,係直接覆蓋於該頂升銷14之上方。該未符合邊界掃描測試標準之失效,被聯想到是閘極介質及直接覆蓋於頂升銷14上晶片的多晶矽電極(未顯示)。使用穿透式電子顯微鏡成像,會發現在不良的晶片上多晶矽閘卻都是損壞的。然而,其他不在頂升銷14正上方的晶片,該未符合邊界掃描測試標準的不良率卻十分的低。如此現象,有一個可能性的解釋是,在電漿蝕刻形成導線開口期間,由天線效應所造成,而使電荷累積到導電路徑,包括在導線開口曝露之金屬、多晶矽閘以及金屬之間。當頂升銷14頂起晶圓10之時,將頂升銷14接地,該累積電荷可藉由地線放電,此時晶片直接覆蓋在具有小型放電電阻接地的該頂升銷14上,該釋放的電流相對較高,因此,多晶矽和/或潛在的閘電介質會被損壞,而造成未符合邊界掃描測試標準的失效。另一方面,該晶片不直接位於頂升銷14之上時,頂升銷14與晶圓10接觸,會有相對較高的放電電阻,因此,放電電流相對較低,未符合邊界掃描測試標準的不良率相對較小。
依據上述之發現,提出一種具新穎性的開孔蝕刻製程,任何有關本發明的各種觀點以及實施例的說明,相同的標號代表相同的元件。綜上所述,第3圖為一適用於解釋本發明實施例之具代表性的結構,再請參閱第3圖,第3圖為晶圓上導線開口蝕刻製程之剖面圖。該晶圓100包含有複數個晶片,在半導體之基板15上,形成有一介層介電質層(ILD)20以及一介電層21,該介電層21可包括有介電層24、蝕刻終止層26以及介電層28,介電層24及介電層28可為低K材料所形成的低K介電層,譬如,K值低於約2.5之介電層。綜上所述,介電層24被稱為一介質金屬間介電質層(IMD),此時介電層28被稱為一淺溝渠金屬間介電質層,在一實施例中,本發明實施例的導線蝕刻係用以形成導線開口22,並使導線開口22下方的導電區32曝露。導電區32經由金屬線及導線電性耦合至電晶體36之閘極34(未顯示,表示使用金屬線)。由於通過蝕刻使導電區32曝露,可能產生天線效應,然後在電漿蝕刻中所產生的電荷會累積在導電結區32及閘極34。
請參閱第4圖,為本發明實施例之蝕刻機40。該蝕刻機40包括一蝕刻室42,可使蝕刻製程真空化,在蝕刻期間,製程氣體導入該蝕刻室42,應用能量來離子化該製程氣體以產生電漿。靜電吸盤16設置於蝕刻室42內。靜電吸盤16開設有孔洞17,靜電吸盤16內設置有頂升銷14,及每一頂升銷14位於一孔洞17中。第2圖為蝕刻室16及頂升銷14的俯視圖,其中該靜電吸盤16的剖面圖為第4圖,該圖為第2圖中A-A’剖面線的剖面圖。升降頂針14可在孔洞17中進行升降動作。靜電吸盤16利用正電壓吸住晶圓100,負電壓釋放晶圓100,因此可藉由頂升銷14從靜電吸盤16頂起晶圓100。
在實施例中,第4圖之晶圓100具有第3圖的結構。請參照第3圖,在導線開口22所形成之前,光阻塗佈於淺溝渠金屬間介電質層28之上並且顯影,以使開口之圖形被定義,參見第4圖,晶圓100接著置入蝕刻室42。如700V的正電壓應用在靜電室16,使得靜電力產生而吸引靜電吸盤16上的晶圓100,接著進行蝕刻製程,來蝕刻出淺溝渠金屬間介電質層28、蝕刻終止層26及介質金屬間介電質層24,直至導電區32為止(第3圖),譬如曝露出金屬線或金屬片。該蝕刻包括了電漿(乾式)蝕刻,使該製程氣體在蝕刻室42內被離子化。於是,導電區32與電漿接觸。接著,灰化該光阻30,譬如使用含氧氣體。在導線蝕刻步驟及隨後的灰化該光阻30期間,將氦氣導到晶圓100背面以進行散熱。
灰化步驟的目的在於除去光阻30,接著進行去除靜電步驟來釋放(中和)晶圓100上的電荷,使靜電吸盤上吸附晶圓力量有所降低,甚至完全消除。而氧氣中和步驟,是去除靜電步驟的一部份,係為釋放晶圓上電荷的手段。在實施例中,氧氣中和步驟包括導入含氧氣體,如氧或含氧的組合氣體,例如一氧化碳(如一氧氣分壓導入一氧化碳分壓的比例約為15:1)導入蝕刻室42。一種能量,如一射頻能量(如約300瓦),用於產生氧電漿。在實施例中,氧氣中和步驟的製程條件包括10-3拖爾(torr)的氧氣壓力。該氧氣中和步驟持續時間約在3秒至15秒之間,較佳的時間約是在3秒至6秒。在較佳實施例中,該氧氣中和步驟持續時間大約6秒,儘管也可以使用更長或更短的持續時間。在氧氣中和步驟期間,氦氣流可關閉,在任一實施例中,氧氣中和步驟可使用實質相同的製程條件(如製程時間、能量、溫度,製程流率等),在光阻灰化步驟中,可包括或不包含持續提供氦氣流。
如去除靜電步驟的另一部分,係以氬氣來去除靜電,其中氬氣被導入蝕刻室42,及一射頻能量,如約400瓦,用於將氬氣離子化以及產生氬電漿。該射頻能量可使用約10秒。預期採用氬電漿,在晶圓100上所累積的電荷至少部分被中和。因該氬氣來去除靜電,也有釋放晶圓100的功效,故為去除靜電步驟的另一部分。從氬氣導入並離子化開始,假使在氧氣中和步驟中斷,氦氣也可流入蝕刻機40。
當蝕刻室42內的氬電漿產生期間或之後,一反向去除靜電電壓被應用於靜電吸盤16以去除靜電釋放晶圓100。在較佳實施例中,該反向去除靜電電壓約為-1300伏特(V),該反向去除靜電電壓可被使用之時間,如約2秒,儘管也是可以使用更長或更短的時間。
再請參閱第4圖,提供檢測感測器102並設置靠近於晶圓100背面,檢測感測器具有偵測氦氣流的功能,譬如藉此檢測氦氣壓力。實驗顯示,雖然持續不斷的提供氦氣流,所檢測到的氦氣流可能不是一個常數,以及有相關的電壓應用於靜電吸盤16。例如,第6圖說明了檢測到的氦氣流及靜電吸盤16之電壓的時間函數。線段104代表靜電吸盤16的電壓。區域1041代表正電壓(如約700V),用於將晶圓100吸附在靜電吸盤16上,區域1042代表反向去除電壓,如約-1300V。區域1043代表0V電壓,其可能應用於當晶圓100脫離靜電吸盤16時的電壓,以及,或當蝕刻機40的真空中斷時。線段106代表當使用上述電壓時,相對應檢測到的氦氣流。以上可發現到線段104及106有相似的線型,舉例來說,同時具有高值與低值在同一時間轉換,以及往同一方向遷移。在此說明線段104、106係使用相對應的比例。
第6圖說明檢測到的氦氣流與靜電吸盤的電壓在正常情況下的相關性。結果發現,如果出現了第6圖所顯示的氦氣流的模式,其中區域1063沒有突然下降,相對應的晶圓將會有相當低的未符合邊界掃描測試標準的不良率。在相關的晶圓上進行測量,會顯示在相關晶圓上的電壓電位,電壓電位反應電荷累積的狀態,範圍約在-0.76V與-0.1V之間,有差異的只有0.85V;其意味著在晶圓上沒有多餘的電荷累積。
作為比較,第7圖顯示檢測到的氦氣流與靜電吸盤電壓在異常情況下的相關性。結果發現,氦氣流可能會出現意外的下降區域108。如果出現了第7圖所顯示的氦氣流的模式,這種狀況下的晶圓會有較高的未符合邊界掃描測試標準的不良率。在相關的晶圓上進行測量,會顯示在相關晶圓上的電壓電位,電壓電位反應電荷累積的狀態,範圍約在-0.55V與-6.1V之間,有差異的只有5.53V。這麼大的電壓電位差表明,在晶圓上產生高電荷總和,係沒有藉由氧氣中和步驟及去除靜電步驟來充分釋放。綜上所述,角落(參見第1圖)具有較高的未符合邊界掃描測試標準的不良率。
結果顯示,第6圖和第7圖可用來確認晶圓的電荷釋放狀態,並預測是否會有過高的未符合邊界掃描測試標準的不良率產生在晶圓上,而無需等待晶圓進行測試。通過監測氦氣流,蝕刻製程也可有所改善,特別是尋找最佳的蝕刻方式。另一方面,檢測氦氣流可用於確定是否需要額外的電荷中和步驟。在實施例中,如果有異常的氦氣流被檢測到,可增加一額外的氧氣中和步驟及或氬氣去除電漿步驟。另外,現行的氧電漿中和步驟可能進一步的延長。
在另一實施例中,氧氣中和步驟和氬氣去除電漿步驟的次序可以是相反的。例如,在光阻灰化步驟之後,執行氬氣去除電漿步驟。接下來,執行氧氣中和步驟,其中該氬氣去除電漿步驟及氧氣中和步驟的細節,實質上與前述的實施內容相同。
在去除靜電步驟之後,頂升銷14上升將晶圓100頂起。頂升銷14接地同時接觸晶圓100的背面。因此,被累積在該曝露導電結構的電荷可經由該晶圓背面放電。
再請參閱第5圖,積體電路的組成也包括了淺溝渠開口,其中鍍入金屬形成金屬線及金屬片。如習知技術,淺溝渠開孔29可形成在導線開口22的形成之前,其被稱為後鑽孔方法(Via-last approach),或在導線開口22的形成之後,其被稱為先鑽孔方法,(Via-first approach)。依照上述導線蝕刻製程來形成淺溝渠開口29,晶圓100需要經由類似的製程來進行。在本發明實施例中,晶圓100的淺溝渠開口29使用一個相同的蝕刻機來形成,或由不同的蝕刻機,該蝕刻機用於形成導線開口22。該製程的溝渠蝕刻為習知技藝,因此沒有詳細說明出處。淺溝渠金屬間介電質層28的蝕刻以及光阻38的灰化之後,從靜電盤16上釋放晶圓100。該淺溝渠蝕刻的去除靜電步驟相似於該導線蝕刻的去除靜電步驟,除了氧氣中和步驟可能不增加。在另一實施例的溝渠蝕刻中,該氧氣中和步驟則可能增加。
另一方面,開孔蝕刻是形成積體電路的一種常見製程。因此,同樣的蝕刻機用於晶圓100的導線開口22也可用於其他晶圓的開口,其中雖然也有開口,積體電路可能會有不同的設計。在這種情況下,當晶圓正處於開孔蝕刻製程階段是易於產生未符合邊界掃描測試標準的失效,而氧氣中和步驟可加入來減少未符合邊界掃描測試標準的失效。在這種情況下,執行光阻38灰化可使用相當多的方法,甚至在另一晶圓上可以實質相同的方法以灰化光阻,其中該灰化方法可包括時間,能量,加工氣體等。另一方面,其他晶圓使用不同的製程設計也許不易產生未符合邊界掃描測試標準失效,因此不需要氧氣中和步驟。但請注意,氧氣中和步驟可被加入到單一晶圓的蝕刻製程中,而非其他的晶圓,即使在這兩個晶圓上的開口都是屬於同一金屬層,舉例來說,兩個開口都是建立在金屬層2(習知的M2)上。
本發明之實施例具有幾個較佳的特點,在開孔蝕刻步驟的去除靜電步驟中藉由加入氧氣中和步驟,該未符合邊界掃描測試標準不良率會有顯著的減少,實驗顯示假如使用一般的光阻灰化步驟,該未符合邊界掃描測試標準不良率可能會高達到約百分之12至百分之18,平均約為百分之5.6。然而,藉由增加氧氣中和步驟,在相同類型的晶片相同的設計中該未符合邊界掃描測試標準不良率被降低到約百分之3,平均約為百分之1.1。
以上所述僅為本發明之較佳實施例而已,並非用以限定本發明之申請專利範圍;凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾,均應包含在下述之申請專利範圍內。
10...晶圓
12...角落
14...頂升銷
15...基板
16...靜電吸盤
17...孔洞
20...介層介電質層
21...介電層
22...導線開口
24...介電層
26...蝕刻終止層
28...介電層
29...淺溝渠開口
30...光阻
32...導電結構
34...閘極
36...電晶體
38...光阻
40...蝕刻機
42...蝕刻室
100...晶圓
102...感測器
104...線段、1041
線段、1042
線段、1043
線段
106...線段、1063
線段
108...區域
為了對本發明及其優點有更完整的理解,可參考以下的說明及所附的圖式如下列:
第1圖為於晶圓上的未符合邊界掃描測試標準之失效位置示意圖;
第2圖為蝕刻機內之靜電電盤與頂升銷之俯視圖;
第3圖為晶圓上導線蝕刻製程之剖面圖;
第4圖為蝕刻機之剖面圖;
第5圖為晶圓上淺溝渠蝕刻製程之剖面圖;以及
第6圖及第7圖為晶圓背面所測得之氦氣流與用於靜電吸盤之電壓的關係圖。
15...基板
20...介層介電質層
21...介電層
22...導線開口
24...介電層
26...蝕刻終止層
28...介電層
30...光阻
32...導電區
34...閘極
36...電晶體
100...晶圓
Claims (14)
- 一種在一晶圓上形成一積體電路結構之方法,該方法包含:提供一第一蝕刻機,該第一蝕刻機具有一第一靜電吸盤;形成一第一光阻於該晶圓上;放置該晶圓於該第一靜電吸盤上;使用該第一蝕刻機於該晶圓上蝕刻,以形成一導線開口;灰化該第一光阻,係於蝕刻形成該導線開口之後;將該晶圓執行一氧氣中和步驟;對該晶圓執行一第一去除靜電步驟;形成一第二光阻於該晶圓上;放置該晶圓於一第二蝕刻機之一第二靜電吸盤上;使用該第二蝕刻機於該晶圓上,進行一蝕刻程序以形成另一開口。
- 如申請專利範圍第1項所述之方法,對該晶圓執行一第二去除靜電步驟,其中該晶圓於該第二蝕刻機上未有執行該氧氣中和之步驟。
- 如申請專利範圍第1項所述之方法,其中灰化該第一光阻之步驟以及灰化該第二光阻之步驟皆使用實質上相同的製程條件。
- 如申請專利範圍第1項所述之方法,其中灰化該第一光阻之步驟期間,導入一氦氣流至該第一蝕刻機,以及於 該氧氣中和步驟期間,停止導入該氦氣流。
- 如申請專利範圍第1項所述之方法,其中該第一蝕刻機與該第二蝕刻機係為不同的蝕刻機。
- 如申請專利範圍第1項所述之方法,其中該第一蝕刻機與該第二蝕刻機係為相同的蝕刻機。
- 如申請專利範圍第1項所述之方法,其中該氧氣中和步驟持續時間約為3秒到15秒。
- 如申請專利範圍第1項所述之方法,更包含該第一去除靜電步驟期間以及該第一去除靜電步驟之後;檢測一氦氣流;藉由該氦氣流的數值以檢測晶圓的一電荷釋放狀態。
- 一種在晶圓上形成積體電路之方法,該方法包含:提供一蝕刻機,該蝕刻機具有一靜電吸盤;形成一第一光阻於一第一晶圓上;放置該第一光阻於該靜電吸盤上;使用該蝕刻機在該第一晶圓上蝕刻,以形成一第一導線開口;灰化該第一光阻,係於該第一開孔蝕刻成形之後;對該第一晶圓執行一氧氣中和步驟;對該第一晶圓執行一第一去除靜電步驟;形成一第二光阻於一第二晶圓上;放置該第二晶圓於該靜電吸盤上;使用該蝕刻機於該第二晶圓上形成一第二導線開口;灰化該第二光阻,係於該第二導線開口蝕刻成形之 後;以及對該第二晶圓執行一第二去除靜電步驟,其中該第二晶圓於該蝕刻機上未有執行氧氣中和之步驟。
- 如申請專利範圍第9項所述之方法,其中灰化該第一光阻之步驟以及灰化該第二光阻之步驟皆使用實質相同的製程條件。
- 如申請專利範圍第10項所述之方法,其中灰化該第一光阻之步驟以及灰化該第二光阻之步驟皆使用實質相同的時間長度。
- 如申請專利範圍第9項所述之方法,其中灰化該第一光阻之步驟期間,導入一氦氣流至該第一蝕刻機,以及於該氧氣中和步驟期間,停止導入該氦氣流。
- 如申請專利範圍第9項所述之方法,其中該氧氣中和步驟持續時間約為3秒到6秒。
- 如申請專利範圍第9項所述之方法,其中,更包含該第一去除靜電步驟期間以及該第一去除靜電步驟之後;檢測一氦氣流;以及藉由該氦氣流的數值以檢測該第一晶圓的一電荷釋放狀態。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099121164A TWI488234B (zh) | 2010-06-29 | 2010-06-29 | 利用氧氣中和釋放晶圓上堆積之電荷 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099121164A TWI488234B (zh) | 2010-06-29 | 2010-06-29 | 利用氧氣中和釋放晶圓上堆積之電荷 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201201272A TW201201272A (en) | 2012-01-01 |
TWI488234B true TWI488234B (zh) | 2015-06-11 |
Family
ID=46755753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099121164A TWI488234B (zh) | 2010-06-29 | 2010-06-29 | 利用氧氣中和釋放晶圓上堆積之電荷 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI488234B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6125859A (en) * | 1997-03-05 | 2000-10-03 | Applied Materials, Inc. | Method for improved cleaning of substrate processing systems |
US6159811A (en) * | 1996-05-15 | 2000-12-12 | Samsung Electronics Co., Ltd. | Methods for patterning microelectronic structures using chlorine, oxygen, and fluorine |
US6168726B1 (en) * | 1998-11-25 | 2001-01-02 | Applied Materials, Inc. | Etching an oxidized organo-silane film |
US20050032253A1 (en) * | 2003-08-04 | 2005-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via array monitor and method of monitoring induced electrical charging |
US6872322B1 (en) * | 1997-11-12 | 2005-03-29 | Applied Materials, Inc. | Multiple stage process for cleaning process chambers |
-
2010
- 2010-06-29 TW TW099121164A patent/TWI488234B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6159811A (en) * | 1996-05-15 | 2000-12-12 | Samsung Electronics Co., Ltd. | Methods for patterning microelectronic structures using chlorine, oxygen, and fluorine |
US6125859A (en) * | 1997-03-05 | 2000-10-03 | Applied Materials, Inc. | Method for improved cleaning of substrate processing systems |
US6872322B1 (en) * | 1997-11-12 | 2005-03-29 | Applied Materials, Inc. | Multiple stage process for cleaning process chambers |
US6168726B1 (en) * | 1998-11-25 | 2001-01-02 | Applied Materials, Inc. | Etching an oxidized organo-silane film |
US20050032253A1 (en) * | 2003-08-04 | 2005-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via array monitor and method of monitoring induced electrical charging |
Also Published As
Publication number | Publication date |
---|---|
TW201201272A (en) | 2012-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4224733A (en) | Ion implantation method | |
JPH11121561A (ja) | 半導体及び集積回路構成体をテストする方法及び装置 | |
KR20100069456A (ko) | 반도체 소자 및 그 제조 방법 | |
US8293649B2 (en) | Release accumulative charges on wafers using O2 neutralization | |
Chung et al. | Study of plasma arcing mechanism in high aspect ratio slit trench etching | |
US5391502A (en) | Per-wafer method for globally stressing gate oxide during device fabrication | |
JP5276926B2 (ja) | コンタクトホール側壁の抵抗値測定方法 | |
TWI488234B (zh) | 利用氧氣中和釋放晶圓上堆積之電荷 | |
CN107579014A (zh) | 一种多晶硅上接触孔高阻值缺陷检测方法 | |
US20060205232A1 (en) | Film treatment method preventing blocked etch of low-K dielectrics | |
US7132354B2 (en) | Inspection methods for a semiconductor device | |
JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
TWI493620B (zh) | 調整導線蝕刻機內的靜電吸盤電壓以釋放累積電荷 | |
US20110151669A1 (en) | Release Accumulative Charges by Tuning ESC Voltages in Via-Etchers | |
US6218218B1 (en) | Method for reducing gate oxide damage caused by charging | |
US8419892B2 (en) | Plasma process detecting sensor | |
US20020043628A1 (en) | Apparatus for detecting defects in semiconductor devices and methods of using the same | |
US6222228B1 (en) | Method for reducing gate oxide damage caused by charging | |
JP2004055736A (ja) | 電子デバイスの製造方法および電子デバイス | |
JP3788422B2 (ja) | 半導体装置の検査方法 | |
Chen et al. | Methods of Reducing Metal Damager Defect in Back End of Line for Semiconductor in 28nm Technology | |
KR100653976B1 (ko) | Goi평가용 실리콘 웨이퍼의 형성방법 | |
KR100905822B1 (ko) | 반도체 소자의 모니터링 방법 | |
KR100576474B1 (ko) | 반도체 소자의 미세 결함 검출 방법 | |
Brożek et al. | Comparison of damage created by a chemical downstream etcher and plasma‐immersion system in metal–oxide–semiconductor capacitors |