CN102487026B - 检测通孔缺陷的方法 - Google Patents
检测通孔缺陷的方法 Download PDFInfo
- Publication number
- CN102487026B CN102487026B CN201010571132.1A CN201010571132A CN102487026B CN 102487026 B CN102487026 B CN 102487026B CN 201010571132 A CN201010571132 A CN 201010571132A CN 102487026 B CN102487026 B CN 102487026B
- Authority
- CN
- China
- Prior art keywords
- hole
- etching
- conductive layer
- normal
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种检测通孔缺陷的方法,包括:提供衬底,衬底上形成有导电层,导电层上形成有刻蚀停止层,刻蚀停止层上形成有介质层,介质层和刻蚀停止层中形成有通孔;刻蚀所述通孔,去除正常的通孔底部的部分导电层,加大正常的通孔和刻蚀不足的通孔之间的高度差;利用电子束轰击衬底,模拟出衬底在电子束轰击下产生的二次电子的灰阶图像,并模拟出灰阶图像的灰阶曲线,根据通孔底部的灰阶值判定正常的通孔、刻蚀不足的通孔,其中正常的通孔底部的灰阶值小于刻蚀不足的通孔底部的灰阶值。本发明可以容易的区分出哪个正常通孔,哪个是刻蚀不足的通孔。而且,本发明的技术方案,工艺简单,容易实现。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及检测通孔缺陷的方法。
背景技术
在半导体技术领域中,利用刻蚀工艺形成通孔时,会出现通孔刻蚀不足,也就是通孔下方的刻蚀停止层没有完全去除,在刻蚀不足的通孔内填充金属形成插栓时,该插栓不能与下层的导电层连通,从而插栓与导电层之间不能导电,影响产品的性能。图1为形成的通孔的剖面结构示意图,其中,通孔11为正常的通孔,刻蚀停止层13被刻穿,通孔11的底部暴露出导电层14;通孔12为刻蚀不足的通孔,刻蚀停止层13没有被刻穿,通孔12的底部暴露出刻蚀停止层13,而非导电层14,刻蚀不足的通孔12会影响最终形成的器件的性能。
现有技术中利用电子束缺陷扫描仪(例如,扫描电镜)对通孔的刻蚀不足的缺陷进行检测,其基本原理为:具有通孔的晶片在电子束缺陷扫描仪发射的电子束的激发下产生二次电子,产生的二次电子被电子束缺陷扫描仪中的探测器接收,并根据接收到的二次电子显示灰阶图像,根据灰阶图像模拟出灰阶曲线。图2为利用电子束缺陷扫描仪检测出的图1所示的通孔的灰阶曲线示意图,纵坐标为灰阶值,横坐标为位置,曲线21为正常的通孔11对应的灰阶曲线,曲线22为刻蚀不足的通孔12对应的灰阶曲线22。通孔11和通孔12底部的灰阶值之差为δ,根据所述差值δ可以确定哪个通孔为刻蚀不足的通孔,正常通孔底部的灰阶值小于刻蚀不足通孔底部的灰阶值。这是由于,由于正常通孔11的底部暴露出导电层,因此二次电子可以被传导走,与刻蚀不足的通孔相比,反射的二次电子数目少,则电子束缺陷扫描仪中的探测器接收到的二次电子的数目相对少些,因此得到的图像相对暗些,也就是底部的灰阶值小于刻蚀不足通孔底部的灰阶值。
然而,随着半导体工艺的发展,通孔的特征尺寸(CD)越来越小,尤其是当特征尺寸小于45nm以后,利用电子束扫描仪检测刻蚀不足的通孔时,无论是正常的通孔,还是刻蚀不足的通孔,激发产生的二次电子而反射回来的数目差异很小,也就是探测器接收到的二次电子数据差异很小,导致正常通孔和刻蚀不足通孔的灰阶曲线上,正常通孔底部的灰阶值和刻蚀不足通孔底部的灰阶值之间的差异很小,很难区分出哪个是正常的通孔,哪个是刻蚀不足的通孔。
发明内容
本发明要解决的技术问题是随着半导体器件特征尺寸越来越小,利用电子束扫描仪检测通孔缺陷时,正常通孔底部的灰阶值与刻蚀不足的通孔底部的灰阶值差异不明显的技术问题。
为解决上述问题,本发明提供一种检测通孔缺陷的方法,包括:提供衬底,所述衬底上形成有导电层,所述导电层上形成有刻蚀停止层,所述刻蚀停止层上形成有介质层,所述介质层和所述刻蚀停止层中形成有通孔;
刻蚀所述通孔,去除正常的通孔底部的部分导电层,加大正常的通孔和刻蚀不足的通孔之间的高度差;
利用电子束轰击所述衬底,模拟出所述衬底在所述电子束轰击下产生的二次电子的灰阶图像,并模拟出所述灰阶图像的灰阶曲线,根据通孔底部的灰阶值判定正常的通孔、刻蚀不足的通孔,其中正常的通孔底部的灰阶值小于刻蚀不足的通孔底部的灰阶值。
可选的,所述导电层的材料选自多晶硅、Al、Cu、W、Ti、TiN、Ta、TaN、Mg、Fe、Zn、Na、K、Li、Co其中之一。
可选的,用干法刻蚀所述通孔,所述干法刻蚀对所述导电层和所述刻蚀停止层或者所述介质层有大于20的刻蚀选择比。
可选的,所述导电层的材料为Al或W;
所述干法刻蚀中使用的气体包括:BCl2,Cl2,CH4。
可选的,所述导电层的材料为多晶硅;
所述干法刻蚀中使用的气体包括:HBr,Cl2。
可选的,用湿法刻蚀所述通孔。
可选的,所述导电层的材料为W;所述湿法刻蚀使用的溶液中包含NH4OH,H2O2。
可选的,所述导电层的材料选自Mg、Fe、Zn、Na、K、Li其中之一;
所述湿法刻蚀使用的溶液中包含HCl、H2O2。
可选的,所述导电层的材料选自Al、Cu、Ti、TiN、Ta、TaN其中之一;
所述湿法刻蚀使用的溶液中包含H2SO4,H2O2。
可选的,所述导电层的材料选自多晶硅;
所述湿法刻蚀使用的溶液中包含HNO3,HF。
与现有技术相比,本发明具有以下优点:
本发明的检测通孔缺陷的方法,通过刻蚀通孔,去除正常的通孔底部的部分导电层,加大正常的通孔(底部暴露出导电层,为正常通孔)与刻蚀不足的通孔(底部暴露出刻蚀阻挡层或者介质层,为刻蚀不足的通孔)之间的高度差,这样正常的通孔底部激发的二次电子比去除部分导电层之前更难反射出来,所以在检测时最终得到的正常的通孔底部的亮度更暗,反映在灰阶曲线上,也就是底部的灰阶值更小,这样就可以增大正常的通孔底部的灰阶值与刻蚀不足的通孔底部的灰阶值之差,从而可以根据灰阶曲线容易区分出哪个是正常通孔,哪个是刻蚀不足的通孔。而且,本发明的技术方案,工艺简单,容易实现。
附图说明
图1是形成的通孔的剖面结构示意图;
图2为利用电子束缺陷扫描仪检测出的图1所示的通孔的灰阶曲线示意图;
图3是本发明具体实施方式的检测通孔缺陷的方法的流程图;
图4a~图4b为本发明实施例的检测通孔缺陷的方法的剖面结构示意图。
具体实施方式
现有技术在利用电子束缺陷扫描仪检测通孔刻蚀不足的缺陷时,由于通孔尺寸越来越小,使得正常的通孔底部的灰阶值和刻蚀不足的通孔底部的灰阶值之间的差值不明显,很难分辨出哪个是正常的通孔,哪个是刻蚀不足的通孔。
本发明具体实施方式的检测通孔缺陷的方法,通过刻蚀通孔,去除正常的通孔底部的部分导电层,加大正常的通孔(底部暴露出导电层,为正常通孔)与刻蚀不足的通孔(底部暴露出刻蚀阻挡层或者介质层,为刻蚀不足的通孔)之间的高度差,这样正常的通孔底部激发的二次电子比去除部分导电层之前更难反射出来,所以在检测时最终得到的正常的通孔底部的亮度更暗,反映在灰阶曲线上,也就是底部的灰阶值更小,这样就可以增大正常的通孔底部的灰阶值与刻蚀不足的通孔底部的灰阶值之差,从而可以根据灰阶曲线很容易的区分出哪个是正常通孔,哪个是刻蚀不足的通孔。而且,本发明的技术方案,工艺简单,容易实现。
为了使本领域的技术人员可以更好的理解本发明,下面结合附图详细说明本发明的具体实施方式。
图3是本发明具体实施方式的检测通孔缺陷的方法的流程图,参考图3,本发明具体实施方式的检测通孔缺陷的方法包括:
步骤S31,提供衬底,所述衬底上形成有导电层,所述导电层上形成有刻蚀停止层,所述刻蚀停止层上形成有介质层,所述介质层和所述刻蚀停止层中形成有通孔;
步骤S32,刻蚀所述通孔,去除正常的通孔底部的部分导电层,加大正常的通孔和刻蚀不足的通孔之间的高度差;
步骤S33,利用电子束轰击所述衬底,模拟出所述衬底在所述电子束轰击下产生的二次电子的灰阶图像,并模拟出所述灰阶图像的灰阶曲线,根据通孔底部的灰阶值判定正常的通孔、刻蚀不足的通孔,其中正常的通孔底部的灰阶值小于刻蚀不足的通孔底部的灰阶值。
图4a~图4b为本发明实施例的检测通孔缺陷的方法的剖面结构示意图,为了使本领域技术人员可以更好的理解本发明具体实施方式的检测通孔缺陷的方法,下面结合具体实施例并结合参考图3和图4a~图4b详细说明本发明具体实施方式的检测通孔缺陷的方法。
结合参考图3和图4a,执行步骤S31,提供衬底40,所述衬底40上形成有导电层41,所述导电层41上形成有刻蚀停止层42,所述刻蚀停止层42上形成有介质层43,所述介质层43和所述刻蚀停止层42中形成有通孔51。本发明具体实施例中,通孔51可以为形成在源区、漏区、栅极上的通孔;也可以为形成在金属互连线上的通孔,以及形成在通孔上的通孔。
本发明具体实施例中,衬底40的材料可以为单晶或非晶结构的硅或硅锗;也可以是绝缘体上硅(SOI);或者还可以包括其它的材料,例如砷化镓等III-V族化合物。在所述衬底40中形成有器件结构(图中未示),例如隔离沟槽结构等。所述衬底40和所述导电层41之间形成有其他器件结构(图中未示),例如栅极结构。
本发明具体实施例中,所述导电层41为半导体器件中的金属互连层,该金属互连层可以只包括金属互连线,也可以只包括插栓,也可以为包括金属互连线和插栓;也就是说,导电层41不是连续的一层,导电层41中具有绝缘的部分,可以使导电层41中的导电部分相互绝缘。本发明中,导电层41的材料选自多晶硅、Al(铝)、Cu(铜)、W(钨)、Ti(钛)、TiN(氮化钛)、Ta(钽)、TaN(氮化钽)、Mg(镁)、Fe(铁)、Zn(锌)、Na(钠)、K(钾)、Li(锂)、Co(钴)其中之一,确切的说是,导电层41的导电部分的材料选自多晶硅、Al、Cu、W、Ti、TiN、Ta、TaN、Mg、Fe、Zn、Na、K、Li、Co其中之一。在本发明具体实施例中,导电层41的材料优选Al、Cu、W。
在具体实施例中,如果导电层41为铜插栓,则在铜插栓上还可以形成有钴钨磷,防止铜的扩散,影响器件的性能。
通孔51包括两类通孔,一类是正常的通孔,底部暴露出所述导电层41,因此在正常的通孔内填充金属形成插栓后,插栓和导电层41之间可以导电;另一类是刻蚀不足的通孔,底部暴露出所述刻蚀停止层42或者所述介质层43,在本发明的图4a所示中,刻蚀不足的通孔底部暴露出所述刻蚀停止层42,也就是说,刻蚀停止层42没有被刻穿,因此在刻蚀不足的通孔内填充金属形成插栓后,插栓和导电层41之间不能导电,这会影响器件的性能,因此希望通过电子束缺陷检测仪检测出刻蚀不足的通孔,然而,随着半导体工艺的发展,通孔尺寸越来越小,使得正常的通孔底部的灰阶值和刻蚀不足的通孔底部的灰阶值之间的差值不明显,很难分辨出哪个是正常的通孔,哪个是刻蚀不足的通孔。
结合参考图3和图4b,执行步骤S32,刻蚀通孔51,去除正常的通孔底部的部分导电层41,加大所述正常的通孔和刻蚀不足的通孔之间的高度差。这样利用电子束缺陷扫描仪检测通孔缺陷时,正常的通孔底部激发的二次电子比去除部分导电层之前更难反射出来,所以最终得到的正常的通孔底部的亮度更暗,反映在灰阶曲线上,也就是底部的灰阶值更小,这样就可以增大正常的通孔底部的灰阶值与刻蚀不足的通孔底部的灰阶值之差,从而可以容易的区分出哪个正常通孔,哪个是刻蚀不足的通孔。
在本发明具体实施方式中,可以利用干法刻蚀或者湿法刻蚀对通孔进行刻蚀,以去除正常的通孔底部的部分导电层41,增加正常的通孔和刻蚀不足的通孔之间的高度差。在本发明中,用干法刻蚀去除正常的通孔底部的部分导电层41时,所述干法刻蚀对所述导电层41和所述刻蚀停止层42、所述介质层43有大于20的刻蚀选择比,这样如果是正常的通孔,由于暴露出导电层41,其底部的部分导电层41会被刻掉;如果是刻蚀不足的通孔,由于暴露出介质层43或刻蚀停止层42(没有暴露出导电层41),因此其底部的介质层43或刻蚀停止层42不会被刻掉,因此,正常的通孔和刻蚀不足的通孔之间的高度差就增加了。
本发明第一实施例中,所述导电层41的材料为Al或W;用干法刻蚀去除正常的通孔底部的部分导电层41,在该实施例中所述干法刻蚀中使用的气体包括:BCl2,Cl2,CH4,刻蚀腔内的压强为5~20mTorr(毫托)。
本发明第二实施例中,所述导电层41的材料为多晶硅;用干法刻蚀去除正常的通孔底部的部分导电层41,在该实施例中所述干法刻蚀中使用的气体包括:HBr,Cl2。
在本发明中,用湿法刻蚀去除正常的通孔底部的部分导电层41时,所述湿法刻蚀选用的刻蚀液能与导电层41反应而将其去除,且不会与介质层43或刻蚀停止层42反应,这样如果是正常的通孔,由于暴露出导电层41,其底部的部分导电层41会被去除;如果是刻蚀不足的通孔,由于暴露出介质层43或刻蚀停止层42,因此其底部的介质层43或刻蚀停止层42不会去除,因此,正常的通孔和刻蚀不足的通孔之间的高度差就增加了。
本发明第三实施例中,所述导电层41的材料为W;用湿法刻蚀去除所述正常的通孔底部的部分导电层;所述湿法刻蚀使用的溶液中包含NH4OH,H2O2,该实施例中,反应温度为50℃,NH4OH∶H2O2∶H2O=1∶1∶5。
本发明第四实施例中,所述导电层41的材料选自Mg、Fe、Zn、Na、K、Li其中之一;用湿法刻蚀去除所述正常的通孔底部的部分导电层;所述湿法刻蚀使用的溶液中包含HCl、H2O2,该实施例中,反应温度为30℃,HCl∶H2O2∶H2O=1∶1∶50。
本发明第五实施例中,所述导电层41的材料选自Al、Cu、Ti、TiN、Ta、TaN其中之一;用湿法刻蚀去除所述正常的通孔底部的部分导电层;所述湿法刻蚀使用的溶液中包含H2SO4,H2O2,该实施例中,反应温度为125℃,H2SO4∶H2O2=5∶1。
本发明第六实施例中,所述导电层41的材料选自多晶硅;用湿法刻蚀去除所述正常的通孔底部的部分导电层;所述湿法刻蚀使用的溶液中包含HNO3、HF,该实施例中,反应温度为125℃,HNO3∶HF=6∶1。
执行完步骤S31和步骤S32之后,正常的通孔和刻蚀不足的通孔之间的高度差增大,之后执行步骤S33,利用电子束轰击所述衬底40,模拟出所述衬底在所述电子束轰击下产生的二次电子的灰阶图像,并模拟出所述灰阶图像的灰阶曲线,根据通孔底部的灰阶值判定正常的通孔、刻蚀不足的通孔,其中正常的通孔底部的灰阶值小于刻蚀不足的通孔底部的灰阶值。本发明具体实施例中,利用电子束缺陷扫描仪检测通孔的缺陷,电子束缺陷扫描仪发射的电子束轰击衬底40,也就是电子束会打在介质层43的表面上、通孔51的底部和侧壁,衬底40在电子激发下产生二次电子,电子束缺陷扫描仪探测二次电子,并模拟出衬底的二次电子灰阶图像,根据灰阶图像获得灰阶图像的灰阶曲线,根据该灰阶曲线可以判定通孔底部的灰阶值,通孔底部的灰阶值小的为刻蚀不足的通孔,灰阶值大的为刻蚀不足的通孔。由于,本发明在步骤S32中,增加了正常的通孔和刻蚀不足的通孔之间的高度差,因此正常的通孔底部激发的二次电子比去除部分导电层之前更难反射出来,所以最终得到的正常的通孔底部的亮度更暗,反映在灰阶曲线上,也就是底部的灰阶值更小,这样就可以增大正常的通孔底部的灰阶值与刻蚀不足的通孔底部的灰阶值之差,从而可以容易的区分出哪个正常通孔,哪个是刻蚀不足的通孔。而且,本发明的技术方案,工艺简单,容易实现。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (10)
1.一种检测通孔缺陷的方法,其特征在于,包括:
提供衬底,所述衬底上形成有导电层,所述导电层上形成有刻蚀停止层,所述刻蚀停止层上形成有介质层,所述介质层和所述刻蚀停止层中形成有通孔;
刻蚀通孔,去除正常的通孔底部的部分导电层而非全部导电层,加大正常的通孔和刻蚀不足的通孔之间的高度差;
利用电子束缺陷扫描仪检测通孔的缺陷,电子束缺陷扫描仪发射的电子束轰击所述衬底,电子束射入刻蚀后的正常通孔产生的二次电子一部分由导电层传导;模拟出所述衬底在所述电子束轰击下产生的二次电子的灰阶图像,并模拟出所述灰阶图像的灰阶曲线,根据通孔底部的灰阶值判定正常的通孔、刻蚀不足的通孔,其中正常的通孔底部的灰阶值小于刻蚀不足的通孔底部的灰阶值。
2.如权利要求1所述的检测通孔缺陷的方法,其特征在于,所述导电层的材料选自多晶硅、Al、Cu、W、Ti、TiN、Ta、TaN、Mg、Fe、Zn、Na、K、Li、Co其中之一。
3.如权利要求2所述的检测通孔缺陷的方法,其特征在于,用干法刻蚀所述通孔,所述干法刻蚀对所述导电层和所述刻蚀停止层或者所述介质层有大于20的刻蚀选择比。
4.如权利要求3所述的检测通孔缺陷的方法,其特征在于,所述导电层的材料为Al或W;
所述干法刻蚀中使用的气体包括:BCl2,Cl2,CH4。
5.如权利要求3所述的检测通孔缺陷的方法,其特征在于,所述导电层的材料为多晶硅;
所述干法刻蚀中使用的气体包括:HBr,Cl2。
6.如权利要求2所述的检测通孔缺陷的方法,其特征在于,用湿法刻蚀所述通孔。
7.如权利要求6所述的检测通孔缺陷的方法,其特征在于,所述导电层的材料为W;
所述湿法刻蚀使用的溶液中包含NH4OH,H2O2。
8.如权利要求6所述的检测通孔缺陷的方法,其特征在于,所述导电层的材料选自Mg、Fe、Zn、Na、K、Li其中之一;
所述湿法刻蚀使用的溶液中包含HCl、H2O2。
9.如权利要求6所述的检测通孔缺陷的方法,其特征在于,所述导电层的材料选自Al、Cu、Ti、TiN、Ta、TaN其中之一;
所述湿法刻蚀使用的溶液中包含H2SO4,H2O2。
10.如权利要求6所述的检测通孔缺陷的方法,其特征在于,所述导电层的材料选自多晶硅;
所述湿法刻蚀使用的溶液中包含HNO3,HF。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010571132.1A CN102487026B (zh) | 2010-12-02 | 2010-12-02 | 检测通孔缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010571132.1A CN102487026B (zh) | 2010-12-02 | 2010-12-02 | 检测通孔缺陷的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102487026A CN102487026A (zh) | 2012-06-06 |
CN102487026B true CN102487026B (zh) | 2014-12-03 |
Family
ID=46152500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010571132.1A Active CN102487026B (zh) | 2010-12-02 | 2010-12-02 | 检测通孔缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102487026B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102938384B (zh) * | 2012-11-02 | 2015-09-30 | 上海华力微电子有限公司 | 一种提高刻蚀不足缺陷抓取率的方法 |
CN103811410B (zh) * | 2012-11-12 | 2016-10-19 | 上海华虹宏力半导体制造有限公司 | 找到通孔弱连接的方法 |
CN103471505B (zh) * | 2013-09-16 | 2016-04-13 | 京东方科技集团股份有限公司 | 过孔的检测方法和检测装置 |
CN103811369B (zh) * | 2013-10-21 | 2016-09-07 | 上海华力微电子有限公司 | 铜连接孔刻蚀不足缺陷在线检测方法 |
CN103887195B (zh) * | 2014-02-21 | 2017-01-04 | 上海华力微电子有限公司 | 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法 |
KR101862310B1 (ko) * | 2015-12-07 | 2018-05-29 | 에이피시스템 주식회사 | 얼룩결함 검사장치 및 얼룩결함 검사방법 |
CN108109931B (zh) * | 2017-12-12 | 2020-06-16 | 武汉新芯集成电路制造有限公司 | 透明膜层的厚度缺陷检测方法 |
CN109935527B (zh) * | 2017-12-15 | 2022-11-04 | 长鑫存储技术有限公司 | 接触孔检测方法 |
CN109813503B (zh) * | 2018-12-28 | 2020-08-28 | 高铭电子(惠州)有限公司 | 用于具有内腔的橡胶软体的密封性检测系统及其方法 |
CN110767629B (zh) * | 2019-10-30 | 2021-07-06 | 中国科学院微电子研究所 | 用于测量不同材料的蚀刻选择比的结构及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1233072A (zh) * | 1997-12-23 | 1999-10-27 | 西门子公司 | 检测未完全腐蚀的通孔的方法 |
US6365423B1 (en) * | 2001-01-24 | 2002-04-02 | Advanced Micro Devices, Inc. | Method of inspecting a depth of an opening of a dielectric material layer |
CN101131909A (zh) * | 2006-08-21 | 2008-02-27 | 精工电子纳米科技有限公司 | 聚焦离子束装置、样品断面形成及薄片样品制备方法 |
-
2010
- 2010-12-02 CN CN201010571132.1A patent/CN102487026B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1233072A (zh) * | 1997-12-23 | 1999-10-27 | 西门子公司 | 检测未完全腐蚀的通孔的方法 |
US6365423B1 (en) * | 2001-01-24 | 2002-04-02 | Advanced Micro Devices, Inc. | Method of inspecting a depth of an opening of a dielectric material layer |
CN101131909A (zh) * | 2006-08-21 | 2008-02-27 | 精工电子纳米科技有限公司 | 聚焦离子束装置、样品断面形成及薄片样品制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102487026A (zh) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102487026B (zh) | 检测通孔缺陷的方法 | |
Jau et al. | A Novel Method for In-line Process Monitoring by Measuring the Gray Level Values of SEM Images | |
US9431294B2 (en) | Methods of producing integrated circuits with an air gap | |
CN102074488A (zh) | 开口填充材料的缺陷检测方法 | |
CN109285793B (zh) | 介电质层中的空洞检测方法及半导体器件的制造方法 | |
Bothra et al. | A new failure mechanism by corrosion of tungsten in a tungsten plug process | |
CN112951737B (zh) | 沟道孔缺陷的改进方法、检测方法及检测系统 | |
US6645781B1 (en) | Method to determine a complete etch in integrated devices | |
Cepler et al. | Scanning electron microscopy imaging of ultra-high aspect ratio hole features | |
JP2007017599A (ja) | マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法 | |
CN106290544B (zh) | 一种二次离子质谱分析方法 | |
CN102339772B (zh) | 检测通孔缺陷的方法 | |
US20070196935A1 (en) | Prediction of ESL/ILD remaining thickness | |
US20080160654A1 (en) | Method of testing an integrity of a material layer in a semiconductor structure | |
CN107346743B (zh) | 半导体结构及其制造方法 | |
US7338899B2 (en) | Method of forming contact plug in semiconductor device | |
CN100442469C (zh) | 在一半导体元件制造中检测光阻残留的方法 | |
CN110164819A (zh) | 半导体检测结构及其形成方法、插塞缺陷的检测方法 | |
CN104979274A (zh) | 硅通孔形成方法 | |
Tutunjyan et al. | Etch process modules development and integration in 3D-SOC applications | |
KR100996305B1 (ko) | 반도체 소자의 제조 방법 | |
CN102479749B (zh) | 双镶嵌结构及其形成方法 | |
Kraft et al. | Volcano effect in open through silicon via (TSV) technology | |
US20220051974A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
US8399834B2 (en) | Isotope ion microscope methods and systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |