CN100499111C - Mos电容测试结构及失效点定位方法 - Google Patents

Mos电容测试结构及失效点定位方法 Download PDF

Info

Publication number
CN100499111C
CN100499111C CN 200610029919 CN200610029919A CN100499111C CN 100499111 C CN100499111 C CN 100499111C CN 200610029919 CN200610029919 CN 200610029919 CN 200610029919 A CN200610029919 A CN 200610029919A CN 100499111 C CN100499111 C CN 100499111C
Authority
CN
China
Prior art keywords
test
electric capacity
mos
assistant metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610029919
Other languages
English (en)
Other versions
CN101123245A (zh
Inventor
孙艳辉
郭廓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200610029919 priority Critical patent/CN100499111C/zh
Publication of CN101123245A publication Critical patent/CN101123245A/zh
Application granted granted Critical
Publication of CN100499111C publication Critical patent/CN100499111C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种MOS电容失效点定位方法,包括:形成测试MOS电容;在测试MOS电容上方沉积介质层及金属层,获得MOS电容测试结构;对所述MOS电容测试结构进行测试,获得失效点位置信息。所述在测试MOS电容上方沉积金属层的方法包括在测试MOS电容上方沉积第一辅助金属层及第二辅助金属层或在测试MOS电容上方沉积具有规则图形的金属层。利用双层金属线形成的网格或单层金属层内规则图形作为光学检测图像中的坐标,可提供准确的失效点位置信息;且双层金属线或单层金属层内规则图形的制作工艺简单,无需单独增加生产步骤或引入新材料,既不会增加生产成本也不会对最终获得的器件的性能产生不良影响。

Description

MOS电容测试结构及失效点定位方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种MOS电容测试结构及失效点定位方法。
背景技术
目前,金属-氧化物-半导体场效应管(Metal-Oxide-Semiconductor FieldEffect Translator,MOSFET)作为一种电压控制器件广泛地应用于各种电子线路中。MOSFET的中间部分是由金属-氧化物-半导体组成的MOS电容,氧化层在金属和半导体之间起绝缘作用;氧化层上金属层作为MOSFET的栅极,现行工艺中多采用多晶硅或多晶硅与金属硅化物的组合代替金属材料;氧化层下的半导体为衬底,其内形成有MOSFET的源极和漏极;在MOS电容的栅极及衬底之间施加电压,可以改变氧化层中的电场强度,通过控制半导体表面电场使器件工作。
但是,由于工艺条件及人为因素等原因,MOS电容中通常存在一定的失效点,如:衬底内原生失效点、栅极氧化层不完整以及栅极材料失效点,这些失效点对MOSFET的功耗、集成度、可靠性以及寿命都将产生不良影响,严重时甚至会引发器件失效。
如何确定MOS电容内失效点的位置,并对失效点进行失效类型分析已成为本领域技术人员亟待解决的问题。
当前,主要利用微光显微镜(PhotoEmission Microscope,EMMI)通过探测红外光子发射分布图,或利用激光束诱发阻抗值变化(OBIRCH)测试,通过激光扫描照射芯片表面时,探测衬底电阻的变化捕捉失效点位置,继而进行失效类型分析。
图1为测试MOS电容结构示意图,失效点20在测试MOS电容10内的实际位置如图1中所示。图2为现有技术中定位失效点时获得的光学检测图像俯视图,如图2所示,在测试MOS电容光学检测图像11中可清晰显示失效点光学检测图像21。现有方法中利用激光在对应失效点光学检测图像的测试MOS电容处作标记,继而应用聚焦离子束(Focuse Ion Beam,FIB)切割标记处MOS电容获得失效点剖面,最后利用扫描电子显微镜(SEM)观测失效点剖面,进行失效分析。然而,以激光作标记,切割失效点剖面时,由于激光本身具有高能量,在制作标记时,易对失效点本身造成影响,不利于获得准确的失效点剖面,造成为获得失效点剖面需进行多次FIB切割,不利于失效分析的进行。
申请号为“200380101404.x”的中国专利申请中提供了一种失效点定位的系统与方法,该方法通过形成光电测试结构,进而向该测试结构提供电信号以获得该测试结构的光学检测图像,最终达到定位失效点的目的。图3为现有技术中定位失效点时所需光电测试结构示意图,如图3所示,该光电测试结构包括一衬底30及顺次沉积的介质层31、第一导电层32、光电层33及第二导电层34;该第一导电层被介质层部分地包围,该第二导电层为透光或半透光的导电层,用以提高光电层内因提供电压至该测试结构的第一导电层所引发的电场。虽然,利用该光电测试结构,可辅助实现失效点的定位,但此光电测试结构组成过于复杂,应用此光电测试结构进行失效点定位需预先进行多步沉积步骤,费工、费时,且造成了成本的增加。由此,如何形成一种结构简单的测试结构及基于此结构的失效点定位方法,成为本领域技术人员的研究目标。
发明内容
本发明提供了一种MOS电容测试结构,用以通过测试实现MOS电容失效点的定位;本发明还提供了一种MOS电容失效点定位方法,用以提供准确的失效点位置信息,便于FIB切割,以获得失效点剖面,分析失效类别。
本发明提供的一种MOS电容测试结构,包括一测试MOS电容,所述测试MOS电容包括顺次相接的半导体衬底、氧化层和栅极,其特征在于:在所述测试MOS电容上方顺次沉积有第一层间介质层、第一辅助金属层、第二层间介质层及第二辅助金属层。
所述测试MOS电容上方第一层间介质层、第一辅助金属层、第二层间介质层及第二辅助金属层与正常产品同时形成且制作工艺相同;所述测试MOS电容上方第一层间介质层及第二层间介质层材料均包括二氧化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃等介质材料中的一种或其任意组合;所述测试MOS电容上方第一辅助金属层及第二辅助金属层材料均包括铝、铜或镍等金属材料中的一种;所述第一辅助金属层及第二辅助金属层内分别包括多条第一层辅助金属线及第二层辅助金属线;所述多条第一层辅助金属线及第二层辅助金属线间形成空间垂直结构。
本发明提供的一种MOS电容测试结构,包括一测试MOS电容,所述测试MOS电容包括顺次相接的半导体衬底、氧化层及栅极,其特征在于:在所述测试MOS电容上方顺次沉积有层间介质层及辅助金属层。
所述测试MOS电容上方层间介质层及辅助金属层与正常产品同时形成且制作工艺相同;所述测试MOS电容上方介质层材料包括二氧化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃等材料中的一种或其任意组合;所述测试MOS电容上方辅助金属层材料包括铝、铜或镍等材料中的一种;所述辅助金属层刻蚀有规则图形;所述刻蚀辅助金属层材料获得的规则图形为方形、圆形、环形或框形等图形中的一种。
本发明提供的一种MOS电容失效点定位方法,包括:
形成测试MOS电容;
在测试MOS电容上方沉积介质层及金属层,获得MOS电容测试结构;
对所述MOS电容测试结构进行测试,获得失效点位置信息。
所述在测试MOS电容上方沉积金属层的方法包括在测试MOS电容上方沉积第一辅助金属层及第二辅助金属层;所述第一辅助金属层及第二辅助金属层内分别包括多条第一层辅助金属线及第二层辅助金属线;所述多条第一层辅助金属线及第二层辅助金属线间形成空间垂直结构;所述在测试MOS电容上方沉积辅助金属层的方法包括在测试MOS电容上方沉积具有规则图形的辅助金属层;所述刻蚀辅助金属层材料获得的规则图形为方形、圆形、环形或框形等图形中的一种;所述测试MOS电容上方辅助金属层材料均包括铝、铜或镍等金属材料中的一种;对于具有不同掺杂类型的栅极和半导体衬底的测试MOS电容,可采用EMMI测试或OBIRCH测试检测MOS电容测试结构中的失效点;对于具有相同掺杂类型的栅极和半导体衬底的测试MOS电容,只采用OBIRCH测试检测MOS电容测试结构中的失效点。
与现有技术相比,本发明具有以下优点:
1.通过利用EMMI或OBIRCH捕捉准确的失效点位置,继而利用FIB切割获得失效点剖面,最后利用SEM观测失效点表面,进行失效分析,可分析MOS电容的失效类别;
2.通过形成MOS电容测试结构,利用双层辅助金属线形成的网格或单层辅助金属层内规则图形作为光学检测图像中的坐标,利用此坐标可提供准确的失效点位置信息,进而进行准确地FIB切割,获得失效点剖面,避免进行重复切割;
3.为进行准确地FIB切割所提供的双层辅助金属线或单层辅助金属层内规则图形的制作工艺简单,且无需单独增加生产步骤或引入新材料,既不会增加生产成本也不会对最终获得的器件的性能产生不良影响。
附图说明
图1为测试MOS电容结构示意图;
图2为现有技术中定位失效点时获得的光学检测图像俯视图;
图3为现有技术中定位失效点时所需光电测试结构示意图;
图4为说明本发明方法第一实施例的测试结构剖面示意图;
图5为说明本发明方法第一实施例中定位失效点时获得的光学检测图像示意图;
图6为说明本发明方法实施例的FIB切割示意图;
图7为说明本发明方法第二实施例的具有方形图形辅助金属层的测试结构俯视图;
图8为说明本发明方法第二实施例的具有框形图形辅助金属层的测试结构俯视图;
图9为说明本发明方法第二实施例中定位失效点时获得的光学检测图像示意图;
其中:同一结构用同一标号标示;
10:测试MOS电容;                     11:测试MOS电容光学检测图像;
20:失效点;                          21:失效点光学检测图像;
30:衬底;                            31:介质层;
32:第一导电层;                      33:光电层;
34:第二导电层;                      40:第一层间介质层;
41:第二层间介质层;                  50:第一辅助金属层;
51:第二辅助金属层;                  52:第一辅助金属层光学检测图像;
53:第二辅助金属层光学检测图像        60:失效点剖面;
70:辅助金属层内规则图形;
71:辅助金属层内规则图形光学检测图像。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。为避免造成不必要的难于理解,对众所周知的制造工艺不再进行详细描述。
应用本发明方法进行失效分析的实施步骤为:首先,形成测试MOS电容;随后,在测试MOS电容上方沉积介质层及辅助金属层,获得MOS电容测试结构;然后,对所述MOS电容测试结构进行EMMI或OBIRCH测试,获得失效点位置信息;再后,对应失效点位置处进行FIB切割,获得失效点剖面;最后,对失效点剖面进行SEM测试,进行表面失效点分析。
作为说明本发明方法的第一实施例,应用本发明方法定位失效点并进行失效分析的具体实施步骤为:
首先,形成测试MOS电容。
所述测试MOS电容与正常产品同时形成且结构相同;所述测试MOS电容形成于晶片内切割道上;为便于失效点检测,所述测试MOS电容栅极尺寸可设计为足够大,作为本发明方法的实施例,所述测试MOS电容栅极尺寸选为:50微米*50微米。
诚然,所述测试MOS电容栅极尺寸的确定为便于说明本发明具体实施例而做出的特殊选择,不应作为对本发明方法实施方式的限定,本领域技术人员对此作出的任意合理的改变不影响本发明方法的实施,且应包含在本发明的保护范围内。
随后,在所述测试MOS电容上方沉积双层辅助金属层,并形成双层辅助金属线,获得MOS电容测试结构。
图4为说明本发明方法实施例的测试结构剖面示意图,如图4所示,在所述测试MOS电容10基础上顺次沉积第一层间介质层40、第一辅助金属层50、第二层间介质层41及第二辅助金属层51,获得MOS电容测试结构。
所述测试MOS电容上方第一层间介质层、第一辅助金属层、第二层间介质层及第二辅助金属层与正常产品同时形成且制作工艺相同;所述测试MOS电容上方第一层间介质层及第二层间介质层材料包括二氧化硅(SiO2)、硼硅玻璃(borosilicate,BSG)、磷硅玻璃(phosphosilicate glass,PSG)或硼磷硅玻璃(borophosphosilicate,BPSG)等常用层间介质材料中的一种或其任意组合;所述测试MOS电容上方第一辅助金属层及第二辅助金属层材料均包括铝(AL)、铜(Cu)或镍(Ni)等常用金属材料中的一种。
所述第一辅助金属层及第二辅助金属层均具有线状图形,即所述第一辅助金属层及第二辅助金属层内分别包括多条第一层辅助金属线及第二层辅助金属线,所述多条第一层辅助金属线及第二层辅助金属线间形成空间垂直结构。所述多条第一层辅助金属线或第二层辅助金属线间距离由工艺条件及产品要求确定,可选为70纳米、90纳米或130纳米等。
诚然,多条第一层辅助金属线或第二层辅助金属线间距离的确定为便于说明本发明具体实施例而做出的特殊选择,不应作为对本发明方法实施方式的限定。本领域技术人员对此作出的任意合理的改变不影响本发明方法的实施,且应包含在本发明的保护范围内。
然后,对所述MOS电容测试结构进行EMMI或OBIRCH测试,获得失效点位置信息。
测试MOS电容中,氧化层内存在的缺陷或氧化层附近区域内栅极及半导体衬底内存在的缺陷都将引起氧化层结构缺失,造成氧化层结构不完整,缺失的氧化层结构易造成对掺杂类型不同的栅极和半导体衬底间施加恒定电压时电子与空穴的复合,探测所述电子与空穴的复合放射出的微弱光,可侦测到测试MOS电容结构中的失效点。
EMMI测试微光显微镜是一种高效率的失效分析工具,可侦测和定位电流通过组件时所发射出来的微弱光,由此可侦测到测试MOS电容中的失效点。
OBIRCH测试是利用激光束扫描所述测试MOS电容,激光束的部分能量转化为热量,如果测试MOS电容内存在缺陷或者空洞,这些区域附近的热量传导不同于其他的完整区域,将引起局部温度变化,从而引起电阻值改变,如果对器件施加恒定电压,则表现为电流变化,通过此关系,将热引起的电阻变化和电流变化联系起来。将电流变化的大小与所成像的像素亮度对应,像素的位置和电流发生变化时激光扫描到的位置相对应。这样,就可以利用获得的OBIRCH光学检测图像来定位缺陷。
对于具有不同掺杂类型的栅极和半导体衬底的测试MOS电容,可采用EMMI测试或OBIRCH测试检测测试MOS电容结构中的失效点;对于具有相同掺杂类型的栅极和半导体衬底的测试MOS电容,只采用OBIRCH测试,以获得光学检测图像。失效点在所述测试MOS电容结构中的位置如图4内所示。
图5为说明本发明方法实施例中定位失效点时获得的光学检测图像示意图,如图5所示,此图像以第一层辅助金属线光学检测图像52及第二层辅助金属线光学检测图像53形成的网格为坐标,可清晰标定光学检测图像内任意点的位置信息。若将第一层辅助金属线光学检测图像及第二层辅助金属线光学检测图像分别标记为A、B、C......和a、b、c......,则作为本发明方法的实施例,失效点光学检测图像21位于C和f的交叉点,记为(C,f)。
诚然,所述测试MOS电容内失效点位置及金属线网格的数目和尺寸为便于说明本发明具体实施例而做出的特殊选择,不应作为对本发明方法实施方式的限定。
再后,对应失效点位置处进行FIB切割,获得失效点剖面。
FIB的主要用途是利用其产生的溅射现象。通过增大离子束的能量使溅射的原子数量增加,以达到对材料进行刻蚀加工的目的。应用FIB可精确地加工感兴趣的区域,且能够大幅度缩短样品的制作时间,且样品材料内不易出现刻蚀速率差异,制作的样品材质均匀。
图6为说明本发明方法实施例的FIB切割示意图,如图6所示,以失效点20所在位置为参照点,利用FIB沿晶片表面法线方向切割所述所述测试MOS电容10,获得失效点剖面60。所述失效点剖面的法线方向为平行晶片表面的任意方向。
最后,对失效点剖面进行SEM测试,进行表面失效点分析。
作为本发明的第二实施例,应用本发明方法定位失效点并进行失效分析的具体实施步骤为:
首先,形成测试MOS电容。
所述测试MOS电容与正常产品同时形成且结构相同;所述测试MOS电容形成于晶片内切割道上;为便于失效点检测,所述测试MOS电容栅极尺寸可设计为足够大,作为本发明方法的实施例,所述测试MOS电容栅极尺寸选为:50微米*50微米。
诚然,所述测试MOS电容栅极尺寸的确定为便于说明本发明具体实施例而做出的特殊选择,不应作为对本发明方法实施方式的限定,本领域技术人员对此作出的任意合理的改变不影响本发明方法的实施,且应包含在本发明的保护范围内。
随后,在所述测试MOS电容上方沉积一辅助金属层,并将所述辅助金属层刻蚀成规则图形,获得MOS电容测试结构。
所述测试MOS电容上方层间介质层及辅助金属层与正常产品同时形成且制作工艺相同;所述测试MOS电容上方介质层材料包括二氧化硅(SiO2)、硼硅玻璃(borosilicate,BSG)、磷硅玻璃(phosphosilicate glass,PSG)或硼磷硅玻璃(borophosphosilicate,BPSG)等常用层间介质材料中的一种或其任意组合;所述测试MOS电容上方辅助金属层材料包括铝(AL)、铜(Cu)或镍(Ni)等常用金属材料中的一种。
图7为说明本发明方法第二实施例的具有方形图形辅助金属层的测试结构俯视图,如图7所示,作为本发明方法的实施例,所述刻蚀辅助金属层材料获得的规则图形70为方形,诚然,所述规则图形为圆形、环形或框形均不影响本发明方法的实施。图8为说明本发明方法第二实施例的具有框形图形辅助金属层的测试结构俯视图。所述规则图形70间的间隔尺寸根据工艺条件及产品要求确定。作为本发明方法的实施例,所述规则图形间的间隔尺寸可选为70纳米、90纳米或130纳米等。将辅助金属层内规则图形中各行分别标为a、b、c......,将辅助金属层内规则图形中各列分别标为A、B、C......,则位于第一行第二列的图形标记为(a,B)。
所述将规则图形选为方形及所述规则图形间的间隔尺寸的确定为便于说明本发明具体实施例而做出的特殊选择,不应作为对本发明方法实施方式的限定,本领域技术人员对此作出的任意合理的改变不影响本发明方法的实施,且应包含在本发明的保护范围内。
然后,对所述MOS电容测试结构进行OBIRCH测试,获得失效点位置信息。
对于具有不同掺杂类型的栅极和半导体衬底的测试MOS电容,可采用EMMI测试或OBIRCH测试检测测试MOS电容结构中的失效点;对于具有相同掺杂类型的栅极和半导体衬底的测试MOS电容,只采用OBIRCH测试,以获得光学检测图像。图9为说明本发明方法第二实施例中定位失效点时获得的光学检测图像示意图,失效点光学检测图像21在所述测试MOS电容光学检测图像中的位置如图9内所示。以辅助金属层内规则图形为方形的MOS电容测试结构为例,以规则图形光学检测图像71为坐标,可确定失效点光学图像位置信息,进而确定失效点位置。作为本发明方法的实施例,失效点位置为(d,C)。
再后,对应失效点位置处进行FIB切割,获得失效点剖面。
以失效点所在位置为参照点,利用FIB沿晶片表面法线方向切割所述所述测试MOS电容,获得失效点剖面。所述失效点剖面的法线方向为平行晶片表面的任意方向。
最后,对失效点剖面进行SEM测试,进行表面失效点分析。
采用本发明方法,通过利用EMMI或OBIRCH捕捉准确的失效点位置,继而利用FIB切割获得失效点剖面,最后利用SEM观测失效点表面,进行失效分析,可分析MOS电容的失效类别;通过形成MOS电容测试结构,利用双层辅助金属线形成的网格或单层辅助金属层内规则图形作为光学检测图像中的坐标,利用此坐标可提供准确的失效点位置信息,进而进行准确地FIB切割,获得失效点剖面,避免进行重复切割;为进行准确地FIB切割所提供的双层辅助金属线或单层辅助金属层内规则图形的制作工艺简单,且无需单独增加生产步骤或引入新材料,既不会增加生产成本也不会对最终获得的器件的性能产生不良影响。
需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。文中使用的与附图相关的方向性用语,如:顶部、底部、上、下、左、右、前或后等,在任何方法上均不是用来限制本发明的范围。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (17)

1.一种MOS电容测试结构,包括一测试MOS电容,所述测试MOS电容包括顺次相接的半导体衬底、氧化层和栅极,其特征在于:在所述测试MOS电容上方顺次沉积有第一层间介质层、第一辅助金属层、第二层间介质层及第二辅助金属层;所述第一辅助金属层及第二辅助金属层内分别包括多条第一层辅助金属线及多条第二层辅助金属线;所述多条第一层辅助金属线及多条第二层辅助金属线间形成作为测试时的坐标的网格。
2.根据权利要求1所述的MOS电容测试结构,其特征在于:所述测试MOS电容上方第一层间介质层、第一辅助金属层、第二层间介质层及第二辅助金属层与正常产品同时形成且制作工艺相同。
3.根据权利要求2所述的MOS电容测试结构,其特征在于:所述测试MOS电容上方第一层间介质层及第二层间介质层材料均包括二氧化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃介质材料中的一种或其任意组合。
4.根据权利要求2所述的MOS电容测试结构,其特征在于:所述测试MOS电容上方第一辅助金属层及第二辅助金属层材料均包括铝、铜或镍金属材料中的一种。
5.根据权利要求1所述的MOS电容测试结构,其特征在于:所述多条第一层辅助金属线及多条第二层辅助金属线间形成空间垂直结构。
6.一种MOS电容测试结构,包括一测试MOS电容,所述测试MOS电容包括顺次相接的半导体衬底、氧化层及栅极,其特征在于:在所述测试MOS电容上方顺次沉积有层间介质层及辅助金属层;所述辅助金属层具有作为测试时的坐标的规则图形。
7.根据权利要求6所述的MOS电容测试结构,其特征在于:所述测试MOS电容上方层间介质层及辅助金属层与正常产品同时形成且制作工艺相同。
8.根据权利要求7所述的MOS电容测试结构,其特征在于:所述测试MOS电容上方介质层材料包括二氧化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃材料中的一种或其任意组合。
9.根据权利要求7所述的MOS电容测试结构,其特征在于:所述测试MOS电容上方辅助金属层材料包括铝、铜或镍中的一种。
10.根据权利要求6所述的MOS电容测试结构,其特征在于:所述规则图形为方形、圆形、环形或框形中的一种。
11.一种MOS电容失效点定位方法,包括:
形成测试MOS电容;
在测试MOS电容上方沉积介质层及金属层,获得如权利要求1所述的MOS电容测试结构;
对所述MOS电容测试结构进行测试,获得失效点位置信息。
12.根据权利要求11所述的定位方法,其特征在于:所述多条第一层辅助金属线及多条第二层辅助金属线间形成空间垂直结构。
13.一种MOS电容失效点定位方法,包括:
形成测试MOS电容;
在测试MOS电容上方沉积介质层及金属层,获得如权利要求6所述的MOS电容测试结构;
对所述MOS电容测试结构进行测试,获得失效点位置信息。
14.根据权利要求13所述的定位方法,其特征在于:刻蚀所述辅助金属层材料获得的规则图形为方形、圆形、环形或框形中的一种。
15.根据权利要求13所述的定位方法,其特征在于:所述测试MOS电容上方辅助金属层材料均包括铝、铜或镍金属材料中的一种。
16.根据权利要求11或13所述的定位方法,其特征在于:对于具有不同掺杂类型的栅极和半导体衬底的测试MOS电容,可采用EMMI测试或OBIRCH测试检测MOS电容测试结构中的失效点。
17.根据权利要求11或13所述的定位方法,其特征在于:对于具有相同掺杂类型的栅极和半导体衬底的测试MOS电容,只采用OBIRCH测试检测MOS电容测试结构中的失效点。
CN 200610029919 2006-08-10 2006-08-10 Mos电容测试结构及失效点定位方法 Expired - Fee Related CN100499111C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610029919 CN100499111C (zh) 2006-08-10 2006-08-10 Mos电容测试结构及失效点定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610029919 CN100499111C (zh) 2006-08-10 2006-08-10 Mos电容测试结构及失效点定位方法

Publications (2)

Publication Number Publication Date
CN101123245A CN101123245A (zh) 2008-02-13
CN100499111C true CN100499111C (zh) 2009-06-10

Family

ID=39085496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610029919 Expired - Fee Related CN100499111C (zh) 2006-08-10 2006-08-10 Mos电容测试结构及失效点定位方法

Country Status (1)

Country Link
CN (1) CN100499111C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587148B (zh) * 2008-05-20 2011-07-20 中芯国际集成电路制造(上海)有限公司 一种减小mos器件导通电阻测试值的方法
CN101667597B (zh) * 2009-09-09 2011-08-31 上海宏力半导体制造有限公司 一种垂直双扩散mos晶体管测试结构
CN102116838B (zh) * 2010-01-05 2013-09-11 上海华虹Nec电子有限公司 微光显微镜芯片失效分析方法及系统
CN102456666B (zh) * 2010-10-19 2013-12-18 上海华虹Nec电子有限公司 数字坐标轴及栅氧化膜可靠性测试方法
CN102466778B (zh) * 2010-11-17 2014-04-16 上海华虹宏力半导体制造有限公司 用于功率金属氧化物晶体管芯片的缺陷失效定位方法
CN102854429A (zh) * 2011-06-28 2013-01-02 上海华碧检测技术有限公司 一种半导体功率器件失效分析的失效点定位方法
CN103871918A (zh) * 2012-12-10 2014-06-18 中芯国际集成电路制造(上海)有限公司 晶圆中缺陷定位的方法
CN104568533B (zh) * 2013-10-23 2017-03-15 中芯国际集成电路制造(上海)有限公司 Tem分析样品的制备方法
CN104637922B (zh) * 2013-11-14 2018-04-27 中芯国际集成电路制造(上海)有限公司 用于栅介质完整性的测试结构及其测试方法
CN103926264B (zh) * 2014-03-04 2016-03-02 武汉新芯集成电路制造有限公司 栅氧化层失效点的定位方法
CN107544012A (zh) * 2016-06-24 2018-01-05 上海北京大学微电子研究院 多通道显微镜半导体综合测试系统
CN109946589B (zh) * 2019-04-08 2022-12-27 京东方科技集团股份有限公司 一种检测显示面板电学不良的方法及装置
CN111123077B (zh) * 2020-01-15 2022-03-08 深圳赛意法微电子有限公司 一种芯片的失效定位方法
CN111413564B (zh) * 2020-04-02 2021-08-24 广东电网有限责任公司电力科学研究院 一种超级电容器失效预警方法、系统以及设备
CN112461844B (zh) * 2020-11-20 2022-10-18 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 电子元器件瑕疵定位方法及存储介质
CN113654506B (zh) * 2021-07-19 2024-02-13 电信科学技术第五研究所有限公司 一种大气暴晒样品测厚装置及方法
CN114324390A (zh) * 2021-12-22 2022-04-12 中国科学院国家空间科学中心 一种基于连续激光源的集成电路失效定位系统及方法
CN116106728B (zh) * 2023-04-13 2023-08-04 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) GaAs集成电路的MIM电容器的失效定位方法和装置

Also Published As

Publication number Publication date
CN101123245A (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
CN100499111C (zh) Mos电容测试结构及失效点定位方法
CN109686675B (zh) 一种失效的定位方法
TWI433160B (zh) 積體電路製程中判定缺陷的結構與方法
CN100465612C (zh) 缺陷检测方法
US20160299103A1 (en) Application of electron-beam induced plasma probes to inspection, test, debug and surface modifications
KR19990013871A (ko) 반도체 및 집적회로의 구조를 테스트하는 방법 및 장치
US20090017564A1 (en) Method to detect and predict metal silicide defects in a microelectronic device during the manufacture of an integrated circuit
CN110783214B (zh) 晶片级测试方法及其测试结构
KR20160081423A (ko) 결함 검출 방법 및 결함 검출 시스템
CN104091769B (zh) 一种通孔刻蚀不足的检测方法
CN101211803B (zh) 沟槽轮廓参数检测方法
CN107993953A (zh) 一种精确定位电迁移测试中空洞位置的方法
KR100362024B1 (ko) 특성평가용 반도체장치 및 특성평가방법
CN109698138B (zh) 半导体失效定位测试单元及其失效定位方法
CN100465649C (zh) 半导体器件及制造方法、器件形成基片和布线连接测试法
US20070197020A1 (en) Inline method to detect and evaluate early failure rates of interconnects
CN214624978U (zh) 半导体测试结构
TWI242828B (en) Inspection method for an semiconductor device
JP2002043385A (ja) テストパターンを有する半導体ウェハ、半導体ウェハの検査方法、製造プロセス管理方法及び半導体の製造方法
JP5970229B2 (ja) 試料の寸法測定方法、および荷電粒子線装置
Herschbein et al. Semi-Automated Full Wafer In-line SRAM Failure Analysis by Dual Beam Focused Ion Beam (FIB)
JP2010192521A (ja) 半導体装置の製造方法及びteg素子
TW202123293A (zh) 光電演進缺陷檢測
Moreau et al. Early detection of crystal defects in the device process flow by electron beam inspection
CN103000578A (zh) 一种表征通孔刻蚀后关键尺寸的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111118

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20180810