CN103000578A - 一种表征通孔刻蚀后关键尺寸的方法 - Google Patents
一种表征通孔刻蚀后关键尺寸的方法 Download PDFInfo
- Publication number
- CN103000578A CN103000578A CN2012104939429A CN201210493942A CN103000578A CN 103000578 A CN103000578 A CN 103000578A CN 2012104939429 A CN2012104939429 A CN 2012104939429A CN 201210493942 A CN201210493942 A CN 201210493942A CN 103000578 A CN103000578 A CN 103000578A
- Authority
- CN
- China
- Prior art keywords
- hole
- size
- presumptive area
- etching
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供的一种表征通孔刻蚀后关键尺寸的方法,包括在双大马士革工艺的光刻预定区域的通孔图形时,在非预定区域的光罩上形成通孔的测量图形,所述测量图形的大小与所述定义通孔图形的大小一致;进行通孔刻蚀工艺,在预定区域和非预定区域刻蚀出通孔;在刻蚀工艺稳定后,测量非预定区域的通孔的尺寸。本发明的表征通孔刻蚀后关键尺寸的方法可以有效地在通孔结构刻蚀完之后,方便快捷的进行通孔特征尺寸的测量,便于实时快捷的对通孔刻蚀工艺进行反馈,甄别和调整控制。并且还具有测量精准,重复性高等特点。
Description
技术领域
本发明涉及一种测量通孔尺寸的方法,尤其涉及一种表征通孔刻蚀后关键尺寸的方法。
背景技术
在半导体集成电路工业中,高性能的集成电路芯片需要高性能的后段电学互连。金属铜由于它的低电阻率特性,在先进集成电路芯片中得到了越来越广泛的应用。为了获得更低的信号延迟,获得更高的互连性能,低介电常数介质材料被引入高端芯片制程。特别在45纳米以下的互连工艺中,广泛采用相对介电常数2.45~2.55的多孔介电常数材料。伴随多孔介电常数材料的引入,金属硬掩模刻蚀工艺也被广泛的采用,其目的是为了获得更好的图形精度和降低灰化去胶工序对多孔介电常数材料的损伤。
双大马士革工艺是铜互连中最常采用的互连方式。通过使通孔层和金属导线层的一体化成型,可以有效的降低通孔和导线层的整体电阻,而且可以使工艺复杂度降低。但与单层大马士革互连结构相比,双大马士革互连结构通常具有更高的深宽比,尤其是对于通孔的底部而言。
互连工艺控制中最重要的判据为测量得到的关键尺寸数据。关键尺寸的测量通常是利用电子显微镜成像来实现的。通常会在光刻显影后量测光刻后的特征尺寸来验证光刻工序的质量,而在刻蚀完成后,量测图形的刻蚀后关键尺寸来检验刻蚀工艺的合格与否。但经过刻蚀后,过大的通孔深度,使得通孔结构的二次电子产额很低。过低的二次电子产额使得电子显微镜成像质量很差。加之低介电常数材料,特别是多孔材料中通孔结构的边缘粗糙度很大,使得图形边界非常模糊,测量的准确度和重复性很差,因此很难实现在线量测通孔结构的刻蚀后关键尺寸。如图1所示。
当然,如果采用破坏性的失效分析法,将晶圆破片制成可以观测剖面的透射电镜样品,确实可以获得较为准确的通孔形貌和刻蚀后关键尺寸的数据。但这种做法存在三个问题:
第一、这种方法是需要在洁净室外进行,数据不能及时反馈。制备一个透射电镜样品大约需要1~3个小时,而且费用较高,需要额外的人员进行。而在线测量尺寸可以完全自动进行,只需要花费数分钟。
第二、这种方法所收集的数据有限。普通的在线量测方法会针对每个特征图形,每批晶圆会产生18个关键尺寸的数据。而制备一个透射电镜样品只能获取一个数据点。因此这种方法收集到的数据有限,不能表征每片上的尺寸均匀性以及整批的尺寸均匀性。
第三、这通过制作透射电镜样品的测量方法,需要对晶圆进行破坏性处理。该片晶圆必须被报废,而不能继续后续的工艺,因此晶圆消耗和费用较高。
综上所述,在实验室通过制作透射电镜样品进行观察,虽然可以做到获得单点的非常精确的关键尺寸测量,但存在花费时间长,费用高,数据量有限等缺点,不可能用于工业自动化生产。只能是在研发阶段用于形貌的分析和调试。
因此,如何有效快速准确的获得刻蚀后的通孔结构关键尺寸,可以尽早的发现工艺的漂移,及早发现工艺问题,是一项非常有价值的研究内容。
发明内容
本发明针对目前工艺中存在的问题,主要为了解决现有的金属硬掩模双大马士革互连工艺中,由于通孔位于金属沟槽底部,深度大、二次电子产额低、边缘粗糙、因此成像质量差、刻蚀后通孔结构特征尺寸难以表征、测量难度大、不利于监控刻蚀工艺表现的难题。通过本发明所公开的方法可以有效地在通孔结构刻蚀完之后,方便快捷的进行通孔特征尺寸的测量,便于实时快捷的对通孔刻蚀工艺进行反馈,甄别和调整控制。另外,本发明还具有测量精准,重复性高等特点。
本发明提供的一种表征通孔刻蚀后关键尺寸的方法,包括以下步骤:
步骤1,在双大马士革工艺的光刻预定区域的通孔图形时,在非预定区域的光罩上形成通孔的测量图形,所述测量图形的大小与所述定义通孔图形的大小一致;
步骤2,进行通孔刻蚀工艺,在预定区域和非预定区域刻蚀出通孔;
步骤3,在刻蚀工艺稳定后,测量非预定区域的通孔的尺寸。
在本发明的一个较佳实施方式中,还包括:
步骤4,测量预定区域的通孔的尺寸,并得出预定区域和非预定区域的通孔尺寸的差异。
在本发明的另一较佳实施方式中,所述步骤3中通过扫描电镜测量非预定区域的通孔的尺寸。
在本发明的另一较佳实施方式中,所述步骤4中通过透射电镜测量预定区域的通孔的尺寸。
在本发明的另一较佳实施方式中,在所述光刻预定区域的通孔图形时,所形成的晶圆结构包括依次在衬底上形成的刻蚀阻挡层、低介电常数层、氧化硅层和金属硬掩膜层。
在本发明的另一较佳实施方式中,所述低介电常数层采用多孔超低介电常数介质材料。
在本发明的另一较佳实施方式中,所述金属硬掩膜层为氮化钛金属硬掩模。
本发明的表征通孔刻蚀后关键尺寸的方法可以有效地在通孔结构刻蚀完之后,方便快捷的进行通孔特征尺寸的测量,便于实时快捷的对通孔刻蚀工艺进行反馈,甄别和调整控制。另外,本发明还具有测量精准,重复性高等特点。
附图说明
图1是现有技术的通孔尺寸的测量示意图;
图2是本发明的实施例的结构示意图。
具体实施方式
以下将结合附图对本发明做具体阐释。
本发明的实施例的一种表征通孔刻蚀后关键尺寸的方法,包括以下步骤:
步骤1,在双大马士革工艺的光刻预定区域的通孔图形时,在非预定区域的光罩上形成通孔的测量图形,所述测量图形的大小与所述定义通孔图形的大小一致;
通孔结构是用于连接上下两层金属连线的。因此,正常的通孔图形都会处于金属层下方,即通孔曝光时,其底部的金属硬掩模是被去除的。光罩上形成的通孔测量图形要求在进行通孔光刻时,底部的金属硬掩模有一部分是被保留的,而剩余部分是正常的被去除的。在采用了底部抗反射层和介质抗反射层后的光刻表现对于这两种基底差异很小,即使存在也可以利用版图进行补偿修正。
如图2中所示,在实际的晶圆制造流程中,采用正常的双大马士革工艺:首先,在衬底6上进行各层薄膜的沉积生长,包括刻蚀阻挡层5,低介电常数层4,缓冲层3和金属硬掩膜层2;随后进行金属硬掩膜层的光刻和刻蚀,将存在金属连线图形的区域的金属硬掩模去除,将金属层光罩上的图形转移到金属硬掩模层上;接着进行通孔的光刻和一体化刻蚀,形成双大马士革的开口凹槽。在本发明的实施例中,低介电常数层优选为多孔超低介电常数介质材料,相对介电常数2.55。金属硬掩模层为氮化钛金属硬掩模。
步骤2,如图2中所示,进行通孔刻蚀工艺,在预定区域和非预定区域刻蚀出通孔1;
由于在非预定区域形成的通孔测量图形会产生在金属硬掩模层2上。由于通孔测量图形处于最表面,因此成像清晰。加之,在金属硬掩模形成的通孔测量图形边缘粗糙度要远好于在多孔材料或低介电常数介质材料。所以,测试图形的通孔金属硬掩模尺寸很容易测量,测量效果好,精度高,重复性好。
步骤3,在刻蚀工艺稳定后,通过在线的扫描电镜测量非预定区域的通孔的尺寸。
步骤4,通过透射电镜测量预定区域的通孔的尺寸,并得出预定区域和非预定区域的通孔尺寸的差异。将步骤3和步骤4获得尺寸进行拟合和匹配,即可得到对应的换算关系,这样通过测量通孔结构的金属硬掩模尺寸即可获得底部尺寸,同时也可以监控金属硬掩模尺寸是否有漂移来检验刻蚀工艺的表现和稳定性。
本发明的实施例对于尺寸越小,沟槽深度越大,高宽比越大,更小线宽的通孔结构具有更明显效果,可以简单快捷的通过测试刻蚀后的通孔结构金属硬掩模图形的顶部尺寸即可获得正常通孔结构的尺寸。
以上对本发明的具体实施例进行了详细描述,但其只是作为范例,本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言,任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此,在不脱离本发明的精神和范围下所作的均等变换和修改,都应涵盖在本发明的范围内。
Claims (7)
1.一种表征通孔刻蚀后关键尺寸的方法,其特征在于,包括以下步骤:
步骤1,在双大马士革工艺的光刻预定区域的通孔图形时,在非预定区域的光罩上形成通孔的测量图形,所述测量图形的大小与所述定义通孔图形的大小一致;
步骤2,进行通孔刻蚀工艺,在预定区域和非预定区域刻蚀出通孔;
步骤3,在刻蚀工艺稳定后,测量非预定区域的通孔的尺寸。
2.如权利要求1所述的方法,其特征在于,还包括:
步骤4,测量预定区域的通孔的尺寸,并得出预定区域和非预定区域的通孔尺寸的差异。
3.如权利要求2所述的方法,其特征在于,所述步骤3中通过扫描电镜测量非预定区域的通孔的尺寸。
4.如权利要求3所述的方法,其特征在于,所述步骤4中通过透射电镜测量预定区域的通孔的尺寸。
5.如权利要求4所述的方法,其特征在于,在所述光刻预定区域的通孔图形时,所形成的晶圆结构包括依次在衬底上形成的刻蚀阻挡层、低介电常数层、氧化硅层和金属硬掩膜层。
6.如权利要求5所述的方法,其特征在于,所述低介电常数层采用多孔超低介电常数介质材料。
7.如权利要求6所述的方法,其特征在于,所述金属硬掩膜层为氮化钛金属硬掩模。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104939429A CN103000578A (zh) | 2012-11-28 | 2012-11-28 | 一种表征通孔刻蚀后关键尺寸的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104939429A CN103000578A (zh) | 2012-11-28 | 2012-11-28 | 一种表征通孔刻蚀后关键尺寸的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103000578A true CN103000578A (zh) | 2013-03-27 |
Family
ID=47928985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012104939429A Pending CN103000578A (zh) | 2012-11-28 | 2012-11-28 | 一种表征通孔刻蚀后关键尺寸的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103000578A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103489810A (zh) * | 2013-09-22 | 2014-01-01 | 上海华力微电子有限公司 | 一种对通孔刻蚀的工艺窗口进行量化监控的方法 |
CN104422604A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种电镜样品制备方法 |
CN103489810B (zh) * | 2013-09-22 | 2016-11-30 | 上海华力微电子有限公司 | 一种对通孔刻蚀的工艺窗口进行量化监控的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070082417A1 (en) * | 2005-10-11 | 2007-04-12 | International Business Machines Corporation | Method and structure for reducing prior level edge interference with critical dimension measurement |
US7243441B2 (en) * | 2003-11-14 | 2007-07-17 | Hitachi Kenki Fine Tech Co., Ltd. | Method and apparatus for measuring depth of holes formed on a specimen |
CN102394227A (zh) * | 2011-11-30 | 2012-03-28 | 上海华力微电子有限公司 | 可降低方块电阻的铜互连结构的制造方法 |
-
2012
- 2012-11-28 CN CN2012104939429A patent/CN103000578A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7243441B2 (en) * | 2003-11-14 | 2007-07-17 | Hitachi Kenki Fine Tech Co., Ltd. | Method and apparatus for measuring depth of holes formed on a specimen |
US20070082417A1 (en) * | 2005-10-11 | 2007-04-12 | International Business Machines Corporation | Method and structure for reducing prior level edge interference with critical dimension measurement |
CN102394227A (zh) * | 2011-11-30 | 2012-03-28 | 上海华力微电子有限公司 | 可降低方块电阻的铜互连结构的制造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104422604A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种电镜样品制备方法 |
CN103489810A (zh) * | 2013-09-22 | 2014-01-01 | 上海华力微电子有限公司 | 一种对通孔刻蚀的工艺窗口进行量化监控的方法 |
CN103489810B (zh) * | 2013-09-22 | 2016-11-30 | 上海华力微电子有限公司 | 一种对通孔刻蚀的工艺窗口进行量化监控的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210231584A1 (en) | Smart defect calibration system in semiconductor wafer manufacturing | |
US9170209B1 (en) | Inspection guided overlay metrology | |
US9201022B2 (en) | Extraction of systematic defects | |
US8755045B2 (en) | Detecting method for forming semiconductor device | |
US7904845B2 (en) | Determining locations on a wafer to be reviewed during defect review | |
US7711514B2 (en) | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan | |
CN104425302B (zh) | 半导体器件的缺陷检测方法和装置 | |
CN100499111C (zh) | Mos电容测试结构及失效点定位方法 | |
US9311697B2 (en) | Inspection method and device therefor | |
JP2001159616A (ja) | パターン検査方法及びパターン検査装置 | |
US8289508B2 (en) | Defect detection recipe definition | |
JP5745573B2 (ja) | 製造ツールのレシピを生成する方法及びそのシステム | |
TW201909010A (zh) | 設計佈局為主的快速線上缺陷診斷、分類及取樣方法及系統 | |
US5684301A (en) | Monocrystalline test structures, and use for calibrating instruments | |
US7715997B2 (en) | Intelligent inspection based on test chip probe failure maps | |
CN100562982C (zh) | 识别方法与识别系统 | |
CN103500720A (zh) | 电子束缺陷扫描仪匹配度测试结构及测试方法 | |
CN103000578A (zh) | 一种表征通孔刻蚀后关键尺寸的方法 | |
CN102353697B (zh) | 在线测评缺陷的方法 | |
CN101233609B (zh) | 半导体器件的制造方法 | |
JP4903469B2 (ja) | 欠陥検出方法 | |
Strojwas et al. | Design for inspection methodology for fast in-line eBeam defect detection | |
Chen et al. | Detection of Electrical Defects by Distinguish Methodology Using an Advanced E-Beam Inspection System | |
Lin et al. | Residual oxide detection with automated E-beam inspection | |
CN103943525B (zh) | 一种生成离线辅助程式方案的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130327 |