CN103943525B - 一种生成离线辅助程式方案的方法 - Google Patents

一种生成离线辅助程式方案的方法 Download PDF

Info

Publication number
CN103943525B
CN103943525B CN201310025840.9A CN201310025840A CN103943525B CN 103943525 B CN103943525 B CN 103943525B CN 201310025840 A CN201310025840 A CN 201310025840A CN 103943525 B CN103943525 B CN 103943525B
Authority
CN
China
Prior art keywords
critical size
subprogram
scheme
offline
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310025840.9A
Other languages
English (en)
Other versions
CN103943525A (zh
Inventor
舒强
郝静安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310025840.9A priority Critical patent/CN103943525B/zh
Publication of CN103943525A publication Critical patent/CN103943525A/zh
Application granted granted Critical
Publication of CN103943525B publication Critical patent/CN103943525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种生成离线辅助程式方案的方法，涉及半导体技术领域。该方法包括：步骤S101：建立作为基准的刻蚀后检测的关键尺寸分布图；步骤S102：采集掩膜板的关键尺寸一致性数据；步骤S103：根据所述的作为基准的刻蚀后检测的关键尺寸分布图和掩膜板的关键尺寸一致性数据，生成离线辅助程式方案。该方法通过在建立作为基准的刻蚀后检测的关键尺寸分布图以及采集掩膜板关键尺寸一致性数据的基础上，生成离线辅助程式方案，减少了测量工具的使用时间以及工程师的作业时间，实现了快速地生成离线辅助程式方案，可以及时改善集成电路的关键尺寸一致性。

Description

一种生成离线辅助程式方案的方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种生成离线辅助程式方案的方法。
背景技术
在半导体器件的制造工艺中，随着半导体制造技术的发展，半导体器件的关键尺寸（Critical Dimension，CD）越来越小。相应地，关键尺寸一致性（Critical DimensionUniformity，CDU）变得越来越重要，尤其当半导体制造技术的工艺节点发展到40nm及以下。
在现有技术中，可以通过采用辅助程式方案（sub-recipe），来改进跨芯片线宽变化（Across Chip Linewidth Variation，ACLV）和跨晶圆关键尺寸变化（Across Wafer CDVariation，AWLV）的情况，即改善集成电路的关键尺寸一致性（均匀度）。其中，辅助程式方案（sub-recipe）可以通过Dose Mapper（即DoMa）扫描工具获得。Dose Mapper可以通过采用光刻能量补偿关键尺寸误差的方式，来提高集成电路的关键尺寸的一致性。
在现有技术中，生成辅助程式方案（sub-recipe）的方法，如图1所示，一般包括如下步骤：
步骤E1：对晶圆（Wafer）进行试运行（Pi-run）的显影后（ADI）关键尺寸数据收集。
步骤E2：对晶圆（Wafer）进行试运行（Pi-run）的刻蚀后（AEI）关键尺寸数据收集。
步骤E3：采集刻蚀后检测（AEI）的关键尺寸（CD）数据。
在该步骤中，需要采集跨芯片线宽变化（Across Chip Linewidth Variation，ACLV）和跨晶圆关键尺寸变化（Across Wafer CD Variation，AWLV）的情况相关的数据。在现有技术中，为了保证后续可以生成满足要求的辅助程式方案来改进关键尺寸一致性（CDU），一般需要采集大约68*15=1020个检测点的数据（其中，检测AWLV占去了绝大多数检测点），而这将导致大量时间的占用测量工具，同时需要工程师投入大量的时间，从而导致工艺流程的循环时间会变长。
步骤E4：建立在线（inline）辅助程式方案。
即，根据前面采集的刻蚀后检测（AEI）的关键尺寸（CD）数据，建立在线（inline）扫描器的辅助程式方案。建立的方法，可以通过本领域的常用工具软件比如ASML公司的DoMa等来实现。
步骤E5：在晶圆上对辅助程式方案进行确认。
在步骤E5中，经过确认的满足要求的辅助程式方案，可以用来改善关键尺寸均匀性（CDU）。
可见，在现有技术中，要生成辅助程式方案（sub-recipe），需要建立在线辅助程式方案，往往需要采集大量的关键尺寸数据（一般至少需要大于1000个采集点），因而往往需要较长时间的占用测量工具，并需要工程师投入大量的时间。即，生成一个辅助程式方案，往往需要较长的时间；这就导致了无法及时地改善关键尺寸一致性。
因此，需要提出一种新的生成辅助程式方案的方法，可以快速生成辅助程式方案（sub-recipe），进而可利用该辅助程式方案（sub-recipe）及时改善关键尺寸一致性。
发明内容
针对现有技术的不足，本发明提供一种生成离线辅助程式方案的方法，该方法包括如下步骤：
步骤S101：建立作为基准的刻蚀后检测的关键尺寸分布图；
步骤S102：采集掩膜板的关键尺寸一致性数据；
步骤S103：根据所述的作为基准的刻蚀后检测的关键尺寸分布图和掩膜板的关键尺寸一致性数据，生成离线辅助程式方案。
其中，所述步骤S101包括：
步骤S1011：检测多个晶圆的刻蚀后检测的关键尺寸分布图；
步骤S1012：根据多个晶圆的刻蚀后检测的关键尺寸分布图，建立作为基准的刻蚀后检测的关键尺寸分布图。
进一步的，在步骤S1011中，检测多个晶圆的刻蚀后检测的关键尺寸分布图所采用的工具为光学关键尺寸测试工具。
进一步的，在步骤S1011中，检测多个晶圆的刻蚀后检测的关键尺寸分布图所采用的工具为关键尺寸扫描电子显微镜。
其中，在所述步骤S102中，所述采集掩膜板的关键尺寸一致性数据，应当保证掩膜板关键尺寸一致性图案覆盖所述掩膜板的全部区域。
其中，在所述步骤S102中，所述采集掩膜板的关键尺寸一致性数据，应当保证选取的采集点不少于15个。
其中，在所述步骤S103中，所述生成离线辅助程式方案为通过采用ASML公司的DoMa软件来实现。
进一步的，在所述步骤S103之后还包括步骤S104：在晶圆上对所述离线辅助程式方案进行确认。
本发明的生成离线辅助程式方案的方法，通过在建立作为基准的刻蚀后检测的关键尺寸分布图以及采集掩膜板关键尺寸一致性数据的基础上，生成离线辅助程式方案，减少了测量工具的使用时间以及工程师的作业时间，实现了快速地生成离线辅助程式方案，可以及时改善集成电路的关键尺寸一致性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术中生成辅助程式方案的方法的流程图；
图2为本发明示例的4个不同晶圆的刻蚀后检测的关键尺寸分布图的示意图；
图3为本发明示例的掩膜板的关键尺寸与晶圆的关键尺寸之间的关系的示意图；
图4为本发明提出的一种生成离线辅助程式方案的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的生成离线辅助程式方案的方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图2、图3和图4，来描述本发明提出的生成离线辅助程式方案的方法一个示例性方法的详细步骤。其中，图2为本发明示例的4个不同晶圆的刻蚀后检测的关键尺寸分布图的示意图；图3为本发明示例的掩膜板的关键尺寸与晶圆的关键尺寸之间的关系的示意图；图4为本发明提出的一种生成离线辅助程式方案的方法的流程图。
本发明实施例的生成离线辅助程式方案的方法，包括如下步骤：
步骤1：建立作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）分布图（map）。
本发明的发明人发现，不同晶圆的刻蚀后检测（AEI）的关键尺寸（CD）分布图几乎是一样的，它们之间差异很小。例如，图2即示出了4个不同的晶圆的刻蚀后检测（AEI）的关键尺寸（CD）分布图；显然，这4个不同的晶圆的AEI的关键尺寸（CD）分布图几乎是一样的。
由于不同晶圆的刻蚀后检测（AEI）的关键尺寸（CD）分布图几乎是一样的，因此，在本发明实施例中，通过建立作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）分布图（map）的方式，避免在每次生成辅助程式方案时，都对刻蚀后检测（AEI）的关键尺寸（CD）分布图（map）进行测量。相反地，可以在生成辅助程式方案时，均使用所建立的作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）分布图。
其中，刻蚀后检测（AEI）的关键尺寸（CD）分布图，相当于现有技术中的跨晶圆关键尺寸变化（AWLV），在进行检测以计算（或产生）辅助程式方案时，检测AWLV占去了绝大多数检测点，而检测跨芯片线宽变化（ACLV）则仅占去很少的检测点（一般只要大于几十个，比如15个，即可满足要求）。因此，一旦建立了作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）分布图，由于不再需要每次均对刻蚀后检测（AEI）的关键尺寸（CD）分布图进行检测，而仅仅需要检测跨芯片线宽变化（ACLV），可以不再长时间占用测量工具，工程师也仅需投入较少的检测时间。于是，可以快速地生成离线辅助程式方案（sub-recipe），进而可以利用该辅助程式方案（sub-recipe）及时改善关键尺寸一致性。
在本发明实施例中，建立作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）分布图（map）的方法，示例性地，可以包括如下步骤：
步骤101：检测多个晶圆的刻蚀后检测（AEI）的关键尺寸（CD）地图（map）。
步骤102：根据多个晶圆的刻蚀后检测（AEI）的关键尺寸（CD）分布图（map）建立作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）分布图。其中，多个，在本步骤中指大于等于两个。
当然，在本发明实施例中，也可以根据一个晶圆的刻蚀后检测（AEI）的关键尺寸（CD）分布图（map）建立作为基准（baseline）的分布后检测（AEI）的关键尺寸（CD）分布图。当选择一个晶圆时，建立基准时无需对分布图进行处理。而晶圆为多个，即根据多个晶圆的刻蚀后检测（AEI）的关键尺寸（CD）地图（map）建立作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）分布图时，则需要对所选择的多个分布图进行处理，比如通过对相关数据进行算术平均或加权平均，计算出相应数据的平均值后，绘制出作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）分布图。
其中，步骤101可以通过关键尺寸扫描电子显微镜（CD-SEM）或光学特征尺寸工具（OCD tool）实现。
在本发明实施例步骤1中，所建立的作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）分布图，在建立之后将不需要实时的在线上（inline）进行检测来获得，因此可称之为离线（offline）数据。利用该地图数据生成的辅助程式方案，则相应地可被称为离线辅助程式方案（即不同于现有技术中的在线辅助程式方案）。
步骤2：采集掩膜板（Mask）的关键尺寸一致性（CDU）数据。
本发明的发明人发现，掩膜板（Mask）的关键尺寸，与晶圆的关键尺寸是相关的。例如，图3即示例性地示出了掩膜板（Mask）的关键尺寸与晶圆的关键尺寸之间的关系。而晶圆的关键尺寸的变化，即相当于跨芯片线宽变化（ACLV）。因此，通过检测和采集掩膜板（Mask）的关键尺寸一致性（CDU）数据，也可以计算出相应的跨芯片线宽变化（ACLV）。在本步骤中，无需进行相应的换算，在后续生成离线辅助程式方案时，再通过软件自动进行换算即可。关于具体换算方法，现有技术中的常用软件比如DoMa等均可以实现，此处不再赘述。
在本步骤中，在采集掩膜板（Mask）的关键尺寸一致性（CDU）数据时，掩膜板关键尺寸一致性图案（pattern）应当覆盖整个掩膜板的全部区域，选取的采集点不应少于15个。
步骤3：根据所述的作为基准（baseline）的刻蚀后检测（AEI）的关键尺寸（CD）地图和掩膜板（Mask）的关键尺寸一致性（CDU）数据，建立（也称生成）离线（offline）辅助程式方案。
在本步骤中，通过前述步骤1和步骤2中的数据（地图其实也是一种数据）来生成（建立）扫描器的辅助程式方案。建立辅助程式方案的方法，可以采用ASML公司的DoMa软件或其他本领域的常用软件来实现。具体实现方法，由于是本领域的普通技术人员均知晓的公知常识，故此处不再赘述。
步骤4：在晶圆上对前述步骤3所生成的离线（offline）辅助程式方案进行确认（confirm）。
将前述产生的辅助程式方案，在晶圆上进行确认。也就是将该辅助程式方案（sub-recipe）应用于具体的生产过程中，利用该辅助程式方案（sub-recipe），来改善关键尺寸一致性。
至此，完成了根据本发明示例性实施例的方法的介绍。本领域的技术人员可以理解，本发明实施例的生成离线辅助程式方案的方法，不仅可以用于改善器件线宽（line）与间距（space）图案的CDU，还可用于改善通孔（hole）图案的CDU。
本发明实施例的生成离线辅助程式方案的方法，通过在建立作为基准的刻蚀后检测的关键尺寸分布图和采集掩膜板关键尺寸一致性数据的基础上，生成离线辅助程式方案，减少了测量工具的使用时间以及工程师的作业时间，实现了快速地生成离线辅助程式方案，可以及时改善集成电路的关键尺寸一致性。
参照图4，其中示出了本发明提出的生成离线辅助程式方案的方法中的一种典型方法的流程图，用于简要示出整个方法的流程。
步骤S101：建立作为基准的刻蚀后检测的关键尺寸分布图；
步骤S102：采集掩膜板的关键尺寸一致性数据；
步骤S103：根据所述的作为基准的刻蚀后检测的关键尺寸分布图和掩膜板的关键尺寸一致性数据，生成离线辅助程式方案。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种生成离线辅助程式方案的方法，其特征在于，所述方法包括如下步骤：
步骤S101：建立作为基准的刻蚀后检测的关键尺寸分布图，所述作为基准的刻蚀后检测的关键尺寸分布图表征跨晶圆关键尺寸变化；
步骤S102：采集掩膜板的关键尺寸一致性数据，所述掩膜板的关键尺寸一致性数据表征跨芯片线宽变化；
步骤S103：根据所述的作为基准的刻蚀后检测的关键尺寸分布图和掩膜板的关键尺寸一致性数据，生成离线辅助程式方案。
2.如权利要求1所述的生成离线辅助程式方案的方法，其特征在于，所述步骤S101包括：
步骤S1011：检测多个晶圆的刻蚀后检测的关键尺寸分布图；
步骤S1012：根据多个晶圆的刻蚀后检测的关键尺寸分布图，建立作为基准的刻蚀后检测的关键尺寸分布图。
3.如权利要求2所述的生成离线辅助程式方案的方法，其特征在于，在步骤S1011中，检测多个晶圆的刻蚀后检测的关键尺寸分布图所采用的工具为光学关键尺寸测试工具。
4.如权利要求2所述的生成离线辅助程式方案的方法，其特征在于，在步骤S1011中，检测多个晶圆的刻蚀后检测的关键尺寸分布图所采用的工具为关键尺寸扫描电子显微镜。
5.如权利要求1所述的生成离线辅助程式方案的方法，其特征在于，在所述步骤S102中，所述采集掩膜板的关键尺寸一致性数据，应当保证掩膜板关键尺寸一致性图案覆盖所述掩膜板的全部区域。
6.如权利要求1所述的生成离线辅助程式方案的方法，其特征在于，在所述步骤S102中，所述采集掩膜板的关键尺寸一致性数据，应当保证选取的采集点不少于15个。
7.如权利要求1所述的生成离线辅助程式方案的方法，其特征在于，在所述步骤S103中，所述生成离线辅助程式方案为通过采用ASML公司的DoMa软件来实现。
8.如权利要求1至7任一项所述的生成离线辅助程式方案的方法，其特征在于，在所述步骤S103之后还包括步骤S104：在晶圆上对所述离线辅助程式方案进行确认。
CN201310025840.9A 2013-01-22 2013-01-22 一种生成离线辅助程式方案的方法 Active CN103943525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310025840.9A CN103943525B (zh) 2013-01-22 2013-01-22 一种生成离线辅助程式方案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310025840.9A CN103943525B (zh) 2013-01-22 2013-01-22 一种生成离线辅助程式方案的方法

Publications (2)

Publication Number Publication Date
CN103943525A CN103943525A (zh) 2014-07-23
CN103943525B true CN103943525B (zh) 2017-05-10

Family

ID=51191135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310025840.9A Active CN103943525B (zh) 2013-01-22 2013-01-22 一种生成离线辅助程式方案的方法

Country Status (1)

Country Link
CN (1) CN103943525B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064714A1 (en) * 2003-09-19 2005-03-24 Applied Materials, Inc. Method for controlling critical dimensions during an etch process
US7759136B2 (en) * 2006-03-29 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Critical dimension (CD) control by spectrum metrology
CN101191996B (zh) * 2006-11-29 2010-05-19 联华电子股份有限公司 光掩模的制造方法以及光学接近度校正的修补方法
CN101819917B (zh) * 2009-02-27 2012-04-18 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法及系统

Also Published As

Publication number Publication date
CN103943525A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
US11719649B2 (en) Method for smart conversion and calibration of coordinate
US7739065B1 (en) Inspection plan optimization based on layout attributes and process variance
KR101448971B1 (ko) 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들
KR20200014938A (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
EP2537180B1 (en) Method and system for providing process tool correctables using an optimzed sampling scheme with smart interpolation
US7353128B2 (en) Measurement system optimization
WO2014039674A1 (en) Method for estimating and correcting misregistration target inaccuracy
US9589086B2 (en) Method for measuring and analyzing surface structure of chip or wafer
JP2019050376A (ja) 試験方策を生成する方法およびそのシステム
CN106158679A (zh) 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
TW201712774A (zh) 診斷半導體晶圓之方法以及系統
US6392434B1 (en) Method for testing semiconductor wafers
CN103500720B (zh) 电子束缺陷扫描仪匹配度测试结构及测试方法
CN110582842B (zh) 依据光学检验结果进行计量导引检验样品成形
JP3834546B2 (ja) 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置
CN103943525B (zh) 一种生成离线辅助程式方案的方法
TW507308B (en) Correction of overlay offset between inspection layers in integrated circuits
CN105093815B (zh) 器件设计尺寸的提取方法
CN113314430B (zh) Cmp工艺中的监测方法以及监测系统
KR20090070983A (ko) 원통형 ｃｄ표준 웨이퍼를 이용한 ｃｄ측정 방법
CN204577423U (zh) 失效检测结构
KR20090002473A (ko) 반도체 소자의 임계치수 검증방법
Moon et al. Wafer sampling by regression for systematic wafer variation detection
JP2010135416A (ja) 半導体装置用パターン検査装置および検査方法
JP2007010440A (ja) 半導体集積回路の検査装置および検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant