JP2007010440A - 半導体集積回路の検査装置および検査方法 - Google Patents

半導体集積回路の検査装置および検査方法 Download PDF

Info

Publication number
JP2007010440A
JP2007010440A JP2005190813A JP2005190813A JP2007010440A JP 2007010440 A JP2007010440 A JP 2007010440A JP 2005190813 A JP2005190813 A JP 2005190813A JP 2005190813 A JP2005190813 A JP 2005190813A JP 2007010440 A JP2007010440 A JP 2007010440A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
data
inspected
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005190813A
Other languages
English (en)
Inventor
Kouichi Hirae
浩一 平江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005190813A priority Critical patent/JP2007010440A/ja
Publication of JP2007010440A publication Critical patent/JP2007010440A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】製造バラツキがあっても、IDDQ検査による良否判定を精度よくできる半導体集積回路の検査装置を提供する。
【解決手段】検査対象の半導体デバイス110の周囲に存在する複数の半導体デバイスを基準の半導体デバイス120として選定する。そして、その選定された各半導体デバイス120および検査対象の半導体デバイス110へ所定の検査パターンを供給してIDDQを測定し、選定された各半導体デバイス120のIDDQ測定値を基に基準値を算出して、検査対象の半導体デバイス110のIDDQ測定値と比較する。その比較結果より検査対象の半導体デバイス110の良否を判定する。
【選択図】図2

Description

本発明は、静止電源電流(Quiescent Power Supply Current;以下、IDDQ(direct drain quiescent current)と表記する。)を用いた半導体集積回路の検査装置および検査方法に関する。
IDDQ検査は、半導体集積回路の検査方法の1つであり、検査対象の半導体集積回路が静止状態にある場合の電源電流(IDDQ)の値により同回路中に故障があるか否かを判定するものである。
一般に、CMOS回路においては、各段の出力端子を中心にして電源側にP型MOSトランジスタが、接地側にN型MOSトランジスタがそれぞれ接続されている。各段の入力端子に与えられたパターンにかかわらずP型およびN型MOSトランジスタの相補的な性質により、電源・接地間の全ての経路上に少なくとも1つのOFF状態のトランジスタが存在する。
したがって、従来、故障のない正常なCMOS回路では、静止状態において電源・接地間に流れる電流、すなわち静止電源電流(IDDQ)はMOSトランジスタの漏れ電流によるものとなり、その値は非常に小さいのが通例であった。
これに対してCMOS回路中に故障が存在する場合は、静止状態において漏れ電流以外の電流が流れる場合がある。例えば、2本の隣接する配線が何らかの異物により短絡している場合、CMOS回路が一方の配線を電源レベルに、他方の配線を接地レベルにそれぞれ駆動するような内部状態にあるとき、その異物を介して電源・接地間に正常なCMOS回路ではあり得ない電流経路が形成されてしまう。このとき漏れ電流に比べて大きな電流が流れるため、IDDQ測定値と単一・固定の設定値(判定基準値)を比較することにより容易に故障が検出される。
しかし、近年、製造プロセスの微細化が進み、MOSトランジスタの漏れ電流が増加するとともに、集積規模が増大してきたため、正常なCMOS回路におけるIDDQの値が大幅に増加してきた。この結果、IDDQ測定値中の故障起因の電流成分が相対的に小さくなり、故障検出の精度が低下してきた。同時に、製造条件の変動に対するIDDQのバラツキも大きくなっており、上記のような単一・固定の設定値との比較によるIDDQ検査は、実質的に不可能な状況になりつつある。
以上説明したようなIDDQ検査の問題点を改善し、微細プロセスを使用した半導体集積回路においてもIDDQ検査を有効に適用するため、幾つかの手法が提案されている。例えば、検査対象の半導体集積回路に対し、外部より検査パターンを与える等して順次、複数の異なる内部状態に設定し、それぞれの内部状態におけるIDDQを測定して、全てのIDDQ測定値を対象として所定のデータ処理を実施することにより、IDDQ測定値における半導体集積回路が正常な場合の電流成分を相殺し、故障起因の電流成分を検出する手法が提案されている。その代表的な例として、ΔIDDQ法がある。
ΔIDDQ法は、故障による電流成分がIDDQ測定値間の差分により算出されるとの考えに基づく手法である。差分のとり方の例としては、全測定値中の最大値と最小値の間で差分をとる方法などがあり、差分値が設定値を超えた場合、検査対象の半導体集積回路を不良品と判定する(例えば、非特許文献1参照。)。
また、このように同一チップ内でのIDDQ測定値間の差分を基に故障検出を行う以外に、ウェハ面上に規則的に複数搭載されている半導体集積回路のIDDQを測定して故障検出を行う方法もある。
以下、この故障検出方法について説明する。
図7(a)において、ウェハ10には規則的に半導体デバイス(半導体集積回路)11が複数搭載されている。ウェハ10の中心0から周囲へ向かう任意の方向に沿って配置されている半導体デバイスのIDDQは、一般に、プロセスのバラツキにより、図7(b)に示すように中心0からの距離Xの増加と共に増加する特性を有する。つまり、IDDQ値は、同心円状に均一に分布する。例えば、図8(a)に示すようにウェハ10を中心0からの距離に応じて分割した各領域A、B、CのIDDQ値は、図8(b)に示すように分布する。
そこで、従来は、ウェハの中心0から周囲へ向かう所定の方向に沿って配置されている半導体デバイスのIDDQを測定し、その測定結果を基に判定基準値を作成して、ウェハ上の各半導体デバイスのIDDQ測定値と比較することにより、ウェハ面上での故障検出を行っていた。
ΔIDDQテスト方法では、1つの半導体集積回路の故障検出に数百から数千のパターンを用意してIDDQを測定する必要があり、検査時間が増大するが、上記したウェハ面上での故障検出では、ウェハの中心から周囲へ向かう所定の方向に沿って配置されている半導体集積回路のIDDQを測定して判定基準値を作成するので、検査時間を大幅に削減できる(例えば、特許文献1参照。)。
しかしながら、近年、ウェハの大口径化によりプロセスバラツキが大きくなり、ウェハ面内でIDDQ値が同心円状に均一に分布しない場合が発生するようになってきた。IDDQ値の差(バラツキ)はウェハの周辺ほど顕著に現れる。例えば図9(a)において、ウェハの中心0から周囲へ向かう方向91a、92aに沿って配置されている半導体デバイスのIDDQの特性曲線は、図9(b)の特性曲線91b、92bに示すようになり、IDDQ値の増加量は中心からの方向によって異なる。つまり、図10(a)に示すようにウェハ10を中心0からの距離に応じて分割した各領域A、B、C、DのIDDQ値は、図10(b)に示すように分布し、ウェハの中心0に近い領域AではIDDQ値のバラツキは少ないが、ウェハの周囲の領域Dほどバラツキは大きくなり、図6(a)に示す各領域E、FのIDDQ値は、図6(b)に示すように分布する。
そのため、上記した従来のウェハ面での故障検出では、判定基準値を作成するための半導体デバイスの選定によって判定基準値が大きく変動し、良品を不良と判定する場合や、逆に不良品を良品と判定する場合が生ずるという問題があった。
A.C.Miller、"IDDQ Testing In Deep Submicron Integrated Circuits"、Proceedings International test Conference、pp724−729、1999 特開2002−158265号公報
本発明は、上記問題点に鑑み、ウェハ上に形成されている半導体集積回路を検査するに際し、検査対象の半導体集積回路の周囲に存在する複数の半導体集積回路を基準の半導体集積回路として選定し、その選定された基準の半導体集積回路および検査対象の半導体集積回路へ所定の検査パターンを供給して、その検査パターンによる半導体集積回路の動作を示すデータを測定し、選定された半導体集積回路のデータを基に基準データを算出して、検査対象の半導体集積回路のデータと比較して良否を判定することにより、製造バラツキがあっても、IDDQ検査による良否判定を精度よくできる半導体集積回路の検査装置および検査方法を提供することを目的とする。
本発明の請求項1記載の半導体集積回路の検査装置は、ウェハ上の半導体集積回路を検査する検査装置であって、半導体集積回路に検査パターンを供給するパターン発生部と、前記検査パターンを供給された半導体集積回路の動作を示すデータを測定する測定部と、検査対象の半導体集積回路の周囲に存在する複数の半導体集積回路を基準の半導体集積回路として選定しそれらのデータを基に基準データを算出して、該検査対象の半導体集積回路のデータと比較して良否を判定する判定部と、を具備することを特徴とする。
また、本発明の請求項2記載の半導体集積回路の検査装置は、請求項1記載の半導体集積回路の検査装置であって、前記判定部は、選定した基準の半導体集積回路のデータのうちの中央値を基準データとして算出することを特徴とする。
また、本発明の請求項3記載の半導体集積回路の検査装置は、請求項1記載の半導体集積回路の検査装置であって、前記判定部は、選定した基準の半導体集積回路のデータの平均値を基準データとして算出することを特徴とする。
また、本発明の請求項4記載の半導体集積回路の検査装置は、請求項1ないし3のいずれかに記載の半導体集積回路の検査装置であって、前記判定部は、選定した基準の半導体集積回路のデータのうちから最大値と最小値を除いて基準データを算出することを特徴とする。
また、本発明の請求項5記載の半導体集積回路の検査装置は、請求項1ないし3のいずれかに記載の半導体集積回路の検査装置であって、前記判定部は、選定した基準の半導体集積回路のデータのうちから予め決められた範囲を外れる値のデータを除いて基準データを算出することを特徴とする。
また、本発明の請求項6記載の半導体集積回路の検査装置は、請求項1ないし5のいずれかに記載の半導体集積回路の検査装置であって、前記判定部は、基準データの算出に用いる複数の半導体集積回路を、検査対象の半導体集積回路がそれらの半導体集積回路の中心に位置するように選定することを特徴とする。
また、本発明の請求項7記載の半導体集積回路の検査装置は、請求項6記載の半導体集積回路の検査装置であって、前記判定部は、選定した基準の半導体集積回路を、検査対象の半導体集積回路上を通過する直線上に存在しかつ該検査対象の半導体集積回路から等距離にある2つの半導体集積回路の組に分け、データの差分が最小となる組の半導体集積回路のデータを基に基準データを算出することを特徴とする。
また、本発明の請求項8記載の半導体集積回路の検査装置は、請求項6記載の半導体集積回路の検査装置であって、前記判定部は、ウェハの中心から基準の半導体集積回路それぞれまでの距離がウェハの中心から検査対象の半導体集積回路までの距離と近似的に等しく、かつ、ウェハの中心と基準の半導体集積回路それぞれとを結ぶ各直線間の角度がウェハの中心と検査対象の半導体集積回路とを結ぶ直線により2等分されるように、半導体集積回路を選定することを特徴とする。

また、本発明の請求項9記載の半導体集積回路の検査装置は、請求項1ないし8のいずれかに記載の半導体集積回路の検査装置であって、前記判定部は、不良と判定した半導体集積回路または予め不良と設定されている半導体集積回路のデータを除いて基準データを算出することを特徴とする。
また、本発明の請求項10記載の半導体集積回路の検査方法は、ウェハ上の半導体集積回路を検査する検査方法であって、半導体集積回路に検査パターンを供給する工程と、前記検査パターンを供給された半導体集積回路の動作を示すデータを測定する工程と、検査対象の半導体集積回路の周囲に存在する複数の半導体集積回路を基準の半導体集積回路として選定しそれらのデータを基に基準データを算出して、該検査対象の半導体集積回路のデータと比較して良否を判定する判定工程と、を具備することを特徴とする。
また、本発明の請求項11記載の半導体集積回路の検査方法は、請求項10記載の半導体集積回路の検査方法であって、前記判定工程において、選定した基準の半導体集積回路のデータのうちの中央値を基準データとして算出することを特徴とする。
また、本発明の請求項12記載の半導体集積回路の検査方法は、請求項10記載の半導体集積回路の検査方法であって、前記判定工程において、選定した基準の半導体集積回路のデータの平均値を基準データとして算出することを特徴とする。
また、本発明の請求項13記載の半導体集積回路の検査方法は、請求項10ないし12のいずれかに記載の半導体集積回路の検査方法であって、前記判定工程において、選定した基準の半導体集積回路のデータのうちから最大値と最小値を除いて基準データを算出することを特徴とする。
また、本発明の請求項14記載の半導体集積回路の検査方法は、請求項10ないし12のいずれかに記載の半導体集積回路の検査方法であって、前記判定工程において、選定した基準の半導体集積回路のデータのうちから予め決められた範囲を外れる値のデータを除いて基準データを算出することを特徴とする。
また、本発明の請求項15記載の半導体集積回路の検査方法は、請求項10ないし14のいずれかに記載の半導体集積回路の検査方法であって、前記判定工程において、基準データの算出に用いる複数の半導体集積回路を、検査対象の半導体集積回路がそれらの半導体集積回路の中心に位置するように選定することを特徴とする。
また、本発明の請求項16記載の半導体集積回路の検査方法は、請求項15記載の半導体集積回路の検査方法であって、前記判定工程において、選定した基準の半導体集積回路を、検査対象の半導体集積回路上を通過する直線上に存在し且つ該検査対象の半導体集積回路から等距離にある2つの半導体集積回路の組に分け、データの差分が最小となる組の半導体集積回路のデータを基に基準データを算出することを特徴とする。
また、本発明の請求項17記載の半導体集積回路の検査方法は、請求項15記載の半導体集積回路の検査方法であって、前記判定工程において、ウェハの中心から基準の半導体集積回路までの距離それぞれがウェハの中心から検査対象の半導体集積回路までの距離と近似的に等しく、かつ、ウェハの中心と基準の半導体集積回路それぞれとを結ぶ各直線間の角度がウェハの中心と検査対象の半導体集積回路とを結ぶ直線により2等分されるように、半導体集積回路を選定することを特徴とする。
また、本発明の請求項18記載の半導体集積回路の検査方法は、請求項10ないし17のいずれかに記載の半導体集積回路の検査方法であって、前記判定工程において、既に不良と判定された半導体集積回路または予め不良と設定されている半導体集積回路のデータを除いて基準データを算出することを特徴とする。
本発明によれば、検査対象の半導体集積回路の近傍にある半導体集積回路のIDDQ値を基に算出した基準データと検査対象の半導体集積回路のIDDQ値を比較して良否判定を行うことができ、微細化したプロセスによりIDDQ測定値のバラツキがロット間、ウェハ間、ウェハ面内間で発生しても、より精度よく安定した良否判定を行うことができる。
以下、本発明の実施の形態における半導体集積回路の検査装置および検査方法について、図面を参照して説明する。
図1は、本実施の形態における半導体集積回路の検査装置の概略構成を示す図である。
図1において、ウェハ10面上には、ウェハ10の中心より周囲側へ規則的に半導体デバイス(半導体集積回路)11が複数搭載されている。また、検査装置20は、パターン発生部21、電源部22、測定部23、位置収集部24、判定部25を備え、判定部25は、データ記憶部251、基準データ算出部252、データ比較部253を備える。
パターン発生部21は、半導体デバイス11に検査パターンを供給する。ここでは、半導体デバイスを静止状態にするパターンを発生する。また、電源部22は、半導体デバイス11へ電源供給する。
測定部23は、検査パターンを供給された半導体デバイス11の動作を示すデータを測定する。ここでは、半導体デバイス11が静止状態にある場合の電源電流(IDDQ)を測定する。また、位置収集部24は、各半導体デバイス11のウェハ10上での位置データを求める。
判定部25は、測定部23で測定された半導体デバイス11のデータを位置収集部24で求めた位置データと関連付けてデータ記憶部251に記憶する。また、検査対象の半導体デバイスの周囲に存在する複数の半導体デバイスを基準の半導体デバイスとして選定し、データ記憶部251が記憶するそれらのデータを基に基準データ算出部252において基準データを算出する。また、データ比較部253において、データ記憶部251が記憶する検査対象の半導体デバイスのデータと基準データを比較して、検査対象の半導体デバイスの良否を判定する。
次に、図2を用いて半導体デバイスの検査方法を説明する。図2において、基準データを算出するのに用いる基準の半導体デバイス120は、検査対象の半導体デバイス110に近接する周囲の半導体デバイスであり、検査対象の半導体デバイス110は、基準の半導体デバイス120の中心に位置する。
検査対象の半導体デバイス110を検査するに際し、予め半導体デバイス110に近接する周囲の半導体デバイス120のIDDQを測定し、基準値(基準データ)を算出する。
基準値の算出方法としては、例えば、基準の半導体デバイス120のIDDQ測定値の平均を求めてもよい。図2に示す例では、基準の半導体デバイスが8つ存在するので、これらのIDDQ測定値の平均をとる。
また、基準の半導体デバイス120のIDDQ測定値のメジアン(中央値)を求めてもよい。この方法は、基準の半導体デバイスの中に電源ショート等の不良品が交じり、平均値が大きくずれ、誤判定を起こすような場合に有効である。図2に示す例では、電源のオープン不良、またはショート不良が3つまで発生しても基準値となる中央値はそれらの不良の影響を受けない値を示すことができる。
なお、基準の半導体デバイスのIDDQ測定値のうちから最大値と最小値を除いて平均値または中央値を求めてもよいし、基準の半導体デバイスのIDDQ測定値のうちから予め決められた範囲を外れる値のIDDQ測定値を除いて平均値または中央値を求めてもよい。
また、基準の半導体デバイスの選定は、検査対象の半導体デバイスに近接する周囲の半導体デバイスに限らず、例えば図3に示すように検査対象の半導体デバイス110から一定の距離をおいた半導体デバイス120を選定してもよい。この場合も、検査対象の半導体デバイス110は、基準の半導体デバイス120の中心に位置する。
次に、基準値の他の算出方法について、図4を用いて説明する。ここでは、基準の半導体デバイスとして、検査対象の半導体デバイスに近接する周囲の半導体デバイスを選定した場合を例に説明するが、例えば図3に示すように、検査対象の半導体デバイスから一定の距離をおいて選定した場合も同様に実施できる。
この算出方法では、基準値の算出に用いられる8つの半導体デバイスを、検査対象の半導体デバイス上を通過する直線上に存在し且つ検査対象の半導体デバイスから等距離にある2つの半導体デバイスの組に分割する。つまり、検査対象の半導体デバイスを中心に水平方向に並ぶ組と垂直方向に並ぶ組と対角方向に並ぶ2つの組に分割する。
例えば、検査対象の半導体デバイス110の位置を(x、y)とすると、図4に示すように、位置が(x−1、y)、(x+1、y)の半導体デバイス121a、122aの組a(図4(a))と、位置が(x、y+1)、(x、y−1)の半導体デバイス121b、122bの組b(図4(b))と、位置が(x−1、y−1)、(x+1、y+1)の半導体デバイス121c、122cの組c(図4(c))と、位置が(x−1、y+1)、(x+1、y−1)の半導体デバイス121d、122dの組d(図4(d))に分割する。
そして、各組において半導体デバイスのIDDQ測定値の差分をとり、最も差分が小さい組のIDDQ測定値の平均値Avを算出する。各半導体デバイスの組a、b、c、dの差分値Dと平均値Avは以下の式で表される。
Figure 2007010440
Figure 2007010440
よって、基準値Y(x、y)は、
Figure 2007010440
となる。
なお、ここでは、検査対象の半導体デバイスに近接する周囲の半導体デバイスのみを選定した場合を例に説明したが、これに限らず、例えば、図2に示す基準の半導体デバイス120と図3に示す基準の半導体デバイス120を合わせて基準の半導体デバイスとしてもよい。
次に、基準値の他の算出方法について説明する。上述したように、ウェハの大口径化によって、ウェハ面内で漏れ電流を一定に制御するのは困難であり、ウェハの周辺の領域に存在する半導体デバイスのIDDQ値はバラツキが大きくなる。そこで、ウェハの中心から基準の半導体デバイスまでの距離それぞれがウェハの中心から検査対象の半導体デバイスまでの距離と近似的に等しく、かつ、ウェハの中心と基準の半導体デバイスそれぞれとを結ぶ各直線間の角度がウェハの中心と検査対象の半導体デバイスとを結ぶ直線により2等分されるように、半導体デバイスを選定する。
例えば、図5に示すように、検査対象の半導体デバイス111aの判定には、検査対象の半導体デバイス111aを中心に水平方向に並ぶ半導体デバイス121a、122aの組を使用し、検査対象の半導体デバイス111bの判定には、検査対象の半導体デバイス111bを中心に対角方向に並ぶ半導体デバイス121b、122bの組を使用し、検査対象の半導体デバイス111cの判定には、検査対象の半導体デバイス111cを中心に垂直方向に並ぶ半導体デバイス121c、122cの組を使用する。このように、検査対象の半導体デバイスの位置により基準の半導体デバイスの選択が異なる。
図6(a)に示すように、ウェハ10の周辺の領域E、F内の半導体デバイスのIDDQ値は、図6(b)に示すように分布するので、上記したように検査対象の半導体デバイスの近傍の半導体デバイスを選定すれば、IDDQ値のバラツキの少ない領域内の半導体デバイスから基準の半導体デバイスを選定することになり、精度よく良否を判断できる。
なお、先にIDDQ検査が行われ既に不良と判定されている半導体デバイスを除いてその後のIDDQ検査を行っていくようにしてもよい。さらに、IDDQ検査以外の検査で不良と判定された半導体デバイスを予め設定しておき、当該半導体デバイスを除いて判定を行ってもよい。不良と判定された半導体デバイスは内部の配線またはトランジスタのショートにより電源が短絡してIDDQ測定値が異常値を示す場合が多く、その異常のIDDQ測定値を除くことで精度よく判定することができる。
本発明かかる半導体集積回路の検査装置および検査方法は、検査対象の半導体集積回路の近傍にある半導体集積回路を利用して検査対象の半導体集積回路の良否判定を行うことができ、IDDQ検査に有用である。
本発明の実施の形態における半導体集積回路の検査装置の概略構成を示す図 本発明の実施の形態における基準データを算出するのに用いる基準の半導体デバイスの選定例を示す模式図 本発明の実施の形態における基準データを算出するのに用いる基準の半導体デバイスの選定例を示す模式図 本発明の実施の形態における基準データの算出方法を説明するための模式図 本発明の実施の形態における基準データを算出するのに用いる基準の半導体デバイスの選定例を示す模式図 ウェハの周辺の領域E、FにおけるIDDQ値の度数分布の一例を示す模式図 ウェハの中心から周囲へ向かう所定の方向に沿って配置されている半導体デバイスのIDDQ特性を説明するための模式図 ウェハを中心からの距離に応じて分割した各領域A、B、CにおけるIDDQ値の度数分布の一例を示す模式図 ウェハの中心から周囲へ向かう2つの方向それぞれに沿って配置されている半導体デバイスのIDDQ特性を説明するための模式図 ウェハを中心からの距離に応じて分割した各領域A、B、C、DにおけるIDDQ値の度数分布の一例を示す模式図
符号の説明
10 ウェハ
11 半導体デバイス
110、111a〜111c 検査対象の半導体デバイス
120、121a〜121d、122a〜122d 基準の半導体デバイス
20 検査装置
21 パターン発生部
22 電源部
23 測定部
24 位置収集部
25 判定部
251 データ記憶部
252 基準データ算出部
253 データ比較部
91a、92a 方向
91b、92b 特性曲線

Claims (18)

  1. ウェハ上の半導体集積回路を検査する検査装置であって、
    半導体集積回路に検査パターンを供給するパターン発生部と、
    前記検査パターンを供給された半導体集積回路の動作を示すデータを測定する測定部と、
    検査対象の半導体集積回路の周囲に存在する複数の半導体集積回路を基準の半導体集積回路として選定しそれらのデータを基に基準データを算出して、該検査対象の半導体集積回路のデータと比較して良否を判定する判定部と、
    を具備することを特徴とする半導体集積回路の検査装置。
  2. 前記判定部は、選定した基準の半導体集積回路のデータのうちの中央値を基準データとして算出することを特徴とする請求項1記載の半導体集積回路の検査装置。
  3. 前記判定部は、選定した基準の半導体集積回路のデータの平均値を基準データとして算出することを特徴とする請求項1記載の半導体集積回路の検査装置。
  4. 前記判定部は、選定した基準の半導体集積回路のデータのうちから最大値と最小値を除いて基準データを算出することを特徴とする請求項1ないし3のいずれかに記載の半導体集積回路の検査装置。
  5. 前記判定部は、選定した基準の半導体集積回路のデータのうちから予め決められた範囲を外れる値のデータを除いて基準データを算出することを特徴とする請求項1ないし3のいずれかに記載の半導体集積回路の検査装置。
  6. 前記判定部は、基準データの算出に用いる複数の半導体集積回路を、検査対象の半導体集積回路がそれらの半導体集積回路の中心に位置するように選定することを特徴とする請求項1ないし5のいずれかに記載の半導体集積回路の検査装置。
  7. 前記判定部は、選定した基準の半導体集積回路を、検査対象の半導体集積回路上を通過する直線上に存在しかつ該検査対象の半導体集積回路から等距離にある2つの半導体集積回路の組に分け、データの差分が最小となる組の半導体集積回路のデータを基に基準データを算出することを特徴とする請求項6記載の半導体集積回路の検査装置。
  8. 前記判定部は、ウェハの中心から基準の半導体集積回路それぞれまでの距離がウェハの中心から検査対象の半導体集積回路までの距離と近似的に等しく、かつ、ウェハの中心と基準の半導体集積回路それぞれとを結ぶ各直線間の角度がウェハの中心と検査対象の半導体集積回路とを結ぶ直線により2等分されるように、半導体集積回路を選定することを特徴とする請求項6記載の半導体集積回路の検査装置。
  9. 前記判定部は、不良と判定した半導体集積回路または予め不良と設定されている半導体集積回路のデータを除いて基準データを算出することを特徴とする請求項1ないし8のいずれかに記載の半導体集積回路の検査装置。
  10. ウェハ上の半導体集積回路を検査する検査方法であって、
    半導体集積回路に検査パターンを供給する工程と、
    前記検査パターンを供給された半導体集積回路の動作を示すデータを測定する工程と、
    検査対象の半導体集積回路の周囲に存在する複数の半導体集積回路を基準の半導体集積回路として選定しそれらのデータを基に基準データを算出して、該検査対象の半導体集積回路のデータと比較して良否を判定する判定工程と、
    を具備することを特徴とする半導体集積回路の検査方法。
  11. 前記判定工程において、選定した基準の半導体集積回路のデータのうちの中央値を基準データとして算出することを特徴とする請求項10記載の半導体集積回路の検査方法。
  12. 前記判定工程において、選定した基準の半導体集積回路のデータの平均値を基準データとして算出することを特徴とする請求項10記載の半導体集積回路の検査方法。
  13. 前記判定工程において、選定した基準の半導体集積回路のデータのうちから最大値と最小値を除いて基準データを算出することを特徴とする請求項10ないし12のいずれかに記載の半導体集積回路の検査方法。
  14. 前記判定工程において、選定した基準の半導体集積回路のデータのうちから予め決められた範囲を外れる値のデータを除いて基準データを算出することを特徴とする請求項10ないし12のいずれかに記載の半導体集積回路の検査方法。
  15. 前記判定工程において、基準データの算出に用いる複数の半導体集積回路を、検査対象の半導体集積回路がそれらの半導体集積回路の中心に位置するように選定することを特徴とする請求項10ないし14のいずれかに記載の半導体集積回路の検査方法。
  16. 前記判定工程において、選定した基準の半導体集積回路を、検査対象の半導体集積回路上を通過する直線上に存在し且つ該検査対象の半導体集積回路から等距離にある2つの半導体集積回路の組に分け、データの差分が最小となる組の半導体集積回路のデータを基に基準データを算出することを特徴とする請求項15記載の半導体集積回路の検査方法。
  17. 前記判定工程において、ウェハの中心から基準の半導体集積回路までの距離それぞれがウェハの中心から検査対象の半導体集積回路までの距離と近似的に等しく、かつ、ウェハの中心と基準の半導体集積回路それぞれとを結ぶ各直線間の角度がウェハの中心と検査対象の半導体集積回路とを結ぶ直線により2等分されるように、半導体集積回路を選定することを特徴とする請求項15記載の半導体集積回路の検査方法。
  18. 前記判定工程において、既に不良と判定された半導体集積回路または予め不良と設定されている半導体集積回路のデータを除いて基準データを算出することを特徴とする請求項10ないし17のいずれかに記載の半導体集積回路の検査方法。
JP2005190813A 2005-06-30 2005-06-30 半導体集積回路の検査装置および検査方法 Pending JP2007010440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005190813A JP2007010440A (ja) 2005-06-30 2005-06-30 半導体集積回路の検査装置および検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005190813A JP2007010440A (ja) 2005-06-30 2005-06-30 半導体集積回路の検査装置および検査方法

Publications (1)

Publication Number Publication Date
JP2007010440A true JP2007010440A (ja) 2007-01-18

Family

ID=37749159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005190813A Pending JP2007010440A (ja) 2005-06-30 2005-06-30 半導体集積回路の検査装置および検査方法

Country Status (1)

Country Link
JP (1) JP2007010440A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055092A (ja) * 2011-09-01 2013-03-21 Renesas Electronics Corp スクリーニング方法、スクリーニング装置およびプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055092A (ja) * 2011-09-01 2013-03-21 Renesas Electronics Corp スクリーニング方法、スクリーニング装置およびプログラム

Similar Documents

Publication Publication Date Title
KR101448971B1 (ko) 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들
US6780660B2 (en) System for testing electronic devices
JP3940718B2 (ja) 試験装置、良否判定基準設定装置、試験方法及び試験プログラム
US7733099B2 (en) Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect
US20110116085A1 (en) Defect detection recipe definition
US6392434B1 (en) Method for testing semiconductor wafers
KR20030051064A (ko) 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템
JP2007235108A (ja) 半導体検査装置、半導体検査方法
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
JP2007335785A (ja) 半導体ウェハの検査装置、検査方法、及び検査プログラム
JP2007240376A (ja) 半導体集積回路の静止電源電流検査方法および装置
US6812724B2 (en) Method and system for graphical evaluation of IDDQ measurements
US20180182677A1 (en) Test structure for testing via resistance and method
CN104124235A (zh) 测试结构及其测试方法
JP2007010440A (ja) 半導体集積回路の検査装置および検査方法
US9437506B2 (en) Semiconductor defect characterization
US7023230B1 (en) Method for testing IDD at multiple voltages
JP2011033549A (ja) プローブカードの検査方法、半導体装置の検査方法及びプローブカード
TWI618937B (zh) 積體電路測試方法
US7220605B1 (en) Selecting dice to test using a yield map
US11037842B2 (en) Semiconductor device with inspection patterns
TWI731671B (zh) 異常晶片檢測方法與異常晶片檢測系統
US20220383473A1 (en) Method and system for diagnosing a semiconductor wafer
JP2008286658A (ja) 半導体検査装置及びそれを用いた半導体検査方法
US10546792B2 (en) Method for manufacturing a semiconductor product wafer