JPH056176B2 - - Google Patents
Info
- Publication number
- JPH056176B2 JPH056176B2 JP7914386A JP7914386A JPH056176B2 JP H056176 B2 JPH056176 B2 JP H056176B2 JP 7914386 A JP7914386 A JP 7914386A JP 7914386 A JP7914386 A JP 7914386A JP H056176 B2 JPH056176 B2 JP H056176B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- masks
- pattern
- symbol
- identification symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
〔概要〕
LSIを始めとする半導体装置の製造には、リソ
グラフイ工程として多数のマスクが使用される。
要求仕様の複雑化に伴つて、特定のリソグラフイ
工程で、それぞれが異なるパターンからなる複数
のマスクを準備し、その一つマスクを選択使用す
る製造法が適用される。本発明ではこのような場
合、マスク・バージヨン識別のため、マスクのチ
ツプ領域内にバージヨン識別記号パターンを設け
たマスク構造を述べる。
グラフイ工程として多数のマスクが使用される。
要求仕様の複雑化に伴つて、特定のリソグラフイ
工程で、それぞれが異なるパターンからなる複数
のマスクを準備し、その一つマスクを選択使用す
る製造法が適用される。本発明ではこのような場
合、マスク・バージヨン識別のため、マスクのチ
ツプ領域内にバージヨン識別記号パターンを設け
たマスク構造を述べる。
本発明は、半導体装置の製造に使用される、バ
ージヨン識別記号に設けたマスクに関する。
ージヨン識別記号に設けたマスクに関する。
半導体装置の製造には、ホトマスク、Ｘ線露光
用マスク、電子ビーム露光用マスク等露光手段は
異なるが、ウエハー・プロセスでは完成までに多
数のマスクが使用される。
用マスク、電子ビーム露光用マスク等露光手段は
異なるが、ウエハー・プロセスでは完成までに多
数のマスクが使用される。
最も簡単なる集積回路でも、４〜５種類、複雑
な構造の場合は、10数種類のマスクを必要とす
る。
な構造の場合は、10数種類のマスクを必要とす
る。
更に、特定の工程が使用されるマスクに対して
も、要求仕様を満たすために数種類のパターンの
異なるマスクを準備して、その中より一種類を選
択使用することが必要となる。
も、要求仕様を満たすために数種類のパターンの
異なるマスクを準備して、その中より一種類を選
択使用することが必要となる。
ウエハーのスクライブが終り、それぞれチツプ
として分離された以後の工程で、上記選択された
マスクがどのバージヨンであるか容易に判別する
ことがが要望されている。
として分離された以後の工程で、上記選択された
マスクがどのバージヨンであるか容易に判別する
ことがが要望されている。
従来、各マスクにはその工程に対応した名称を
与えている。例えば、フイールド酸化膜形成用、
ゲート電極形成用、Al配線層用等々、これらを
識別するための記号は、それぞれのマスクに記入
されている。
与えている。例えば、フイールド酸化膜形成用、
ゲート電極形成用、Al配線層用等々、これらを
識別するための記号は、それぞれのマスクに記入
されている。
然し、ウエハー上の各チツプには、どのマスク
を用いたかを識別するための記号は設けることは
一般的には行われていない。
を用いたかを識別するための記号は設けることは
一般的には行われていない。
上記に述べた、従来の方法では集積回路の構造
が複雑化し要求仕様も多様化して、特定のマスク
工程で、レイアウト仕様の異なる複数の修正バー
ジヨンのマスクを用意するような場合には、各チ
ツプがそれぞれ分離された以後の工程では履歴の
管理が極めて困難となる。
が複雑化し要求仕様も多様化して、特定のマスク
工程で、レイアウト仕様の異なる複数の修正バー
ジヨンのマスクを用意するような場合には、各チ
ツプがそれぞれ分離された以後の工程では履歴の
管理が極めて困難となる。
特に、製品が完成して顧客に出荷され、何等か
の理由で、過去の製造の履歴を調査する場合、ど
のバージヨンのマスクを使用したかを判別するこ
とが困難である。
の理由で、過去の製造の履歴を調査する場合、ど
のバージヨンのマスクを使用したかを判別するこ
とが困難である。
上記に述べた、異なるパターンのバージヨンに
対応する複数のマスクを準備し、その中より特定
の一つのマスクを選択使用する場合の製造の履歴
管理の問題は、複数のマスクにおいてバージヨン
を識別する記号は、該マスクのチツプ領域内に、
パターンとして設けたことよりなる本発明の半導
体装置用マスクによつて解決される。
対応する複数のマスクを準備し、その中より特定
の一つのマスクを選択使用する場合の製造の履歴
管理の問題は、複数のマスクにおいてバージヨン
を識別する記号は、該マスクのチツプ領域内に、
パターンとして設けたことよりなる本発明の半導
体装置用マスクによつて解決される。
マスクの各チツプに、バージヨンを表示する識
別記号が集積回路の機能素子形成を阻害しない領
域にパターンとして形成されている。
別記号が集積回路の機能素子形成を阻害しない領
域にパターンとして形成されている。
その結果、リソグラフイ工程で上記記号が、例
えば酸化膜パターン、あるいはAlパターンとし
て基板上に形成され、後の工程でその上に絶縁層
が積層されても識別には問題はない。
えば酸化膜パターン、あるいはAlパターンとし
て基板上に形成され、後の工程でその上に絶縁層
が積層されても識別には問題はない。
本発明による一実施例を図面により詳細説明す
る。第１図はウエハー・プロセスをマスク工程を
主体として模式的に図示したものである。
る。第１図はウエハー・プロセスをマスク工程を
主体として模式的に図示したものである。
第１図は８種類のマスクを使用する場合の例を
示している。マスク工程３では３種類のバージヨ
ンが準備され、その一つを選択使用する。更にマ
スク工程７では７種類のバージヨンが準備され、
どちらかが選択使用されることを示している。
示している。マスク工程３では３種類のバージヨ
ンが準備され、その一つを選択使用する。更にマ
スク工程７では７種類のバージヨンが準備され、
どちらかが選択使用されることを示している。
この例では、マスク工程段階３と７のバージヨ
ンの識別をすればよいので、例えば、３−１、３
−２、３−３；７−１、７−２なる記号を、それ
ぞれのマスクの各チツプにパターンとして記入さ
れている。
ンの識別をすればよいので、例えば、３−１、３
−２、３−３；７−１、７−２なる記号を、それ
ぞれのマスクの各チツプにパターンとして記入さ
れている。
第２図にパターンの識別記号１を記入する領域
を示す。記入領域２は、チツプのスクライブ・ラ
イン３に近い周辺部で、ボンデイング・パツド４
を避け、集積回路として利用していない領域が選
ばれる。
を示す。記入領域２は、チツプのスクライブ・ラ
イン３に近い周辺部で、ボンデイング・パツド４
を避け、集積回路として利用していない領域が選
ばれる。
上記マスクを用いて、ウエハー・プロセスは通
常の工程で進められる。例えば、マスク工程３を
MOSのゲート電極形成のプロセスとすると、マ
スク工程の終わつた段階で、領域２には３−２の
識別記号１１が多結晶シリコンのパターンとして
形成される。
常の工程で進められる。例えば、マスク工程３を
MOSのゲート電極形成のプロセスとすると、マ
スク工程の終わつた段階で、領域２には３−２の
識別記号１１が多結晶シリコンのパターンとして
形成される。
また、マスク工程７をAl配線パターン形成工
程とすると、上記工程の終わつた時、領域２には
３−２の記号の別の位置に７−２なる識別記号１
２がAlの金属層パターンとして形成されている。
程とすると、上記工程の終わつた時、領域２には
３−２の記号の別の位置に７−２なる識別記号１
２がAlの金属層パターンとして形成されている。
３−２なる識別記号の上には酸化膜等の絶縁膜
が形成されているが、薄膜であり顕微鏡の観察で
充分識別可能である。
が形成されているが、薄膜であり顕微鏡の観察で
充分識別可能である。
上記の実施例では、ホトマスクを使用せる場合
について説明したが、ホトリソグラフイのみなら
ず、Ｘ線露光用のマスクは勿論のこと、またマス
ク媒体を使用しない電子ビーム描画露光に対して
も同様なる考え方で適用可能である。
について説明したが、ホトリソグラフイのみなら
ず、Ｘ線露光用のマスクは勿論のこと、またマス
ク媒体を使用しない電子ビーム描画露光に対して
も同様なる考え方で適用可能である。
以上に説明せるごとく、本発明のバージヨン識
別記号を形成せるマスクを使用することにより、
ウエハー・プロセスとして特別に工数が不要で、
集積回路として完成後に製造でのマスク工程の履
歴追跡は極めて容易となる。
別記号を形成せるマスクを使用することにより、
ウエハー・プロセスとして特別に工数が不要で、
集積回路として完成後に製造でのマスク工程の履
歴追跡は極めて容易となる。
第１図は本発明にかかわるマスク工程を模式的
に説明する図、第２図は本発明にかかわる識別記
号の記入領域を説明する図を示す。 図面において、１，１１，１２は識別記号、２
は識別記号の記入領域、３はスクライブ・ライ
ン、４はボンデイング・パツド、をそれぞれ示
す。
に説明する図、第２図は本発明にかかわる識別記
号の記入領域を説明する図を示す。 図面において、１，１１，１２は識別記号、２
は識別記号の記入領域、３はスクライブ・ライ
ン、４はボンデイング・パツド、をそれぞれ示
す。
Claims (1)
- 【特許請求の範囲】 １ 同一段階のリソグラフイ工程で、それぞれが
異なるパターンからなる複数のマスクが準備さ
れ、その中より特定の一つのマスクを選択して半
導体基板に処理が施される半導体装置の製造方法
において、 前記特定のマスクのチツプ領域内に当該特定の
マスクを認識する記号(1)をパターンとして設け、
半導体基板がチツプとして分割され製品として出
荷された後も、前記記号を確認して選択されたマ
スクが認識できるように構成されてなることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079143A JPS62235952A (ja) | 1986-04-08 | 1986-04-08 | 半導体装置用マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079143A JPS62235952A (ja) | 1986-04-08 | 1986-04-08 | 半導体装置用マスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62235952A JPS62235952A (ja) | 1987-10-16 |
| JPH056176B2 true JPH056176B2 (ja) | 1993-01-26 |
Family
ID=13681738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61079143A Granted JPS62235952A (ja) | 1986-04-08 | 1986-04-08 | 半導体装置用マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62235952A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650712B2 (ja) * | 1988-11-10 | 1994-06-29 | 三洋電機株式会社 | 半導体装置の製造方法 |
| DE10065537A1 (de) * | 2000-12-28 | 2002-08-14 | Infineon Technologies Ag | Verfahren zur Identifikation einer auf einen Wafer projizierten Maske nach der Belichtung des Wafers |
| US7120884B2 (en) * | 2000-12-29 | 2006-10-10 | Cypress Semiconductor Corporation | Mask revision ID code circuit |
| JP5285859B2 (ja) * | 2007-02-20 | 2013-09-11 | 株式会社ソニー・コンピュータエンタテインメント | 半導体装置の製造方法および半導体装置 |
| JP2012063434A (ja) * | 2010-09-14 | 2012-03-29 | Ricoh Co Ltd | フォトマスクの版数確認用半導体セル |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587149A (en) * | 1978-12-25 | 1980-07-01 | Mitsubishi Electric Corp | Photomask for preparation of semiconductor wafer |
| JPS57179849A (en) * | 1981-04-30 | 1982-11-05 | Nec Corp | Photo mask |
-
1986
- 1986-04-08 JP JP61079143A patent/JPS62235952A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587149A (en) * | 1978-12-25 | 1980-07-01 | Mitsubishi Electric Corp | Photomask for preparation of semiconductor wafer |
| JPS57179849A (en) * | 1981-04-30 | 1982-11-05 | Nec Corp | Photo mask |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62235952A (ja) | 1987-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056176B2 (ja) | ||
| JP2004317975A (ja) | フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 | |
| US6841313B2 (en) | Photomask with dies relating to different functionalities | |
| US9747404B2 (en) | Method for optimizing an integrated circuit layout design | |
| JPH1069059A (ja) | レチクルマスクの作成方法 | |
| JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| JPS6223862B2 (ja) | ||
| JPH04340214A (ja) | 半導体装置の製造方法 | |
| JPS6327847B2 (ja) | ||
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| JPS5877232A (ja) | 半導体装置 | |
| JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
| JPS623944B2 (ja) | ||
| JPS6215854B2 (ja) | ||
| JPH03259541A (ja) | 半導体装置の製造方法 | |
| JP3459794B2 (ja) | 半導体装置の製造方法 | |
| JP2600153B2 (ja) | 半導体装置 | |
| JPS6239814B2 (ja) | ||
| JPH03201422A (ja) | 回路パターン形成方法およびそれに用いるマスク | |
| JP3866322B2 (ja) | 半導体集積回路搭載ウェハ及び半導体集積回路装置の製造方法 | |
| JPS58169149A (ja) | ホトマスク | |
| JP2002023344A (ja) | スクライブラインの配置方法、レチクル及び露光方法 | |
| JPH0945593A (ja) | 半導体チップ | |
| JPS62193249A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |