CN104216233B - 曝光方法 - Google Patents
曝光方法 Download PDFInfo
- Publication number
- CN104216233B CN104216233B CN201310222163.XA CN201310222163A CN104216233B CN 104216233 B CN104216233 B CN 104216233B CN 201310222163 A CN201310222163 A CN 201310222163A CN 104216233 B CN104216233 B CN 104216233B
- Authority
- CN
- China
- Prior art keywords
- secondary graphics
- pattern
- spacing
- exposed
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
一种曝光方法,所述曝光方法包括:提供待曝光图案,所述待曝光图案具有若干图形,且所述待曝光图案具有两种不同间距的所述图形;提供伪辅助图案,所述伪辅助图案包括若干数量的辅助图形,相邻辅助图形的间距相同;获取所述辅助图形的宽度和相邻辅助图形的间距;当所述相邻图形的间距大于或等于临界尺寸时,确定所述相邻图形之间的区域为填充区,所述填充区边缘的图形为孤立图形;在所述待曝光图案的填充区内填充所述辅助图案,形成伪待曝光图形;根据所述伪待曝光图形形成第一图形和第二图形,所述第一图形和第二图形分别作为双重图形化曝光的两套掩膜图形。所述曝光方法可以提高刻蚀图形的准确性。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种曝光方法。
背景技术
随着半导体器件关键尺寸的越来越小,传统光刻工艺条件下利用一个掩膜版作为掩膜形成图形化工艺遇到了限制,相邻的图形间距过小,由于光学邻近效应,会出现相邻图形粘连的现象。
利用双重图形化(Double patterning)方法可以解决以上所述的问题。
双重图形化方法是将需要形成的掩膜图形拆分成两套图形,分别为第一图形和第二图形,然后分别在掩膜层上进行第一次图形化形成第一图形,进行第二次图形化形成第二图形,最终形成完整的掩膜图形。通过这样双重图形化的方法可以避免出现在曝光过程中由于相邻图形间距过小而导致的光学邻近效应。
而在实际的光刻过程中,往往会由于图形密度不均匀而导致光刻过程中图形发生偏差,这主要是由于图形密度较大区域在光刻过程中接受的光较多,相邻图形之间间距较低,透过光罩的光线之间存在衍射作用,而图形密度较小的区域接受的光较少,衍射作用不明显,从而造成两个区域曝光图形之间的差异性较大。同时,在刻蚀过程中,由于图形密度不均匀还会出现刻蚀负载效应,刻蚀剂的浓度和刻蚀速率成正比,和所需刻蚀的面积大小成反比。图形密度较大区域需刻蚀的面积较大,刻蚀剂的浓度下降,导致刻蚀速率下降,从而使得图形密度较大区域刻蚀速率小于图形密度较小区域。从而使得实际形成的图形与设计图形发生偏差。
发明内容
本发明解决的问题是提供一种曝光方法,提高刻蚀图形的准确度。
为解决上述问题,本发明提供一种曝光方法,包括:提供待曝光图案,所述待曝光图案具有若干图形,且所述待曝光图案具有两种不同间距的所述图形;提供伪辅助图案,所述伪辅助图案包括若干数量的辅助图形,且相邻辅助图形的间距相同;获取所述辅助图形的宽度和相邻辅助图形的间距;获取相邻图形的间距,当所述相邻图形的间距大于或等于临界尺寸时,确定所述相邻图形之间的区域为填充区;根据所述填充区,确定所述填充区边缘的图形为孤立图形;根据所述填充区的尺寸、辅助图形的宽度、相邻辅助图形的间距、单次曝光的极限间距和所述孤立图形的延伸方向,获取辅助图形数量及辅助图形的延伸方向;根据辅助图形的数量和延伸方向获取辅助图案,在所述待曝光图案的填充区内填充所述辅助图案,形成伪待曝光图形;根据所述伪待曝光图形形成第一图形和第二图形,所述第一图形和第二图形分别作为双重图形化曝光的两套掩膜图形。
可选的,所述临界尺寸=2×单次曝光的极限间距+2×辅助图形的宽度+相邻辅助图形的间距。
可选的,所述辅助图案中辅助图形的数量为两个以上。
可选的,所述辅助图形为宽度相同的矩形图案。
可选的,所述辅助图形的宽度范围为32nm~47nm。
可选的,所述辅助图形与填充区边缘的孤立图形平行,并且所述辅助图形的延伸方向与长度较长的孤立图形的延伸方向一致。
可选的,所述辅助图形的长度与最接近该辅助图形的孤立图形的长度一致。
可选的,所述辅助图形的长度与最长的孤立图形的长度相同。
可选的,所述单次曝光的极限间距为32nm~128nm。
可选的,相邻辅助图形的间距范围为32nm~63nm。
可选的,所述孤立图形与填充区内的辅助图形之间的最小间距大于或等于单次曝光的极限间距。
可选的,所述孤立图形与填充区内的辅助图形之间的最小间距的范围为64nm~127nm。
可选的,相邻的第一图形的间距小于临界尺寸,相邻的第二图形的间距小于临界尺寸。
可选的,相邻的第一图形的间距为64nm~223nm;相邻的第二图形的间距为64nm~223nm。
可选的,待曝光图案中相邻图形之间的最小间距小于单次曝光极限间距。
可选的,待曝光图案中相邻图形之间的最小间距为32nm~63nm。
可选的,还包括:提供衬底,所述衬底表面具有掩膜层;在所述衬底表面形成第一光刻胶层,对所述第一光刻胶层进行曝光和显影,将第一图形转移到所述第一光刻胶层内,形成第一图形化光刻胶层;以所述第一图形化光刻胶层为掩膜,刻蚀所述掩膜层,形成第一图形化掩膜层;去除所述第一图形化光刻胶层,在所述衬底和第一图形化掩膜层表面形成第二光刻胶层;对所述第二光刻胶层进行曝光和显影,将第二图形转移到所述第二光刻胶层内,形成第二图形化光刻胶层;以所述第二图形化光刻胶层为掩膜,刻蚀所述第一图形化掩膜层,形成第二图形化掩膜层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,当所述相邻图形的间距大于或等于临界尺寸时,确定所述相邻图形之间的区域为填充区,在所述填充区内填充辅助图案,提高了所述填充区的图形密度,降低由于图形疏密度不均匀而引起的光刻和刻蚀偏差。
进一步的,所述辅助图案中辅助图形的数量为两个以上,并且相邻辅助图形的间距小于单次曝光的极限间距,从而需要将所述两个以上的辅助图形拆分开。待曝光图形被拆分成第一图形和第二图形,同时辅助图形也会被拆分成为第一图形和第二图形,这样被拆分为第一图形和第二图形的待曝光图形中都会存在辅助图形,使第一图形和第二图形的密度差异较小,可以提高双重图形化刻蚀的图形准确度。
附图说明
图1至图9是本发明的第一实施例中曝光方法的示意图;
图10至图12是本发明的第二实施例中曝光方法的示意图。
具体实施方式
如背景技术中所述,现有采用双重图形化方法形成的刻蚀图形准确度不高。
发明人发现,图形密度带来的光刻差异性和刻蚀负载效应对图形的准确度影响较大。由于双重图形工艺将刻蚀图形拆分成两套图形,从而进一步降低了图形的密度,使得低密度图形区的密度更低,进一步放大了光刻差异性和刻蚀负载效应,从而影响双重图形化方法形成的图形准确度。
本发明的技术方案提出了一种曝光方法,在图形的待填充区增加两个以上辅助图形,并且所述辅助图形可以和待曝光图案一起分解为第一图形和第二图形,从而提高双重图形化刻蚀的刻蚀图形的准确度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
请参考图1,所述待曝光图案具有若干图形,且所述待曝光图案具有两种不同间距的所述图形。
所述待曝光图案可以是实际版图设计中的任意需要的图案,所述待曝光图案具有若干图形,所述图形后续需要形成在掩膜上。所述待曝光图案中,所述若干图形之间至少具有两种不同的间距,并且所述图形的尺寸满足实际电路设计的需求。
本实施例中,所述待曝光图案具有若干尺寸相同且互相平行的矩形图形。所述矩形图形为芯片设计中较多出现的图形。本实施例中,所述待曝光图案包括:图形11、图形12、图形13、图形14、图形15、图形16。所述待曝光图案具有两种不同的间距的矩形图形,所述两种不同的间距分别为d1和d2,其中d2大于d1,具体的,所述图形11、图形12、图形13中,相邻图形间距为d1;图形13、图形14的间距为d2;图形11、图形12、图形13中,相邻图形间距为d1。
请参考图2,提供伪辅助图案,所述伪辅助图案包括若干数量的辅助图形,且相邻辅助图形的间距相同,获取所述辅助图形的宽度和相邻辅助图形的间距。
所述辅助图形的宽度为w,相邻辅助图形的间距为s1。所述辅助图形的宽度w和相邻辅助图形的间距s1都等于刻蚀工艺能够实现的最小线宽。本实施例中,刻蚀工艺能够实现的最小线宽为32nm,所述伪辅助图形中辅助图形的宽度w为32nm,相邻辅助图形的间距s1为32nm。所述辅助图形的宽度和相邻辅助图形的间距均为刻蚀工艺能够实现的最小线宽,可以提高在后续填充区内填充的辅助图形的数量。
在其他实施例中,所述辅助图形的宽度也可以大于刻蚀工艺能够实现的最小线宽,w的取值范围可以是32nm~47nm;所述相邻辅助图形的间距s1也可以大于刻蚀工艺能够实现的最小线宽,s1的范围为32nm~63nm。所述辅助图形的长度可以变化。在其他实施例中,所述刻蚀工艺的最小线宽也可以大于或小于32nm。
在光刻工艺中,由于光刻设备和光刻分辨率的限制,存在单次曝光的极限间距,当相邻图形的间距小于该单次曝光的极限间距时,曝光图形就会发生明显的变形。所以当相邻图形间距小于单次曝光的极限间距时,就需要采用双重图形化方法将所述相邻的图形分别进行曝光。
本实施例中,所述单次曝光的极限间距为64nm,本实施例中提供的伪辅助图案中的相邻辅助图形的间距小于所述单次曝光的极限间距,从而后续填充的辅助图案中的辅助图形需要被拆分为第一图形和第二图形,进行两次曝光。在本发明的其他实施例中,所述单次曝光的极限间距可以为32nm~128nm,这个由光刻设备和光刻分辨率决定。
请参考图1和图2,获取待曝光图案中相邻图形的间距,当所述相邻图形的间距大于或等于临界尺寸时,确定所述相邻图形之间的区域为填充区,根据所述填充区,确定所述填充区边缘的图形为孤立图形。
所述临界尺寸=2×单次曝光的极限间距+2×辅助图形的宽度+相邻辅助图形的间距。
本实施例中,待曝光图案中,d1为32nm,d2为287nm。所述图形11、图形12、图形13中,相邻图形间距d1为32nm;图形13、图形14的间距d2为287nm;图形11、图形12、图形13中,相邻图形间距d1为32nm。图形11、图形12、图形13、图形14、图形15、图形16的宽度为32nm。32nm为本实施例中刻蚀工艺可以达到的最小线宽。本实施例中,所述单次曝光的极限间距为64nm,相邻图形的较小间距d1为32nm,小于单次曝光的极限间距,需要采用双重图形方法将所述若干图形拆分成第一图形和第二图形,分别进行曝光。在本发明的其他实施例中,所述待曝光图案中相邻图形的间距为32nm~63nm。
当所述待曝光图案中的相邻图形的间距大于或等于所述临界尺寸时,一方面可以在所述填充区内填充两个以上的辅助图形,另一方面可以使得辅助图形与孤立图形之间的距离大于或等于单次曝光的极限间距,从而辅助图形与孤立图形之间可以不拆分成两套图形。
本实施例中,所述单次曝光的极限间距为64nm,辅助图形的最小宽度w为32nm,相邻辅助图形之间的间距s1为32nm(请参考图2),所述临界尺寸=2×单次曝光的极限间距+2×辅助图形的宽度+相邻辅助图形的间距=224nm。而图形13和图形14的间距d2为287nm,大于所述临界尺寸。所以,确定所述图形13和图形14之间的空白区域作为填充区,所述填充区边缘的图形13和图形14分别作为孤立图形13和孤立图形14,后续在所述填充区内插入辅助图案,以使所述图形13和图形14两侧的图形密度差异下降,从而降低对所述图形13和图形14的光刻和刻蚀的图形偏差。并且,待曝光图案的填充区在芯片形成过程中是作为空白区域,不会形成任何器件的,所以在所述填充区内插入辅助图形不会影响整个电路的设计。
请参考图3,根据所述填充区的尺寸、辅助图形的宽度、相邻辅助图形的间距、单次曝光的极限间距和所述孤立图形的延伸方向,获取辅助图形数量及辅助图形的延伸方向;根据辅助图形的数量和延伸方向获取辅助图案,在所述待曝光图案的填充区内填充所述辅助图案,形成伪待曝光图形。
所述辅助图形为宽度相同的矩形图案,所述辅助图形与填充区边缘的孤立图形平行,并且与所述填充区两侧长度较长的孤立图形的延伸方向一致。所述辅助图形的长度与填充区两侧的最接近的孤立图形的长度一致。在空间许可的条件下,所述辅助图形的长度还可以都与填充区两侧的长度较长的孤立图形的长度相同。所述辅助图形为宽度相同的矩形图案,与芯片设计中最常见的图案形状相同,并且设计较为方便。
由于所述待曝光图案需要被拆成第一图形和第二图形进行双重曝光,所以在填充区插入的辅助图案也需要可以被拆分成第一图形和第二图形,从而防止在拆分后形成的第一图形和第二图形中出现填充区,造成单次曝光中的图形准确度下降。所以,在填充区插入的辅助图形数量要在两个以上。并且所述相邻辅助图形的间距s1小于单次曝光的极限间距,从而保证后续通过软件计算拆分图形的过程中,确保可以将辅助图形拆成第一图形和第二图形。
本实施例中,在所述填充区的尺寸为287nm,辅助图形的宽度为32nm、相邻辅助图形之间的间距为32nm、孤立图形与最接近的辅助图形的距离大于单次曝光的极限间距64nm,所以可以确定所述填充区可以填充的辅助图形数量为2。
根据所述辅助图形的数量和延伸方向,确定辅助图案,在所述填充区内填充辅助图案。所述辅助图案包括辅助图形21和辅助图形22。所述辅助图形21和辅助图形22的宽度w相同,都为32nm,辅助图形21和辅助图形22的间距s1为32nm。均为本实施例中刻蚀工艺可实现的最小线宽,这样可以使得所述填充区内尽可能多的填充辅助图形。
本实施例中,所述孤立图形13与其最接近的辅助图形21的间距s2为64nm;所述孤立图形14与其最接近的辅助图形22的间距s2’为127nm。
在本发明的其他实施例中,所述辅助图形21和辅助图形22的间距还可以是45nm、55nm或60nm。所述孤立图形13与其最接近的辅助图形21的间距s2的范围为32nm~127nm,例如还可以是70nm、90nm、110nm、125nm或127nm。所述孤立图形14与其最接近的辅助图形22的间距s2’的范围为32nm~127nm,例如还可以是64nm、70nm、90nm、110nm、125nm。
孤立图形与其最接近的辅助图形的间距为128nm以上时,孤立图形与其最接近的辅助图形之间还可以插入一个辅助图形,所以,孤立图形14与其最接近的辅助图形的间距范围为32nm~127nm。
由于本实施例中所述待曝光图形的高度都相同,所以,本实施例中辅助图形21和辅助图形22的高度与孤立图形13和孤立图形14的高度相同。在本发明的其他实施例中,所述填充区两侧边缘的孤立图形的长度会不相同,这种情况下,填充区内的辅助图形长度与较长的孤立图形的长度相同,并与之齐平。如果填充区上方或下方有其他图形阻挡,不能使所有的辅助图形的长度与较长的孤立图形的长度相同,则可以使辅助图形尽量与其最接近的孤立图形的尺寸相同并齐平。
请参考图4,根据所述伪待曝光图形形成第一图形和第二图形,所述第一图形和第二图形分别作为双重图形化曝光的两套掩膜图形。
将待曝光图案中的相邻图形分别拆分成第一图形和第二图形,并且所述填充区内的相邻的掩膜图形也分别作为第一图形和第二图形。
由于所述待曝光图形13与辅助图形21的间距s2的范围为64nm~127nm,大于单次曝光的极限间距,所以,待曝光图形13与辅助图形21之间不需要进行拆分,所以辅助图形21对所述辅助图形21一侧的图形13、图形12和图形11之间的图形拆分不会造成影响。图形14与辅助图形22的间距s2’范围为64nm~127nm,所以同样的,待曝光图形14与辅助图形22之间不需要进行拆分,辅助图形22不会对其一侧的图形14、图形15、图形16的拆分造成影响。所以待曝光图形可以根据实际设计的版图中的其他区域的图形选择合适的拆分方案,辅助图形的插入并不会影响到待曝光图形的拆分。
由于所述辅助图形21和辅助图形22的间距s1的范围为32nm~63nm,小于单次曝光的极限间距,所以所述辅助图形21和辅助图形22需要被拆分成第一图形和第二图形。
本实施例中,所述待曝光图形11、待曝光图形13、辅助图形21、待曝光图形14和待曝光图形16被拆分成为第一图形;而待曝光图形12、辅助图形22、待曝光图形15则被拆分成为第二图形。
在本发明的其他实施例中,可以根据所述待曝光图形与周边图形的位置关系进行其他方式的图形拆分,但是所述填充区插入的辅助图形始终不会影响所述待曝光图形之间的图形拆分。例如,可以将所述辅助图形21拆分为第二图形,而将辅助图形22拆分为第一图形,而待曝光图案的拆分可以保持不变。
由于在填充区插入了两个以上的辅助图形,提高了所述填充区的图形密度,并且相邻辅助图形的间距小于单次曝光的极限间距,从而需要将所述辅助图形和待曝光图形一起被拆分成第一图形和第二图形,防止被拆分后的第一图形和第二图形中出现密度较低的填充区,从而可以提高双重图形化刻蚀的图形准确度。拆分后形成的相邻的第一图形的间距小于临界尺寸,相邻的第二图形的间距小于临界尺寸。在本实施例中,相邻的第一图形的间距为64nm~223nm;相邻的第二图形的间距为64nm~223nm。
请参考图5至图9,为采用上述曝光方法的双重图形化方法的示意图。
请参考图5,提供衬底100,所述衬底100表面具有掩膜层110,在所述掩膜层110表面形成第一图形化光刻胶层120。
所述衬底100可以是半导体衬底,本实施例中,所述待曝光图案为在所述衬底100上形成的沟槽图案。
在所述掩膜层100上形成第一光刻胶层,并且对所述第一光刻胶层进行曝光显影,形成第一图形化光刻胶层120,所述第一图形化光刻胶层120内具有第一图形11a、第一图形13a、第一图形21a、第一图形14a和第一图形16a,分别对应图4中的图形11、图形13、辅助图形21、图形14和图形16。
请参考图6,以所述第一图形化光刻胶层120为掩膜,刻蚀所述掩膜层110(请参考图5),形成掩膜层110a,将第一图形化光刻胶层120内的图形转移到掩膜层110a内。
请参考图7,去除所述第一图形化光刻胶层120(请参考图6),在所述衬底100和掩膜层110a表面形成第二图形化光刻胶层130。
在述衬底100和掩膜层110a表面形成第二光刻胶层,并且对所述第二光刻胶层进行曝光显影,形成第二图形化光刻胶层130,所述第二图形化光刻胶层130内具有第二图形12a、第二图形22a、第二图形15a,分别对应图4中的图形12、辅助图形22和图形16。
请参考图8,以所述第二图形化光刻胶层130为掩膜,刻蚀所述掩膜层110a(请参考图7),形成掩膜层110b,将所述第二图形化光刻胶层130内的图形转移到掩膜层110b内。
请参考图9,去除所述第二图形化光刻胶层130,以所述掩膜层110b为掩膜刻蚀所述衬底100(请参考图8),在衬底内形成与所述待曝光图案相对应的沟槽,形成衬底100a。
通过双重图形化方法,进行两次光刻和刻蚀工艺,在衬底形成与待曝光图案相对应的沟槽。
通过在填充区内填充两个以上的辅助图形,并且将所述若干辅助图形分别作为第一图形和第二图形,进行两次曝光,从而降低了第一光刻胶层和第二光刻胶层中的图形的密度差异,从而避免在单次光刻和刻蚀过程中再次出现填充区,提高了光刻和刻蚀图形的准确性。
在填充区尺寸较大的情况下,所述填充区内还可以填充三个以上的辅助图形。
第二实施例
请参考图10,提供待曝光图案,所述待曝光图案具有若干图形,且所述待曝光图案具有两种不同间距的所述图形。
所述若干待曝光图案包括:图形31、图形32、图形33、图形34、待曝光图形35、图形36。所述图形具有两种不同间距d11和d22。
本实施例中,d11为32nm,所述图形33和待曝光图形34的间距d22为288nm。
提供与实施例一中相同的辅助图形,所述辅助图形的宽度为32nm,相邻辅助图形的间距为32nm。本实施例中,所述单次曝光的极限间距为64nm。填充区的临界尺寸为224nm,所以确定所述待图形33和图形34之间的区域为填充区,需要在所述填充区内插入两个以上的辅助图形,以提高刻蚀图形的准确性。
请参考图11,在所述填充区内插入辅助图形41、辅助图形42和辅助图形43。所述三个辅助图形的宽度相同,间距相同。
本实施例中,所述图形33和辅助图形41的间距s22为64nm,相邻辅助图形的间距s11为32nm。由于本实施例中,所述图形33和图形34的间距d22为288nm,所以辅助图形42与图形34的间距s3为128nm,大于127nm,还可以插入辅助图形43,所述辅助图形43与待曝光图形34的间距s22’为64nm,满足辅助图形的插入要求。
在本发明的其他实施例中,可以根据填充区宽度的大小,选择插入2个或2个以上的辅助图形,随着填充区宽度的增加,提高辅助图形的数量。
请参考图12,将上述待曝光图形和将所述辅助图形与待曝光图形一起拆分成第一图形和第二图形,分别作为双重图形化刻蚀的两套掩膜图形。
具体的,所述图形31、图形33、辅助图形41、辅助图形43、图形34和图形36作为第一图形;而图形32、辅助图形42、图形35则作为第二图形。
后续可以通过双重图形工艺在衬底上形成所述待曝光图案和辅助图形。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种曝光方法,其特征在于,包括:
提供待曝光图案,所述待曝光图案具有若干图形,且所述待曝光图案具有两种不同间距的所述图形;
提供伪辅助图案,所述伪辅助图案包括若干数量的辅助图形,且相邻辅助图形的间距相同;
获取所述伪辅助图案中的辅助图形的宽度和相邻辅助图形的间距;
获取待曝光图案中相邻图形的间距,当所述相邻图形的间距大于或等于临界尺寸时,确定所述相邻图形之间的区域为填充区;
根据所述填充区,确定所述填充区边缘的图形为孤立图形;
根据所述填充区的尺寸、辅助图形的宽度、相邻辅助图形的间距、单次曝光的极限间距和所述孤立图形的延伸方向,获取辅助图形数量及辅助图形的延伸方向;
根据辅助图形的数量和延伸方向获取辅助图案,在所述待曝光图案的填充区内填充所述辅助图案,形成伪待曝光图形;
将所述伪待曝光图形拆分为第一图形和第二图形,所述第一图形和第二图形分别作为双重图形化曝光的两套掩膜图形。
2.根据权利要求1所述的曝光方法,其特征在于,所述临界尺寸=2×单次曝光的极限间距+2×辅助图形的宽度+相邻辅助图形的间距。
3.根据权利要求1所述的曝光方法,其特征在于,所述辅助图案中辅助图形的数量为两个以上。
4.根据权利要求1所述的曝光方法,其特征在于,所述辅助图形为宽度相同的矩形图案。
5.根据权利要求4所述的曝光方法,其特征在于,所述辅助图形的宽度范围为32nm~47nm。
6.根据权利要求1所述的曝光方法,其特征在于,所述辅助图形与填充区边缘的孤立图形平行,并且所述辅助图形的延伸方向与长度较长的孤立图形的延伸方向一致。
7.根据权利要求1所述的曝光方法,其特征在于,所述辅助图形的长度与最接近该辅助图形的孤立图形的长度一致。
8.根据权利要求1所述的曝光方法,其特征在于,所述辅助图形的长度与最长的孤立图形的长度相同。
9.根据权利要求1所述的曝光方法,其特征在于,相邻辅助图形的间距范围为32nm~63nm。
10.根据权利要求1所述的曝光方法,其特征在于,所述单次曝光的极限间距为32nm~128nm。
11.根据权利要求1所述的曝光方法,其特征在于,所述孤立图形与填充区内的辅助图形之间的最小间距大于或等于单次曝光的极限间距。
12.根据权利要求11所述的曝光方法,其特征在于,所述孤立图形与填充区内的辅助图形之间的最小间距的范围为64nm~127nm。
13.根据权利要求1所述的曝光方法,其特征在于,相邻的第一图形的间距小于临界尺寸,相邻的第二图形的间距小于临界尺寸。
14.根据权利要求13所述的曝光方法,其特征在于,相邻的第一图形的间距为64nm~223nm;相邻的第二图形的间距为64nm~223nm。
15.根据权利要求1所述的曝光方法,其特征在于,待曝光图案中相邻图形之间的最小间距小于单次曝光极限间距。
16.根据权利要求15所述的曝光方法,其特征在于,待曝光图案中相邻图形之间的最小间距为32nm~63nm。
17.根据权利要求1所述的曝光方法,其特征在于,还包括:
提供衬底,所述衬底表面具有掩膜层;
在所述衬底表面形成第一光刻胶层,对所述第一光刻胶层进行曝光和显影,将第一图形转移到所述第一光刻胶层内,形成第一图形化光刻胶层;
以所述第一图形化光刻胶层为掩膜,刻蚀所述掩膜层,形成第一图形化掩膜层;
去除所述第一图形化光刻胶层,在所述衬底和第一图形化掩膜层表面形成第二光刻胶层;
对所述第二光刻胶层进行曝光和显影,将第二图形转移到所述第二光刻胶层内,形成第二图形化光刻胶层;
以所述第二图形化光刻胶层为掩膜,刻蚀所述第一图形化掩膜层,形成第二图形化掩膜层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310222163.XA CN104216233B (zh) | 2013-06-05 | 2013-06-05 | 曝光方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310222163.XA CN104216233B (zh) | 2013-06-05 | 2013-06-05 | 曝光方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104216233A CN104216233A (zh) | 2014-12-17 |
CN104216233B true CN104216233B (zh) | 2016-08-10 |
Family
ID=52097878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310222163.XA Active CN104216233B (zh) | 2013-06-05 | 2013-06-05 | 曝光方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104216233B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412648B1 (en) * | 2016-01-11 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via patterning using multiple photo multiple etch |
CN105529258B (zh) * | 2016-01-29 | 2019-04-09 | 上海华虹宏力半导体制造有限公司 | Rfldmos工艺中稳定栅极形貌的工艺方法 |
CN105652586B (zh) * | 2016-04-07 | 2019-10-25 | 上海华力微电子有限公司 | 利用曝光辅助图形来减少基底反射影响的方法 |
CN109468584B (zh) * | 2018-12-14 | 2020-04-10 | 武汉华星光电半导体显示技术有限公司 | 掩膜版组合和使用掩膜版组合将半导体薄膜图形化的方法 |
CN112782803A (zh) * | 2021-01-08 | 2021-05-11 | 联合微电子中心有限责任公司 | 改善硅基光波导工艺鲁棒性的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101241302A (zh) * | 2007-02-06 | 2008-08-13 | 中芯国际集成电路制造(上海)有限公司 | 改善掩膜关键尺寸趋势的制造方法 |
CN102129166A (zh) * | 2010-01-12 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 亚分辨率辅助图形的设置以及光刻掩膜版的制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3817836B2 (ja) * | 1997-06-10 | 2006-09-06 | 株式会社ニコン | 露光装置及びその製造方法並びに露光方法及びデバイス製造方法 |
WO1999049504A1 (fr) * | 1998-03-26 | 1999-09-30 | Nikon Corporation | Procede et systeme d'exposition par projection |
-
2013
- 2013-06-05 CN CN201310222163.XA patent/CN104216233B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101241302A (zh) * | 2007-02-06 | 2008-08-13 | 中芯国际集成电路制造(上海)有限公司 | 改善掩膜关键尺寸趋势的制造方法 |
CN102129166A (zh) * | 2010-01-12 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 亚分辨率辅助图形的设置以及光刻掩膜版的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104216233A (zh) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9818611B2 (en) | Methods of forming etch masks for sub-resolution substrate patterning | |
KR102211660B1 (ko) | 더블 패턴 리소그래피를 위한 금속 밀도 분포 | |
CN104216233B (zh) | 曝光方法 | |
TW201539147A (zh) | 自我對準微影蝕刻製程與積體晶片 | |
JP6366412B2 (ja) | パターン形成方法 | |
KR101541609B1 (ko) | 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법 | |
KR20140041344A (ko) | 패턴 형성 방법 | |
KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
CN110021518A (zh) | 自对准双重图案方法 | |
JP2006276491A (ja) | マスクパターン補正方法、及びフォトマスク作製方法 | |
CN109755107B (zh) | 自对准双重图案方法 | |
JP2009239030A (ja) | 半導体装置の製造方法 | |
KR20090001130A (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
TW201503234A (zh) | 形成方法及基板 | |
US9268210B2 (en) | Double-exposure mask structure and photolithography method thereof | |
US20120135341A1 (en) | Method for double patterning lithography and photomask layout | |
KR101051177B1 (ko) | 이중 노광을 이용한 반도체 소자의 패턴 형성방법 | |
US7647568B2 (en) | Manufacturing method of mask and optimization method of mask bias | |
US9329471B1 (en) | Achieving a critical dimension target based on resist characteristics | |
TW201537620A (zh) | 半導體元件的製作方法 | |
CN106610563B (zh) | 掩膜版及双重图形化法的方法 | |
CN104157556A (zh) | 金属硬掩模开口刻蚀方法 | |
US9436081B2 (en) | Methods of modifying masking reticles to remove forbidden pitch regions thereof | |
KR100909758B1 (ko) | 반도체 소자의 제조 방법 | |
KR100915064B1 (ko) | 오버레이 버니어 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |