CN101241302A - 改善掩膜关键尺寸趋势的制造方法 - Google Patents
改善掩膜关键尺寸趋势的制造方法 Download PDFInfo
- Publication number
- CN101241302A CN101241302A CNA2007100371533A CN200710037153A CN101241302A CN 101241302 A CN101241302 A CN 101241302A CN A2007100371533 A CNA2007100371533 A CN A2007100371533A CN 200710037153 A CN200710037153 A CN 200710037153A CN 101241302 A CN101241302 A CN 101241302A
- Authority
- CN
- China
- Prior art keywords
- exposure
- original
- mask
- pattern
- auxiliary pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明公开了一种改善掩膜关键尺寸趋势的制造方法,其涉及半导体器件制造技术。该方法包括如下步骤:a.提供原始图形;b.添加辅助图形于原始图形上,进行图形数据转化步骤,输入曝光数据;c.提供具有不透光层的石英基片,在该不透光层上镀光刻胶;d.进行曝光步骤;e.进行显影步骤,将曝光图形转移到不透光层上;f.对不透光层进行干法蚀刻步骤;g.移除光刻胶;h.二次曝光数据输入;i.二次镀光刻胶;j.对整片掩膜进行二次曝光步骤;k.二次显影步骤;l.湿法蚀刻步骤;m.二次移除光刻胶。该方法在最终成品掩膜图形不被改变的情况下,消除或至少减少了干法蚀刻阶段的图形负荷效应及曝光步骤的趋近效应,提高了掩膜图形的准确性。
Description
技术领域
本发明涉及半导体制造技术,具体地说,涉及一种改善掩膜关键尺寸趋势(critical dimension trend)的制造方法。
背景技术
掩膜工艺是半导体制造中的一个重要流程,也称光罩工艺。掩膜工艺除了应用于晶圆制造外,还广泛应用于液晶显示器、印刷电路板等等制造上面。主要的掩膜类型有二进制强度掩膜及衰减式相位移掩膜。对于传统的二进制强度掩膜,掩膜的制造方法一般包括如下步骤:首先对客户需要的原始图形进行数据转换步骤,将转换的曝光数据输入曝光装置内;提供一片镀有不透光铬金属膜的石英基板(统称“基片”);在基片上镀光刻胶;根据图形数据,利用曝光装置对基片进行曝光,形成曝光图形;进行显影步骤,如果使用的是正光刻胶,感光部分的光刻胶在此步骤被移除,同时将曝光图形转移到不透光铬金属膜上;利用干法蚀刻对不透光的铬金属膜进行蚀刻步骤,将具有曝光图形的铬金属膜移除;将光刻胶移除。
所谓掩膜的关键尺寸趋势是评价掩膜品质的重要因素之一,其主要来源包括曝光的趋近效应(proximity effect)和干法蚀刻的图形负荷效应(pattern loadingeffect),而两者都与图形的密度均匀性相关。
一般情况下,曝光步骤的趋近效应是由于曝光电子在光刻胶层的散射所造成的效应,散射电子等效于微微增加了曝光能量,从而会使临近的图形尺寸变大。趋近效应和图形密度相关,掩膜图形密度越不均匀,趋近效应越明显。
另外,众所周知,蚀刻具有两种基本方式:一种为干法蚀刻,另一种为湿法蚀刻。干法蚀刻是利用气体分子或其产生的离子自由基,对未被光刻胶覆盖部分的材质(如上述所述的铬金属膜)同时进行物理式撞击、溅蚀及化学反应,来移除欲蚀刻部分。湿法蚀刻是利用合适的化学溶液,腐蚀未被光刻胶覆盖部分的材质,并在完成蚀刻反应后,由溶液带走腐蚀物。由于干法蚀刻采用物理式撞击,为非等向性蚀刻,因此可以获得良好的尺寸控制,可以实现细微图形的转换,能够满足越来越小的尺寸要求,逐渐成为亚微米及以下尺寸最主要的蚀刻方式。然而湿法蚀刻采用溶液腐蚀,为等向性蚀刻,会造成侧向腐蚀的现象,限制了半导体器件尺寸向微细化的发展。上述制造方法中的蚀刻步骤采用干法蚀刻就是为了获得良好的尺寸控制。
虽然采用干法蚀刻可以获得良好的尺寸控制,但是也存在不足之处。如果图形密度不均匀,在干法蚀刻步骤时就会引入了图形负荷效应,对于亚微米及以下尺寸的半导体器件来说,这种效应更加明显。传统方法如光学趋近校正及曝光机趋近校正由于其本身的局限亦无法消除这种图形负荷效应,从而影响了原始图形的关键尺寸,严重时甚至会出现掩膜图形的失真现象。
因此,需要提供一种新的制造方法以克服上述缺陷。
发明内容
本发明解决的技术问题在于提供一种通过改善掩膜关键尺寸趋势来提高掩膜图形准确性的制造方法。
为解决上述技术问题,本发明提供了一种新的制造方法,该方法包括如下步骤:a.提供原始图形;b.添加辅助图形于原始图形上,提高图形密度,然后进行图形数据转化步骤,输入曝光数据;c.提供具有不透光层的石英基片,在该不透光层上镀光刻胶;d.根据转化的图形数据,进行曝光步骤;e.进行显影步骤,将曝光图形转移到基片的不透光层上;f.对不透光层进行干法蚀刻步骤;g.移除光刻胶;h.二次输入曝光数据;i.二次镀光刻胶;j.对整片掩膜二次曝光步骤;k.二次显影步骤;l.湿法蚀刻步骤,移除辅助掩膜图形;m.二次移除光刻胶。
进一步地,在步骤b中添加辅助图形后的效果,应使整片掩膜图形的密度均匀。
进一步地,在步骤j中,二次曝光图形的感光部分完全覆盖第一次曝光图形的辅助图形区,非感光部分完全覆盖第一次曝光图形的原始图形区。
与现有技术相比,本发明通过添加辅助图形,提高了图形密度的均匀性,完成干法蚀刻后,通过二次工艺移除辅助图形,从而使最终的成品掩膜并没有改变整片掩膜的原始图形,这种制造方法消除或至少减小干法蚀刻步骤的图形负荷效应及曝光步骤的趋近效应,达到了提高掩膜图形准确性的有益效果。
附图说明
通过以下对本发明一实施例结合其附图的描述,可以进一步理解其发明的目的、具体结构特征和优点。其中,附图为:
图1为本发明第一实施方式中原始图形的示意图。
图2为本发明第一实施方式中辅助图形穿插于原始图形中形成的第一次曝光图形的示意图。
图3为本发明第一实施方式中第二次曝光图形的示意图,该图中的感光部分必须完全覆盖第一次曝光图形中的辅助图形部分,但不可覆盖原始图形部分。
图4为本发明第二实施方式中辅助图形置于原始图形周围形成的第一次曝光图形的示意图。
图5为本发明第二实施方式中第二次曝光图形的示意图,该图中的感光部分必须完全覆盖第一次曝光图形中的辅助图形部分,但不可覆盖原始图形部分。
图6为本发明改善掩膜关键尺寸趋势的制造方法的流程图。
具体实施方式
请参阅图1至图3及图6,以二进制强度掩膜为例,本发明第一实施方式中掩膜的制造方法包括如下步骤:
提供原始图形1;
将辅助图形2以建模方式或其他方式穿插于原始图形1之中,提高图形密度,当图形区(非感光部分)12与空白区(感光部分)11面积比例为1∶1时,图形密度达到均匀,然后对上述图形2进行数据转换步骤,转换成曝光装置能够识别的曝光数据后,将曝光数据输入曝光装置内;另外,如果曝光装置可执行图形数据转换步骤,也可以将辅助图形及原始图形直接输入曝光装置后再进行图形数据转换步骤;
提供一片镀有不透光层如铬金属膜的石英基板(统称“基片”);
在基片的不透光层上面镀光刻胶,在本实施例中,该光刻胶采用的是正光刻胶,且以下步骤中的描述均以正光刻胶的特性作描述。需要说明的是,正光刻胶被曝光后,感光部分的性质会改变,并在之后的显影步骤中可被移除,而另一种光刻胶即负光刻胶被曝光后,感光部分的性质被改变,但是这种特性与正光刻胶的特性刚好相反,其感光部分在将来的显影过程中会被留下,所以可综合考虑两种光刻胶的特性,选择镀合适类型的光刻胶;
根据输入的曝光数据,曝光装置对基片上的光刻胶进行曝光,曝光图形如图2所示;
进行显影步骤,将感光部分的光刻胶移除,同时曝光图形转移到不透光层上;
利用干法蚀刻进行蚀刻步骤,移除未被光刻胶覆盖的不透光层;
移除剩下的光刻胶;
二次输入曝光数据;
在基片上二次镀光刻胶;
利用曝光装置对整片掩膜10进行二次曝光,曝光图形如图3所示,该图中的感光部分4必须完全覆盖第一次曝光图形中的辅助图形,但不可覆盖原始图形。标号3为非感光部分;
进行二次显影步骤,移除感光部分4的光刻胶;
利用湿法蚀刻进行蚀刻步骤,移除未被光刻胶覆盖的不透光层,即移除辅助掩膜图形;
二次移除剩下的光刻胶。
通过添加辅助图形,提高图形密度,其中图形区(非感光部分)与空白区(感光部分)面积比例越接近1∶1,引入的趋近效应及图形负荷效应越小,当比例达到1∶1时,基本上消除了曝光步骤产生的趋近效应,也基本上消除了干法蚀刻步骤引入的图形负荷效应。另外,由于不要求辅助掩膜图形具有较高的准确性,因此二次曝光图形与第一次曝光图形的对准要求很低,曝光装置自身的对准精度已足够。使用湿法蚀刻成本较低,对石英基板也无损伤。在干法蚀刻完成图形成形后,用湿法蚀刻移除辅助图形,从而使成品掩膜不改变整片掩膜的原始图形。
请参阅图4至图6,本发明的第二实施方式与第一实施方式不同在于添加辅助图形的步骤。第二实施方式中的添加辅助图形6的步骤是将辅助图像置于原始图形5的周围,使得图形密度均匀,即图形区(非感光部分)13与空白区(感光部分)14面积比例为1∶1或接近1∶1,其他步骤与第一实施方式相同。通过此种方法亦可获得准确性较高的掩膜图形,但建模方法更为简单。其中图4是一次曝光图形的示意图,图5是二次曝光图形的示意图,图5中的感光部分16必须完全覆盖第一次曝光图形中的辅助图形部分,但不可覆盖原始图形部分。标号15为非感光部分。
衰减式相位移掩膜的基片一般包括石英基板,镀于基板上的相移层如硅化钼(MoSi)及镀于相移层上的不透光层如铬金属膜。对于衰减式相位移掩膜来说,干法蚀刻不透光层引入的图形负荷效应远远大于干法蚀刻相移层时所引入的,因此只要降低或消除不透光层产生的图形负荷效应,干法蚀刻相移层产生的图形负荷效应会很小,不会对原始图形的关键尺寸产生太大的影响,同样不会产生掩膜图形严重失真的现象。因此,上述改善掩膜关键尺寸趋势的制造方法的两种实施方式亦适用于衰减式相位移掩膜的不透光层的工艺步骤。
由于任何图形密度的掩膜通过添加辅助图形后,整片掩膜的密度均可达到50%的图形穿透率。因此使用这种方法后,仅需专门针对50%的图形穿透率的图形条件设计显影、蚀刻工艺的配方,从而可大大简化配方的种类,降低成本。
可以理解的是本发明改善掩膜关键尺寸趋势的制造方法不仅可以应用于二进制强度掩膜及衰减式相位移掩膜,还可以应用于其它类型的掩膜。对本领域普通技术人员来说,可以根据本发明的技术方案及其发明构思加以等同替换或改变,而所有这些改变或替换都应属于本发明所要求保护的范围之内。
Claims (5)
1. 一种改善掩膜关键尺寸趋势的制造方法,其特征在于,该方法包括如下步骤:
a.提供原始图形;
b.添加辅助图形于原始图形上,提高图形密度,进行图形数据转化步骤,输入曝光数据;
c.提供具有不透光层的石英基片,在该不透光层上镀光刻胶;
d.根据曝光数据,利用曝光装置对基片进行曝光步骤;
e.进行显影步骤,将曝光图形转移到石英基片的不透光层上;
f.对不透光层进行干法蚀刻步骤;
g.移除光刻胶;
h.二次输入曝光数据;
i.二次镀光刻胶;
j.对整片掩膜二次曝光步骤;
k.二次显影步骤;
l.湿法蚀刻步骤,移除辅助掩膜图形;
m.二次移除光刻胶。
2. 如权利要求1所述的制造方法,其特征在于:步骤b中添加辅助图形于原始图形上是将辅助图形穿插于原始图形中。
3. 如权利要求1所述的制造方法,其特征在于:步骤b中添加辅助图形于原始图形上是将辅助图形置于原始图形的周围。
4. 如权利要求1所述的制造方法,其特征在于:步骤b中添加辅助图形后的效果,应使整片掩膜图形的密度均匀。
5. 如权利要求1所述的制造方法,其特征在于:步骤j中二次曝光图形的感光部分完全覆盖第一次曝光图形的辅助图形区,非感光部分完全覆盖第一次曝光图形的原始图形区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100371533A CN101241302B (zh) | 2007-02-06 | 2007-02-06 | 改善掩膜关键尺寸趋势的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100371533A CN101241302B (zh) | 2007-02-06 | 2007-02-06 | 改善掩膜关键尺寸趋势的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101241302A true CN101241302A (zh) | 2008-08-13 |
CN101241302B CN101241302B (zh) | 2011-03-23 |
Family
ID=39932920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100371533A Active CN101241302B (zh) | 2007-02-06 | 2007-02-06 | 改善掩膜关键尺寸趋势的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101241302B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101893819B (zh) * | 2009-05-20 | 2011-12-14 | 上海华虹Nec电子有限公司 | 提高掩膜板图形关键尺寸均匀性的方法 |
CN101943853B (zh) * | 2009-07-07 | 2012-03-28 | 中芯国际集成电路制造(上海)有限公司 | 掩膜制作方法 |
CN102023473B (zh) * | 2009-09-17 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 提高掩膜临界尺寸均匀度的方法 |
CN104216233A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 曝光方法 |
CN112782803A (zh) * | 2021-01-08 | 2021-05-11 | 联合微电子中心有限责任公司 | 改善硅基光波导工艺鲁棒性的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102005408B (zh) * | 2009-08-31 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 金属线形成方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1174468C (zh) * | 2000-11-21 | 2004-11-03 | 联华电子股份有限公司 | 可降低邻近效应的光刻制作方法 |
CN1231959C (zh) * | 2001-04-04 | 2005-12-14 | 华邦电子股份有限公司 | 产生金属层虚拟图案的方法 |
US20040009409A1 (en) * | 2002-07-11 | 2004-01-15 | Jiunn-Ren Hwang | Optical proximity correction method |
KR100598497B1 (ko) * | 2003-12-31 | 2006-07-10 | 동부일렉트로닉스 주식회사 | 이중 노광 패턴 형성 방법 |
JP4728676B2 (ja) * | 2005-03-30 | 2011-07-20 | 富士通セミコンダクター株式会社 | フォトマスクの製造方法、及びそのフォトマスクを用いた半導体装置の製造方法 |
-
2007
- 2007-02-06 CN CN2007100371533A patent/CN101241302B/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101893819B (zh) * | 2009-05-20 | 2011-12-14 | 上海华虹Nec电子有限公司 | 提高掩膜板图形关键尺寸均匀性的方法 |
CN101943853B (zh) * | 2009-07-07 | 2012-03-28 | 中芯国际集成电路制造(上海)有限公司 | 掩膜制作方法 |
CN102023473B (zh) * | 2009-09-17 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 提高掩膜临界尺寸均匀度的方法 |
CN104216233A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 曝光方法 |
CN104216233B (zh) * | 2013-06-05 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 曝光方法 |
CN112782803A (zh) * | 2021-01-08 | 2021-05-11 | 联合微电子中心有限责任公司 | 改善硅基光波导工艺鲁棒性的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101241302B (zh) | 2011-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101349864B (zh) | 光掩模及其制造方法和图案转印方法 | |
CN101241302B (zh) | 改善掩膜关键尺寸趋势的制造方法 | |
TW557407B (en) | Pattern transfer method using a mask and half tone mask | |
CN102236247A (zh) | 光掩膜的制作方法 | |
US20060257749A1 (en) | Method for reducing critical dimension | |
TWI286795B (en) | Manufacturing method for semiconductor integrated circuit device | |
CN101943853B (zh) | 掩膜制作方法 | |
US7434194B2 (en) | Mask for fabricating semiconductor devices and method for designing the same | |
CN101989039A (zh) | 光掩膜的制作方法 | |
JP5644290B2 (ja) | フォトマスクの製造方法 | |
KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
KR100861169B1 (ko) | 반도체 소자의 형성 방법 | |
KR20090040614A (ko) | 하프톤형 위상 시프트 마스크의 제조방법 | |
CN111077728B (zh) | 一种光罩及图像校准方法 | |
KR101211735B1 (ko) | 액정표시장치용 고정세 인쇄판 및 그의 제조 방법 | |
JP2010073899A (ja) | 基板処理方法および基板処理装置 | |
KR20090108268A (ko) | 바이너리 마스크의 패턴 선폭 보정방법 | |
TW201606851A (zh) | 利用無光罩製程形成半導體結構之方法 | |
KR20010030519A (ko) | 상대적으로 작은 임계 치수를 가진 피쳐들을 포함하는집적 회로를 제조하는 방법 | |
CN115903401B (zh) | 基于刻蚀与双重光刻的超分辨率图案实现方法及装置 | |
CN113504710B (zh) | 光刻工艺中的多次曝光的方法 | |
JP5034410B2 (ja) | 現像ローディング測定方法および現像ローディング測定基板 | |
KR20080000975A (ko) | 포토 마스크 제조 방법 | |
KR0126878B1 (ko) | 크롬마스크를 이용한 하프-톤 마스크 제작방법 | |
CN116560182A (zh) | 光罩、阵列基板及其制作方法、显示面板及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |