CN1231959C - 产生金属层虚拟图案的方法 - Google Patents

Abstract

一种产生金属层虚拟图案的方法，其系于制作金属连线时，于原有具有固定布局的芯片上，提供一虚拟金属层图案，使芯片上各处的图案密度均匀，避免公知常见的负载效应问题，以利后续工艺，借以提升组件的可靠性，增加生产优良率。

Description

产生金属层虚拟图案的方法

技术领域

本发明是有关于一种半导体组件的形成方法，且特别是有关于一种进行金属内连线(metal interconnect)时，产生金属层虚拟图案的方法。

背景技术

随着集成电路中集成度的提高，两层以上的内连线(interconnect)设计，逐渐成为许多集成电路所必需采用的方式。通常，运用电浆的干蚀刻工艺相当适用于高密度半导体组件的制造，因此，干蚀刻工艺对高密度半导体组件的制造也就愈显得重要。干蚀刻工艺也常被用来蚀刻金属层，以形成所需的金属内连线图案。

为了定义出硅芯片上电路的图案，典型的方法是先使用光刻工艺来转移电路布局图案于硅芯片上。接着，再将芯片置入反应室或反应槽中，进行干蚀刻工艺，将没有光致抗蚀剂层覆盖且不必要的金属层(或介电层)去除。

图1A绘示公知半导体硅芯片上的金属层图案。公知的硅芯片100上，依据金属层所在位置的不同，各金属层图案间具有大小不一的空间。如图1A所示，硅芯片上通常会形成一金属层图案密集区102与一金属层图案稀疏区104。

然而，由于硅芯片100上各处的金属层图案密度不同，各金属层图案间具有大小不一的空间，若相邻的金属层间距超过某一特定值，当后续形成一介电层106覆盖基底时，会在金属层图案稀疏区104产生似碟(dish)形状的情形，造成于金属层图案密集区102与金属层图案稀疏区104的介电层厚度明显不同，如图1B所示的情形。

干蚀刻工艺为一种化学或化学/机械混合的工艺，其蚀刻速率与半导体基底上组件的密度有关。由于公知制作金属连线时，硅芯片上金属层的图案密度各处不一，导致金属层图案密度高与密度低的地方，其蚀刻率显著不同，造成蚀刻上的困难，此即所谓的负载效应(loading effect)。

而且，影响蚀刻工艺的另一个因素为后续形成的介电层(图1B中的106)的厚度。由于芯片上金属层图案的密度不同，各金属层图案间具有大小不一的空间，若欲形成较厚的介电层时，将会形成具有明显高低不同的表面高度的碟形形状，使得进行介电层蚀刻工艺时，其蚀刻终点不易侦测，而导致过度蚀刻(over etch)或未达蚀刻终点就停止蚀刻的现象发生。

发明内容

因此，本发明的目的就是在提供一种金属层图案的产生方法，可解决公知制作金属连线时所发生负载效应的问题。

本发明的另一目的就是在提供一种金属层图案的产生方法，可提升组件的可靠性，及增加生产优良率。

根据本发明的上述目的，提出一种产生金属层虚拟图案的方法，提供一基底，于该基底上形成多个金属线，然后，打断部分不需要的这些金属线间的连接，保留不需要电性连接的这些金属线，使得该基底形成电性连接之一金属层图案与一虚拟金属层图案，因此该基底具有均匀的图案密度。

再者，本发明提出一种产生金属层虚拟图案的方法，适用于一金属内连线的图案，包括下列步骤：于半导体基底上依序形成第一介电层与第一金属层，接着定义第一金属层，以形成复数具有第一方向的第一金属线，其中第一金属线具有均匀的图案密度。根据所需的金属内连线图案，打断部分不需要的第一金属线间的连接，打断之后，保留不需要的电性连接的第一金属线，使得基底形成一电性连接的第一金属层图案与一第一虚拟金属层图案，因此该基底仍具有均匀的图案密度。于第一金属线与第一介电层上，形成一第二介电层，覆盖第一金属线，定义第二介电层，以形成复数介层窗开口，暴露出部分第一金属线。接着，于介层窗开口中，形成复数插塞，其中这些插塞具有与第二介电层相同的上表面。于第二介电层与插塞上，形成一第二金属层，续定义第二金属层，以形成复数具有第二方向的第二金属线，第二金属线具有均匀的图案密度。根据所需的金属内连线图案，打断部分不需要的第二金属线间的连接，打断之后，保留不需要的电性连接的第二金属线，使得基底形成一电性连接的第二金属层图案与一第二虚拟金属层图案，因此基底仍具有均匀的图案密度，其中电性连接的第二金属层图案系通过插塞与电性连接的第一金属层图案作电性连接。

为让本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1A为公知半导体硅芯片上的金属层图案；

图1B为于公知半导体硅芯片上形成介电层的情形；

图2A、图2B为依照本发明第一较佳实施例的一种具有金属层虚拟图案的设计方法示意图；

图3A至图3G为依照本发明第二较佳实施例的一种产生金属层虚拟图案的流程剖面图，其中图3F至图3G的流程图系以俯视透视图来表示，图3E为图3F沿I-I切线的剖面；以及

图4为依照本发明第三较佳实施例的一种光罩图案的设计方法的步骤流程图。

100：硅芯片

102、202：金属层图案密集区

104、204：金属层图案稀疏区

106、302：介电层

200、300：基底

206、208、212、214：金属层图案

210：虚拟金属层图案

304、312：金属层

304a、312a：金属线

308：介层窗开口

310：金属插塞

具体实施方式

第一实施例

图2A至图2B绘示依照本发明第一较佳实施例的一种具有金属层虚拟图案的设计方法示意图，图2A至图2B为一硅芯片的俯视图。

请参照图2A，首先，提供一半导体基底200，基底200包括一金属层图案密集区202与一金属层图案稀疏区204，金属层图案密集区202的金属层图案密度高于金属层图案稀疏区204。金属层图案密集区202的金属层图案例如包括底层(under layer)具有一第一方向、且图案密度均匀的第一金属层图案206，与上层具有一第二方向、且图案密度均匀的第二金属层图案208，其中第一方向与第二方向垂直。此外，金属层图案密集区202的金属层图案亦可为其它任意的金属层图案。

接着，估计金属层图案稀疏区204的金属层图案密度。若其低于某一特定值，则于金属层图案稀疏区204，提供一虚拟金属层图案210，使金属层图案稀疏区204的金属层图案密度接近金属层图案密集区202的金属层图案密度，均匀化基底200上的金属层图案密度，如图2B所示。

其中此特定值系取决于后续形成一介电层(未绘示)覆盖基底200时，是否会于金属层图案稀疏区204产生似碟子(dish)的形状。若金属层图案稀疏区204的金属层图案密度低于此特定值时，则后续形成的介电层会产生类似碟子形状的现象；若高于此特定值时，则不会产生似碟形状的情形。任何熟知此技艺者均熟知此特定值的范围。

虚拟金属层图案210的图案例如包括底层具有一第一方向、且图案密度均匀的第一金属层图案212，与上层具有一第二方向、且图案密度均匀的第二金属层图案214，其中第一方向与第二方向垂直。此外，虚拟金属层图案210亦可为其它任意的金属层图案。

虚拟金属层图案210可以接地、连接电源或为浮置(floating)状态。当虚拟金属层图案210接地、或连接电源时，可能会增加寄生电容值(parastic capacitance)，但是这对于噪声(noise)的减少与传递速度的增加有极大的帮助。

上述不论在基底上固定布局的金属层图案，抑或是所提供的虚拟金属层图案，其金属层的材质可以为铝、铜、铝铜合金，或其它任意金属。

本实施例产生金属层虚拟图案的方法，系于制作金属内连线(metal interconnect)时，于芯片上原有的金属层图案稀疏的区域，加入一虚拟金属层图案，使芯片上的金属层图案密度均匀，使得后续形成一介电层覆盖基底时，便不会于图案稀疏处产生似碟形的表面，亦不会有因蚀刻终点不易侦测所造成蚀刻上的问题，借以避免发生负载效应。如此，可提升组件的可靠性，亦可增加产率。

第二实施例

图3A至图3G绘示依照本发明第二较佳实施例的一种产生金属层虚拟图案的流程剖面图，其中图3F至图3G的流程图系以俯视透视图来表示，图3E为图3F沿I-I切线的剖面。

请参照图3A，提供一半导体硅基底300，依序于基底300上形成一介电层302与一金属层304。金属层304的材质例如为铝、铜、铝铜合金，或是其它任意金属。

请参照图3B，以典型的光刻、蚀刻方法，定义金属层304，以形成复数个具有第一方向的金属线304a，其中金属线304a具有均匀的图案密度。

接着，根据所欲形成的金属内连线图案，打断部分不需要的金属线304a间的连接，打断之后，保留不需要的电性连接的金属线304a，使得基底300形成一具有所需的电性连接的金属层图案与一虚拟金属层图案，因此基底300仍具有均匀的图案密度。由于此步骤于第3B图的剖面图无法看出，因此，请参照图3G的上视图。图3G中金属线304a的虚线部分即为打断的部分；亦即金属线304a的不需要的电性连接部分。在此，打断的方法例如使用干蚀刻法。

所形成的虚拟金属层图案可以接地、连接电源或为浮置状态。当虚拟金属层图案接地或连接电源时，可能会增加寄生电容值，但对于噪声的减少与传递速度的增加有极大的帮助。

请参照图3C，于金属线304a与介电层302上，形成另一介电层306，覆盖金属线304a。

请参照图3D，定义介电层306，以形成复数个介层窗开口308，暴露出部分的金属线304a。接着，于介层窗开口308中，形成一金属插塞310，其中插塞310具有与介电层306相同的上表面。形成金属插塞310的方法包括形成一金属层(未绘示)覆盖基底300，并填满介层窗开口308，然后，进行一化学机械研磨步骤，去除介电层306上多余的金属层，以于介层窗开口308中形成金属插塞310。

请参照图3E，于介电层306与金属插塞310上，形成另一金属层312。

请参照图3F，定义金属层312，以形成复数具有第二方向的金属线312a，所形成的金属线312a具有均匀的图案密度，其中金属线312a藉由金属插塞310与金属线304a作电性连接。

具有第一方向的金属线304a与具有第二方向的金属线312a，其第一方向与第二方向不为相同的方向，较佳的情况是第一方向与第二方向垂直。

请参照图3G，根据所欲形成的金属内连线图案，打断部分不需要的金属线312a间的连接，打断之后，保留不需要的电性连接的金属线312a，使得基底300形成一具有所需的电性连接的金属层图案与一虚拟金属层图案，因此基底300仍具有均匀的图案密度。图3G中金属线312a的虚线部分即为打断的部分；亦即金属线312a的不需要的电性连接部分。在此，打断的方法例如使用干蚀刻法。

同样的，所形成的虚拟金属层图案可以接地、连接电源或为浮置状态。

本实施例产生金属层虚拟图案的方法，系先于芯片上形成一具有固定布局，且图案密度均匀的金属层图案，接着以蚀刻方法打断不需要的金属层间的电性连接，保留不需要电性连接的金属层图案，作为虚拟金属层图案，如此基底上的金属层仍保持均匀的图案密度，避免公知制作金属连线时，常见的负载效应问题，借以提升组件的可靠性，增加产率。

综上所述，本发明的优点的一系当制作金属连线时，于原有具有固定布局的芯片上，提供一虚拟金属层图案，使芯片上各处的图案密度均匀，避免公知常见的负载效应问题，借以提升组件的可靠性，增加产率。

本发明的另一优点为保留不必要电性连接的金属层图案，作为一虚拟金属层图案，使芯片上各处的图案密度均匀，以利后续的程序。

虽然本发明已以两个较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的改进与变型，因此本发明的保护范围当以权利要求书所界定的范围为准。

Claims (15)

1.一种产生金属层虚拟图案的方法，包括：

提供一基底；

于该基底上形成多个金属线；以及

打断部分不需要的这些金属线间的连接，保留不需要电性连接的这些金属线，使得该基底形成电性连接之一金属层图案与一虚拟金属层图案，因此该基底具有均匀的图案密度。

2.如权利要求1所述的方法，其特征在于：打断部分不需要的这些金属线间的连接的方法包括使用干蚀刻法。

3.如权利要求1所述的方法，其特征在于：其中该虚拟金属层图案接地。

4.如权利要求1所述的方法，其特征在于：其中该虚拟金属层图案为浮置状态。

5.如权利要求1所述的方法，其特征在于：其中该虚拟金属层图案连接一电源。

6.一种产生金属层虚拟图案的方法，适用于一金属内连线的图案，其特征在于：该方法包括下列步骤：

提供一基底；

于该基底上形成一第一介电层；

于该第一介电层上形成一第一金属层；

定义该第一金属层，以形成复数具有一第一方向的第一金属线，其中这些第一金属线具有均匀的图案密度；

根据该金属内连线图案，打断部分不需要的这些第一金属线间的连接，使得该基底形成一电性连接的第一金属层图案与一第一虚拟金属层图案，因此该基底仍具有均匀的图案密度；

于这些第一金属线与该第一介电层上，形成一第二介电层，覆盖这些第一金属线；

定义该第二介电层，以形成复数介层窗开口，暴露出部分这些第一金属线；

于这些介层窗开口中，形成复数插塞，其中这些插塞具有与该第二介电层相同的上表面；

于该第二介电层与这些插塞上，形成一第二金属层；

定义该第二金属层，以形成复数具有一第二方向的第二金属线，这些第二金属线具有均匀的图案密度；以及

根据该金属内连线图案，打断部分不需要的这些第二金属线间的连接，打断之后，保留不需要的电性连接的这些第二金属线，使得该基底形成一电性连接的第二金属层图案与一第二虚拟金属层图案，因此该基底仍具有均匀的图案密度，其中该电性连接的第二金属层图案系通过这些插塞与该电性连接的第一金属层图案作电性连接。

7.如权利要求6所述的方法，其特征在于：其中该第一虚拟金属层图案接地。

8.如权利要求6所述的方法，其特征在于：其中该第二虚拟金属层图案接地。

9.如权利要求6所述的方法，其特征在于：其中该第一虚拟金属层图案为浮置状态。

10.如权利要求6所述的方法，其特征在于：其中该第二虚拟金属层图案为浮置状态。

11.如权利要求6所述的方法，其特征在于：其中该第一虚拟金属层图案连接一电源。

12.如权利要求6所述的方法，其特征在于：其中该第二虚拟金属层图案连接一电源。

13.如权利要求6所述的方法，其特征在于：其中该第一方向与该第二方向是不同的方向。

14.如权利要求6所述的方法，其特征在于：其中该第一方向与该第二方向垂直。

15.如权利要求6所述的方法，其特征在于：其中打断的方法包括使用干蚀刻法。

Images