CN106444272A - 光刻工艺中光学临近修正方法 - Google Patents

光刻工艺中光学临近修正方法 Download PDF

Info

Publication number
CN106444272A
CN106444272A CN201610876654.XA CN201610876654A CN106444272A CN 106444272 A CN106444272 A CN 106444272A CN 201610876654 A CN201610876654 A CN 201610876654A CN 106444272 A CN106444272 A CN 106444272A
Authority
CN
China
Prior art keywords
line
live width
value
spacing
photoetching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610876654.XA
Other languages
English (en)
Inventor
李伟峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610876654.XA priority Critical patent/CN106444272A/zh
Publication of CN106444272A publication Critical patent/CN106444272A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Abstract

本发明公开了一种光刻工艺中光学临近修正方法,本方法只需插入一对校正线即可改善小尺寸线宽的光刻工艺能力。该方法包含:步骤1,选定一块稀疏区线宽区域;步骤2,选择一条线为基准线,其线宽为A,在其两侧各增加一根校正线,线宽为C,线宽C的校正线与基准线间距为B;步骤3,预先设定校正线的线宽C1,然后不断调节间距B,使基准线得到一个最大光刻能力的间距值B1;步骤4,确定上述的最佳的间距值B1,再调节线宽C1,使基准线得到一个最大光刻能力的最佳的线宽值C2;步骤5,确定了线宽C2的值,再调节间距值B1,使线宽为A的基准线得到一个最大光刻能力,进一步得到间距值B2;步骤6,记录此时校正线的线宽值C2及间距值B2,即是校正线的最佳设计值。

Description

光刻工艺中光学临近修正方法
技术领域
本发明涉及半导体制造领域,特别是指一种光刻工艺中光学临近修正方法。
背景技术
在半导体集成电路制造过程中,一些小尺寸线宽的光刻工艺层,由于受限于光刻机设备本身的能力问题,需要在此基础上做光学临近修正(OPC)来满足光刻的工艺能力。比如在90nm的工艺中,小尺寸栅极层(GATE POLY)的线宽工艺,需要保障各个位置的线宽大小的均一性和稳定性的工艺要求,即无论图形的密集区(称之为Dense pattern)还是稀疏区(称之为ISO pattern)。可是实际上,在通过光学临近修正后,并在最佳的光刻曝光条件下,可以满足各个位置的线宽大小的均一性,但相比Dense pattern的光刻工艺能力,ISOpattern的光刻工艺能力还是有所不足,即该位置的工艺稳定性较差,以致影响了该层的光刻工艺能力。
现有的对ISO pattern光刻工艺的改善方法,是通过一种特殊的光学临近修正的方法,在该ISO pattern的周围插入大小不等、距离不等的更小尺寸的几对校正线(以下简称:scaling bar),来改善该ISO pattern的工艺能力。如图1中,A对应的是工艺中的小尺寸线宽,Ca、Cb、Cc为scaling bar的线宽,Ba、Bb、Bc为线与线的间距,图1所示采用了3对scaling bar的示例,实际还有可能采用更多的scaling bar。这种特殊的光学临近修正的方法,需要大量的实验数据来佐证,故而开发极其缓慢和困难。
发明内容
本发明所要解决的技术问题是提供一种光刻工艺中光学临近修正方法,改善ISOpattern光刻工艺能力的不足,以进一步提高该层的光刻工艺能力。
为解决上述问题,本发明所述的光刻工艺中光学临近修正方法,包含的步骤为:
步骤1,选定一块栅极多晶硅层光刻工艺的稀疏区线宽区域;
步骤2,选择一条线为基准线,其线宽为A,在其两侧各增加一根校正线,其线宽为c,线宽为c的校正线与基准线间距为b;
步骤3,预先设定校正线的线宽C1,然后不断调节间距B,使基准线得到一个最大光刻能力的间距值B1;
步骤4,确定上述的最佳的间距值B1,然后不断调节校正线的线宽C1,使基准线得到一个最大光刻能力的最佳的线宽C2的值;
步骤5,确定了线宽C2的值,再调节间距B1的值,使线宽为A的基准线得到一个最大光刻能力,此时得到间距B2的值;
步骤6,记录此时校正线的线宽C2及其间距B2的值,即是校正线的最佳设计值。
进一步地,所述方法适用于工艺节点不大于0.13μm的产品,是指光刻工艺层中,稀疏区图形的工艺能力较密集区的工艺能力差的光刻工艺层。
进一步地,所述步骤1中稀疏区是指线宽类图形其线宽及其间隙之和不小于0.5μm。
进一步地,所述步骤2中的校正线是指中心对称分布在稀疏区图形两侧的线段,其作用是增强稀疏区图形的光刻工艺能力,不能显示出光刻图形。
进一步地,通过重复实施步骤4~5几次,能得到更精确的校正线的线宽及间距。
本发明所述的光刻工艺中光学临近修正方法,优化小尺寸线宽光刻工艺的光学临近修正的方法,针对小尺寸线宽的ISO Pattern,只需要在其周围插入一对scaling bar的OPC方法,就可进一步改善ISO Pattern的光刻工艺能力,从而有效优化小尺寸线宽的工艺要求。
附图说明
图1是光刻工艺中光学临近修正的结构图。
图2A~2C是不同对数的校正线的示意图。
图3是不同数量的校正线的效果对比曲线图。
图4A~4C是校正线不同间距值及线宽值的效果示意图。
附图标记说明
A是线宽,B是间距,C是线宽。
具体实施方式
本发明进一步优化小尺寸线宽光刻工艺的光学临近修正的方法,特别是改善了ISO Pattern的光刻工艺能力。
图2A、2B、2C和图1所示分别是:图2A是ISO Pattern没有插入scaling bar,图2B是插入一对scaling bar,图2C是插入两对scaling bar,图1是插入三对scaling bar的示意图。各图中,A对应的是工艺中的小尺寸线宽,其它分别为scaling bars的线宽Ca~Cc及其之间的距离Ba~Bc。
在相同的光刻条件下,它们的所能达到的工艺能力是不同的。从光刻的工艺能力对比的图3中可以明显的看到,图2A是ISO Pattern没有插入scaling bar的工艺能力最差(对应于图3中纵坐标无scaling bar);图2C以及图1所示是插入两对及插入三对scalingbar的工艺能力最高且极其接近;图2B插入一对scaling bar的工艺能力虽然较后者稍差,但比起没有插入scaling bar的图2A工艺能力已经有很大的改善了。
本发明所述的光刻工艺中光学临近修正方法,仅需采用一对scaling bar,其示意图参考图2B,包含的步骤为:
步骤1,选定一块栅极多晶硅层光刻工艺的稀疏区线宽区域。
步骤2,选择一条线为基准线,其线宽为A,在其两侧各增加一根scaling bar,即一对,其线宽分别为C,两根线宽C的scaling bar与基准线间距均为B相对于基准线对称。
步骤3,预先设定校正线的线宽C的值为C1,然后不断调节间距B,使基准线得到一个最大光刻能力的间距值B1。
步骤4,确定上述的最佳的间距值B1,然后再进一步地调节刚刚得到的校正线的线宽C1,使基准线得到一个最大光刻能力的最佳的线宽C的值,记录为C2。
步骤5,确定了更进一步精确的线宽的值C2,再进一步调节间距B的值B1,使线宽为A的基准线得到一个最大光刻能力,此时得到间距B的值B2。
步骤6,记录此时校正线的线宽的值C2及间距B的值B2,即是校正线的最佳设计值。为了取得最佳的设计值,可重复实施步骤4~5,重复实施的次数越多,越能得到更为优化的设计值,如图4A~4C所示,不断地细调间距B及线宽C的值,能得到更精确更优化的设计值。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种光刻工艺中光学临近修正方法,其特征在于:包含如下的步骤:
步骤1,选定一块栅极多晶硅层光刻工艺的稀疏区线宽区域;
步骤2,选择一条线为基准线,其线宽为A,在其两侧各增加一根校正线,其线宽为C,线宽C的校正线与基准线之间的间距为B;
步骤3,预先设定一个校正线的线宽C的值为C1,然后不断调节间距B,使基准线得到一个最大光刻能力的间距值,记载为B1;
步骤4,确定上述的最佳的间距值B1,然后再不断调节校正线的线宽值C1,使基准线得到一个最大光刻能力的最佳的线宽C的值,记载为C2;
步骤5,确定了线宽C的进一步取值C2,再调节上述得到的间距B的值B1,使线宽为A的基准线得到一个最大光刻能力,此时得到最佳间距B的值,记载为B2;
步骤6,记录此时校正线的线宽C的值C2及间距B的值B2,即得到校正线的最佳设计值。
2.如权利要求1所述的光刻工艺中光学临近修正方法,其特征在于:所述方法适用于工艺节点不大于0.13μm的产品,是指光刻工艺层中,稀疏区图形的工艺能力较密集区的工艺能力差的光刻工艺层。
3.如权利要求1所述的光刻工艺中光学临近修正方法,其特征在于:所述步骤1中稀疏区是指线宽类图形其线宽及其间隙之和不小于0.5μm。
4.如权利要求1所述的光刻工艺中光学临近修正方法,其特征在于:所述步骤2中的校正线是指中心对称分布在稀疏区图形两侧的线段,其作用是增强稀疏区图形的光刻工艺能力,但不能显示出光刻图形。
5.如权利要求1所述的光刻工艺中光学临近修正方法,其特征在于:通过重复实施步骤4~5,能得到更精确的校正线的线宽值及间距值。
CN201610876654.XA 2016-09-30 2016-09-30 光刻工艺中光学临近修正方法 Pending CN106444272A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610876654.XA CN106444272A (zh) 2016-09-30 2016-09-30 光刻工艺中光学临近修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610876654.XA CN106444272A (zh) 2016-09-30 2016-09-30 光刻工艺中光学临近修正方法

Publications (1)

Publication Number Publication Date
CN106444272A true CN106444272A (zh) 2017-02-22

Family

ID=58172877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610876654.XA Pending CN106444272A (zh) 2016-09-30 2016-09-30 光刻工艺中光学临近修正方法

Country Status (1)

Country Link
CN (1) CN106444272A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107121895A (zh) * 2017-06-30 2017-09-01 上海华虹宏力半导体制造有限公司 提高光刻工艺中图形关键尺寸的均匀性的方法
CN107706103A (zh) * 2017-10-20 2018-02-16 上海华力微电子有限公司 一种多晶硅层桥接断路的解决方法
CN108681205A (zh) * 2018-06-13 2018-10-19 上海华力微电子有限公司 栅极区域的opc验证方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821014A (en) * 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
US6492097B1 (en) * 2000-09-07 2002-12-10 United Microelectronics Corp. Process for increasing a line width window in a semiconductor process
CN1664702A (zh) * 2003-09-05 2005-09-07 Asml蒙片工具有限公司 亚波长光刻的实施相平衡散射条放置模型的方法及其装置
CN101893820A (zh) * 2009-05-22 2010-11-24 中芯国际集成电路制造(北京)有限公司 光学邻近修正的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821014A (en) * 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
US6492097B1 (en) * 2000-09-07 2002-12-10 United Microelectronics Corp. Process for increasing a line width window in a semiconductor process
CN1664702A (zh) * 2003-09-05 2005-09-07 Asml蒙片工具有限公司 亚波长光刻的实施相平衡散射条放置模型的方法及其装置
CN101893820A (zh) * 2009-05-22 2010-11-24 中芯国际集成电路制造(北京)有限公司 光学邻近修正的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107121895A (zh) * 2017-06-30 2017-09-01 上海华虹宏力半导体制造有限公司 提高光刻工艺中图形关键尺寸的均匀性的方法
CN107706103A (zh) * 2017-10-20 2018-02-16 上海华力微电子有限公司 一种多晶硅层桥接断路的解决方法
CN107706103B (zh) * 2017-10-20 2019-11-26 上海华力微电子有限公司 一种多晶硅层桥接断路的解决方法
CN108681205A (zh) * 2018-06-13 2018-10-19 上海华力微电子有限公司 栅极区域的opc验证方法
CN108681205B (zh) * 2018-06-13 2021-05-14 上海华力微电子有限公司 栅极区域的opc验证方法

Similar Documents

Publication Publication Date Title
US9917056B2 (en) Coarse grid design methods and structures
US6871338B2 (en) Semiconductor integrated circuit device and method for designing the same
CN106444272A (zh) 光刻工艺中光学临近修正方法
US20090278569A1 (en) Semiconductor Device and its Manufacturing Method, Semiconductor Manufacturing Mask, and Optical Proximity Processing Method
US9292647B2 (en) Method and apparatus for modified cell architecture and the resulting device
US9047433B2 (en) Cell and macro placement on fin grid
US8065637B2 (en) Semiconductor device
KR100847844B1 (ko) 반도체 소자의 더미 패턴 설계방법
US9431308B2 (en) Critical size compensating method of deep groove etching process
CN102053503B (zh) 决定掩模的图案和有效光源分布的决定方法
CN102129166A (zh) 亚分辨率辅助图形的设置以及光刻掩膜版的制作方法
CN104898368A (zh) 基于双层图形的光学临近效应修正方法
CN102455602A (zh) 确定曝光条件和掩模图案的方法
CN110471252B (zh) 反向曝光辅助图形添加方法及其添加系统
US8143724B2 (en) Standard cell and semiconductor device including the same
US7941782B2 (en) Pattern layout of integrated circuit
CN103309171A (zh) 产生方法和信息处理设备
KR20050024668A (ko) 반도체 소자 제조를 위한 포토마스크 레이아웃 및이로부터 얻어진 포토마스크
US20040180268A1 (en) Method of manufacturing photomask
US6974650B2 (en) Method of correcting a mask layout
KR100523622B1 (ko) 포토리소그래피 공정에서의 포토 마스크 형성 방법
CN103094251B (zh) 用于评价opc效果的测试结构
CN105824198A (zh) 一种多重曝光方法
CN104915516A (zh) 一种孤立孔寻址图形设计及其在测量中的应用
CN111965934B (zh) Opc修正通孔的选择方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222

RJ01 Rejection of invention patent application after publication