CN105895586B - 增加共享接触孔工艺窗口的方法 - Google Patents
增加共享接触孔工艺窗口的方法 Download PDFInfo
- Publication number
- CN105895586B CN105895586B CN201610317214.0A CN201610317214A CN105895586B CN 105895586 B CN105895586 B CN 105895586B CN 201610317214 A CN201610317214 A CN 201610317214A CN 105895586 B CN105895586 B CN 105895586B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- shared contact
- size
- process window
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 230000001965 increasing effect Effects 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000007689 inspection Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11809—Microarchitecture
- H01L2027/11859—Connectibility characteristics, i.e. diffusion and polysilicon geometries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种增加共享接触孔工艺窗口的方法，即对共享接触孔的版图进行修正，主要包括：首先根据共享接触孔与有源区及栅极的接触区域，将所述共享接触孔划分为两个区域；然后将所述两个区域分别沿平行于划分的方向进行扩展。本发明提供的方案中，通过将共享接触孔划分为单独的两个区域，使这两个区域可根据实际版图的状况进行修正，从而可增加共享接触孔的工艺窗口，确保所形成的共享接触孔与有源区及与栅极的连接无异常。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种增加共享接触孔工艺窗口的方法。
背景技术
静态随机存储器（static random access memory SRAM）由于其低操作电压和速度快的特点，广泛的应用在当今的计算机系统和电子产品中。而在同样的存储容量下，SRAM的尺寸相较其它类型的存储器的尺寸更大，为了保证SRAM能获得最大的容量，因此在每一新的技术节点所使用的制造技术中，SRAM都使用到了所能允许的最小尺寸，同时又由于SRAM可以随机访问每个存储单元，可以很方便的失效定位，因此每一新的技术节点制造技术的研发都选用SRAM作为研发平台。随着半导体器件尺寸微缩进入100nm尺寸以内，甚至达到28nm，SRAM的尺寸需要进一步缩小，同时也带来了新的挑战。
随着互补金属氧化物半导体（complementary metal oxide semiconductorCMOS）制造技术进入100nm工艺以下，光刻工艺的限制会让SRAM器件物理尺寸的精确控制变得相当困难。传统的SRAM结构在源区和栅极的形状较为复杂，因此，一种简化源区和栅极形状的SRAM结构日趋流行，其特点是有源区和栅极的形状使用直线型结构，这种结构的SRAM布局更加简化，可大大降低制程中光刻工艺的难度。如图1a所示，这种简化的SRAM结构中，包括有源区11、栅极12、普通接触孔13和共享接触孔对14，所述共享接触孔对14包括共享接触孔141和共享接触孔142，其中共享接触孔141和142均同时连接有源区11和栅极12，通过采用共享接触孔可缩短连线以到达节约面积的目的。具体的，共享接触孔对14中的共享接触孔与普通接触孔13均为长方形，但大小不同，共享接触孔对14中的共享接触孔可把栅极12 和有源区11 直接相连。
为满足电性要求，共享接触孔与栅极及与有源区的接触面积都需到达要求的规格范围内，因此在形成共享接触孔的光刻工艺中，需确保曝光机的对准精度无异常。然而，随着电路密度的增加及关键尺寸越来越小，导线与导线之间的间隔及接触孔的尺寸也越来越小，甚至到达次微米以下，同时，由于曝光机自身的对准精度的限制，当尺寸越来越小的共享接触孔出现轻微的位置偏差，都可能导致其与栅极或与有源区的接触面积小于规格值，甚至导致其与栅极或与有源区连接失败，从而产生电性异常的问题。
一种解决上述问题的方法是增大共享接触孔的尺寸，从而可增加所述共享接触孔与栅极及与有源区的接触面积。但是，由于现有技术中SRAM中的共享接触孔大多以成对的形式存在，如图1a所示，即共享接触孔对14，其中所述共享接触孔对14中的两个共享接触孔之间的距离D较小，因此，当单纯的增大所述共享接触孔141或共享接触孔142的面积时，则于后续的共享接触孔对14的形成过程中，很容易导致所述共享接触孔对14之间产生桥接的问题。图1b为现有技术SRAM中通过整体扩大共享接触孔141和共享接触孔142的面积的SRAM单元的版图，如图1b所示，单纯的扩大共享接触孔的面积后，使得所述共享接触孔对14之间的距离D更小，超出制程工艺的能力范围，从而易导致共享接触孔对产生桥接的现象。
因此，如何增大共享接触孔的工艺窗口，使得所共享接触孔在光刻对准精度的影响下发生位置偏移，而不会导致其与有源区或与栅极的连接异常 ，已成为一个不容忽视的问题。
发明内容
本发明的目的在于提供一种增加共享接触孔工艺窗口的方法，以解决现有技术中，由于对准精度的影响，使共享接触孔的位置发生偏移，导致共享接触孔与有源区或与栅极的连接异常的问题。
为解决上述技术问题，本发明提供一种增加共享接触孔工艺窗口的方法，包括：
步骤S11：提供一初始版图，所述初始版图包括多个共享接触孔对，所述共享接触孔对中的两个共享接触孔各自连接一个栅极和一个有源区，所述共享接触孔对连接的两个栅极相邻，并且，所述共享接触孔对连接的两个有源区相邻；
步骤S12：将所述共享接触孔划分为两个区域，分别为位于有源区上的第一区域和位于栅极上的第二区域；
步骤S13：将所述共享接触孔对中的两个第一区域沿平行于划分方向扩展一第一尺寸，将所述共享接触孔对中的两个第二区域沿平行于划分方向扩展一第二尺寸，所述第一区域和第二区域扩展的方向相反，并且，所述共享接触孔对沿划分方向间距最近的两个区域的间距保持不变；
步骤S14：执行光学邻近效应修正；
步骤S15：输出修正后的版图。
可选的，于所述步骤S14之后、步骤S15之前还包括步骤S141：对共享接触孔的工艺窗口进行检查，并判断检查结果，若检查结果不符合共享接触孔的工艺要求，则返回步骤S14。
可选的，共享接触孔的工艺窗口检查包括在最佳光刻条件和设定的焦深以及能量范围内，检查共享接触孔的边缘误差、图形断裂、图形桥接以及共享接触孔曝光后面积的允许范围。
可选的，于所述步骤S141之后，还包括：
步骤S142：将修正后的版图上的图形复制于半导体衬底上；
步骤S143：收集形成于半导体衬底上的共享接触孔的数据，并确认是否符合制程规格；若不符合制程规格，则返回步骤S13，调整所述第一尺寸或第二尺寸的大小。
可选的，第一尺寸及第二尺寸的大小根据光刻工艺的对准精度设定。
可选的，第一尺寸与第二尺寸的大小相同。
可选的，第一尺寸与第二尺寸均为6nm。
可选的，光学邻近效应修正包括对所述版图中的图形尺寸整体增加或减少某一设定值，或者根据图形的线宽和间距所属范围，按照设定的规则增加或减小图形尺寸。
可选的，有源区及所述栅极均为直线型结构。
可选的，修正前的所述共享接触孔为矩形。
与现有技术相比，本发明提供的增加共享接触孔工艺窗口的方法，具有如下有益效果：
本发明提供的一种增加共享接触孔工艺窗口的方法中，根据所述共享接触孔与所述有源区及栅极的连接区域，将所述共享接触孔划分为两个区域，所述两个区域可独立扩展，从而可根据实际版图的状况，单独设计所述两个区域的扩展方向及扩展大小，增加共享接触孔的面积，以摒除由于曝光对位精度的影响，而导致的共享接触孔与有源区或与栅极的连接出现异常的问题，实现增大共享接触孔的工艺窗口。
附图说明
图1a为现有技术中的一种SRAM 单元的版图；
图1b为图1a所示的现有技术中的一种SRAM 单元中扩大共享接触孔面积后的版图；
图2为本发明一实施例的增加共享接触孔工艺窗口的方法的示意图；
图3a为一种待修正的初始版图；
图3b为图3a所示的初始版图通过采用本发明一实施例的增加共享接触孔工艺窗口的方法修正后的版图；
图4a为本发明一实施例的共享接触孔的第一种划分方式及扩展方向的示意图；
图4b为本发明一实施例的共享接触孔的第二种划分方式及扩展方向的示意图；
图4c为本发明一实施例的共享接触孔的第三种划分方式及扩展方向的示意图；
图4d为本发明一实施例的共享接触孔的第四种划分方式及扩展方向的示意图。
具体实施方式
本发明提供一种通过对版图进行修正以此来增加共享接触孔的工艺窗口，以解决现有技术中，由于曝光时对准精度的限制，易产生共享接触孔的位置产生偏差，从而导致共享接触孔与有源区及与栅极的连接出现异常的问题。
图2为本发明一实施例的增加共享接触孔工艺窗口的方法的示意图。如图2所示，所述增加共享接触孔工艺窗口的方法，包括：
步骤S11：提供一初始版图，所述初始版图包括多个共享接触孔对，所述共享接触孔对中的两个共享接触孔各自连接一个栅极和一个有源区，所述共享接触孔对连接的两个栅极相邻，并且，所述共享接触孔对连接的两个有源区相邻；
步骤S12：将所述共享接触孔划分为两个区域，分别为位于有源区上的第一区域和位于栅极上的第二区域；
步骤S13：将所述共享接触孔对中的两个第一区域沿平行于划分方向扩展一第一尺寸，将所述共享接触孔对中的两个第二区域沿平行于划分方向扩展一第二尺寸，位于同一共享接触孔中的第一区域和第二区域扩展的方向相反，并且，所述共享接触孔对沿划分方向间距最近的两个区域的间距保持不变；
步骤S14：执行光学邻近效应修正；
步骤S15：输出修正后的版图。
本发明提供的一种增加共享接触孔工艺窗口的方法，将所述共享接触孔划分为第一区域和第二区域，所述第一区域与所述第二区域的扩展方向及扩展大小均为彼此独立的。从而，在实际生产的过程中，可根据版图的实际状况，将所述共享接触孔的第一区域与第二区域往相对空旷区域扩展，从而可在制程能力的范围内，增大共享接触孔的面积，从而即使由于光刻对准精度的影响而使共享接触孔产生了位置偏差，也不会造成所述共享接触孔与有源区或与栅极的连接异常的问题，从而增大了共享接触孔的工艺窗口。
以下结合附图和具体实施例对本发明提出的一种增加共享接触孔工艺窗口的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
首先，执行步骤S11，提供一初始版图。
图3a为一种SRAM的版图，以下以该版图作为初始版图，对本发明提供的方法进行详细说明。如图3a所示，所述SRAM版图包括：有源区21、栅极22、普通接触孔23以及共享接触孔对24。优选的，所述有源区21及栅极22均为直线型结构，修正前的共享接触孔对24中的共享接触孔为矩形。其中，所述初始版图中包括多个共享接触孔对24，所述共享接触孔对24中的两个共享接触孔141和142各自连接一个栅极22和一个有源区21，所述共享接触孔对14连接的两个栅极22相邻，并且，所述共享接触孔对14连接的两个有源区21相邻。
接着，执行步骤S12，将所述共享接触孔划分为两个区域，分别为位于有源区上的第一区域和位于栅极上的第二区域。
图3b为采用本发明一实施例的增加共享接触孔工艺窗口的方法对图3a所示的SRAM版图进行修正后的示意图，如图3b所示，将所述共享接触孔对24中的共享接触孔241划分为两个区域，分别为位于有源区21上的第一区域241a和位于栅极22上的第二区域241b；同样的，所述共享接触孔对24中的共享接触孔242也划分为两个区域，分别为位于有源区21上的第一区域242a和位于栅极22上的第二区域242b。
接着，执行步骤S13，具体如图3b所示，将所述共享接触孔对24中的第一区域241a和242a分别沿平行于划分方向扩展一第一尺寸，将所述共享接触孔对24中的第二区域241b和242b分别沿平行于划分方向扩展一第二尺寸；并且位于同一共享接触孔中的第一区域和第二区域扩展的方向相反，即共享接触孔241中的第一区域241a和第二区域241b的扩展方向相反，所述共享接触孔242中的第一区域242a和第二区域242b的扩展方向相反；并且所述共享接触孔对24沿划分方向间距最近的两个区域的间距保持不变，于图3a和图3b所示的SRAM版图中，所述共享接触孔对24沿划分方向间距最近的两个区域分别为共享接触孔241中的第一区域241a和共享接触孔242中的第一区域242a，所述第一区域241a与第一区域242a之间的距离D保持不变。由于所述共享接触孔对之间的距离D通常都比较小，若往共享接触孔对之间的区域扩展，则会使得共享接触孔对之间的距离更小，易使共享接触孔对之间产生桥接的问题。因此，本实施例中所述共享接触孔对中的两个第一区域241a和242a分别沿着相互背离的方向扩展。
此外，图4a-图4d中举例性的示出了共享接触孔对24的四种划分方式及扩展方向的示意图。具体的，于不同的SRAM版图中，可根据SRAM版图的实际状况对所述共享接触孔对24中的共享接触孔进行扩展，同时保持共享接触孔对24中，沿划分方向间距最近的两个共享接触孔之间的距离D保持不变，
进而可在原有的分辨率范围内，增加共享接触孔的面积，增大共享接触孔的工艺窗口。
优选的，所述第一区域扩展的第一尺寸与所述第二区域扩展的第二尺寸的小大可根据光刻工艺的对准精度设定。具体的，当所述第一区域扩展的第一尺寸与第二区域扩展的第二尺寸均大于或等于光刻工艺的对准精度时，则即使在曝光过程中，由于光刻对准精度的影响造成所形成的共享接触孔发生位置偏移，也不会导致共享接触孔与有源区或与栅极的接触面积小于规格值，确保共享接触孔与有源区或与栅极的连接无异常。可选的，所述第一尺寸与所述第二尺寸的大小相同。例如，所述第一尺寸与所述第二尺寸可均为6nm。
步骤S14：执行光学邻近效应修正。其中，所述光学邻近效应修正包括对所述版图中的图形尺寸整体增加或减少某一设定值，或者根据图形的线宽和间距所属范围，按照设定的规则增加或减小图形尺寸。
本实施例中，于步骤S14之后还包括：
步骤S141：对共享接触孔的工艺窗口进行检查，并判断检查结果；若检查结果不符合共享接触孔的工艺要求，则返回步骤S14。
其中，所述共享接触孔的工艺窗口检查为对光学邻近效应修正后的图形进行仿真，从而对共享接触孔的工艺窗口进行检查，查找光学邻近效应修正后的版图中是否含有不符合工艺规范的图形，对不符合工艺规范的图形进行尺寸的调整。所述共享接触孔的工艺窗口检查包括在最佳光刻条件和设定的焦深以及能量范围内，检查共享接触孔的边缘误差、图形断裂、图形桥接以及共享接触孔曝光后面积的允许范围。
通常，在版图设计完成后，会根据版图制作掩膜版以应用于光刻工艺中。因此，通过在制造掩膜版之前增加一道工艺窗口检查，可将版图中的潜在问题在掩膜版生产之前查找出来，并及时解决，减少资源浪费，节约成本。
优选的方案中，于所述步骤S141之后，还包括：
步骤S142，将修正后的版图上的图形复制于半导体衬底上；
步骤S143，收集形成于半导体衬底上的共享接触孔的数据，并确认是否符合制程规格，若不符合制程规格，则返回步骤S13，调整所述第一尺寸或第二尺寸的大小。
本实施例中，将修正后的版图通过现有的生产工艺复制于半导体衬底上，再根据形成于半导体衬底上的共享接触孔的数据，可判断修正后的版图是否符合现有的生产工艺的要求，进一步通过对版图再次进行修正，从而可更为精确的获得符合实际生产工艺的版图。该优选的方案，尤其的可适应于当对共享接触孔上的第一区域或第二区域所扩展的尺寸较大的情况，例如，尺寸为6nm时。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种增加共享接触孔工艺窗口的方法，其特征在于，包括：
步骤S11：提供一初始版图，所述初始版图包括多个共享接触孔对，所述共享接触孔对中的两个共享接触孔各自连接一个栅极和一个有源区，所述共享接触孔对连接的两个栅极相邻，并且，所述共享接触孔对连接的两个有源区相邻；
步骤S12：将所述共享接触孔划分为两个区域，分别为位于有源区上的第一区域和位于栅极上的第二区域；
步骤S13：将所述共享接触孔对中的两个第一区域沿平行于划分方向扩展一第一尺寸，将所述共享接触孔对中的两个第二区域沿平行于划分方向扩展一第二尺寸，所述第一区域和第二区域扩展的方向相反，并且所述共享接触孔对沿划分方向间距最近的两个区域沿着相互背离的方向扩展，以使所述共享接触孔对沿划分方向间距最近的两个区域的间距保持不变；
步骤S14：执行光学邻近效应修正；
步骤S15：输出修正后的版图。
2.如权利要求1所述的增加共享接触孔工艺窗口的方法，其特征在于：于所述步骤S14之后、步骤S15之前还包括步骤S141：对共享接触孔的工艺窗口进行检查，并判断检查结果，若检查结果不符合共享接触孔的工艺要求，则返回步骤S14。
3.如权利要求2所述的增加共享接触孔工艺窗口的方法，其特征在于：所述共享接触孔的工艺窗口检查包括在最佳光刻条件和设定的焦深以及能量范围内，检查共享接触孔的边缘误差、图形断裂、图形桥接以及共享接触孔曝光后面积的允许范围。
4.如权利要求2所述的增加共享接触孔工艺窗口的方法，其特征在于：于所述步骤S141之后，还包括：
步骤S142：将修正后的版图上的图形复制于半导体衬底上；
步骤S143：收集形成于半导体衬底上的共享接触孔的数据，并确认是否符合制程规格；若不符合制程规格，则返回步骤S13，调整所述第一尺寸或第二尺寸的大小。
5.如权利要求1所述的增加共享接触孔工艺窗口的方法，其特征在于：所述第一尺寸及第二尺寸的大小根据光刻工艺的对准精度设定。
6.如权利要求1所述的增加共享接触孔工艺窗口的方法，其特征在于：所述第一尺寸与第二尺寸的大小相同。
7.如权利要求6所述的增加共享接触孔工艺窗口的方法，其特征在于：所述第一尺寸与第二尺寸均为6nm。
8.如权利要求1所述的增加共享接触孔工艺窗口的方法，其特征在于：所述光学邻近效应修正包括对所述版图中的图形尺寸整体增加或减少某一设定值，或者根据图形的线宽和间距所属范围，按照设定的规则增加或减小图形尺寸。
9.如权利要求1所述的增加共享接触孔工艺窗口的方法，其特征在于：所述有源区及所述栅极均为直线型结构。
10.如权利要求1所述的增加共享接触孔工艺窗口的方法，其特征在于：修正前的所述共享接触孔为矩形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610317214.0A CN105895586B (zh) | 2016-05-13 | 2016-05-13 | 增加共享接触孔工艺窗口的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610317214.0A CN105895586B (zh) | 2016-05-13 | 2016-05-13 | 增加共享接触孔工艺窗口的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105895586A CN105895586A (zh) | 2016-08-24 |
| CN105895586B true CN105895586B (zh) | 2019-02-22 |
Family
ID=56716168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610317214.0A Active CN105895586B (zh) | 2016-05-13 | 2016-05-13 | 增加共享接触孔工艺窗口的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105895586B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10910313B2 (en) * | 2017-11-16 | 2021-02-02 | Samsung Electronics Co., Ltd. | Integrated circuit including field effect transistors having a contact on active gate compatible with a small cell area having a small contacted poly pitch |
| US10854518B2 (en) * | 2018-10-30 | 2020-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Configuring different via sizes for bridging risk reduction and performance improvement |
| CN113406858B (zh) * | 2021-08-19 | 2021-12-10 | 南京晶驱集成电路有限公司 | 预测图形桥联的方法、装置及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211923A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 用于减小芯片面积的半导体器件结构及其制备方法 |
| KR20080082426A (ko) * | 2007-03-07 | 2008-09-11 | 삼성전자주식회사 | 스태틱 메모리 소자 |
| CN103579241A (zh) * | 2012-07-31 | 2014-02-12 | 台湾积体电路制造股份有限公司 | Sram单元连接结构 |
| CN104347632A (zh) * | 2013-07-30 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN105118794A (zh) * | 2015-07-22 | 2015-12-02 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与多晶硅接触电阻的结构 |
| CN105405783A (zh) * | 2015-10-28 | 2016-03-16 | 上海华力微电子有限公司 | 一种针对多晶硅层光刻版图的工艺热点检查方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5626016B2 (ja) * | 2011-02-28 | 2014-11-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2016
- 2016-05-13 CN CN201610317214.0A patent/CN105895586B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211923A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 用于减小芯片面积的半导体器件结构及其制备方法 |
| KR20080082426A (ko) * | 2007-03-07 | 2008-09-11 | 삼성전자주식회사 | 스태틱 메모리 소자 |
| CN103579241A (zh) * | 2012-07-31 | 2014-02-12 | 台湾积体电路制造股份有限公司 | Sram单元连接结构 |
| CN104347632A (zh) * | 2013-07-30 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN105118794A (zh) * | 2015-07-22 | 2015-12-02 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与多晶硅接触电阻的结构 |
| CN105405783A (zh) * | 2015-10-28 | 2016-03-16 | 上海华力微电子有限公司 | 一种针对多晶硅层光刻版图的工艺热点检查方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105895586A (zh) | 2016-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5235936B2 (ja) | 半導体装置及びそのレイアウト作成方法 | |
| US8458627B2 (en) | Semiconductor device including logic circuit having areas of different optical proximity accuracy | |
| US8392854B2 (en) | Method of manufacturing semiconductor device by using uniform optical proximity correction | |
| KR101556440B1 (ko) | 핀 그리드 상의 셀 및 매크로 배치 | |
| CN105895586B (zh) | 增加共享接触孔工艺窗口的方法 | |
| KR102058224B1 (ko) | 집적 회로 레이아웃 방법, 구조물, 및 시스템 | |
| JPH1032253A (ja) | 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク | |
| KR20060048140A (ko) | 패턴 데이터의 작성 방법, 패턴 검증 방법, 포토 마스크의작성 방법, 및 반도체 장치의 제조 방법 | |
| TWI742191B (zh) | 半導體裝置的形成方法 | |
| US10566277B2 (en) | Methods for semiconductor component design and for semiconductor component production and corresponding semiconductor components | |
| JP2007273871A (ja) | 設計データ作成方法、設計データ作成プログラム、及び半導体装置の製造方法 | |
| CN106597804B (zh) | 一种基于前层图形判别的离子注入层边界的光学临近修正方法 | |
| US8898600B2 (en) | Layout optimization for integrated design | |
| US8022549B2 (en) | Standard cell and semiconductor device including the same | |
| TW202029024A (zh) | 半導體元件的製程開發方法以及系統 | |
| CN105182681A (zh) | 一种掩模板及在同一硅片上加工多种深度结构的方法 | |
| CN103105727B (zh) | 形成光掩膜版的方法及光掩膜版 | |
| US20090199153A1 (en) | Exposure condition setting method and program for setting exposure conditions | |
| CN102445834A (zh) | 一种sram栅极尺寸的光学建模临近修正方法 | |
| US20220238392A1 (en) | Method for detecting optimal production conditions of wafers | |
| US8661372B1 (en) | Optical proximity correction method | |
| KR20110104767A (ko) | 반도체 장치의 제조 방법 | |
| CN105070718A (zh) | 一种降低sonos存储器串联电阻的方法 | |
| US20140188266A1 (en) | Multiple manufacturing line qualification | |
| CN118280996A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |