CN103105727B - 形成光掩膜版的方法及光掩膜版 - Google Patents

形成光掩膜版的方法及光掩膜版 Download PDF

Info

Publication number
CN103105727B
CN103105727B CN201110360446.1A CN201110360446A CN103105727B CN 103105727 B CN103105727 B CN 103105727B CN 201110360446 A CN201110360446 A CN 201110360446A CN 103105727 B CN103105727 B CN 103105727B
Authority
CN
China
Prior art keywords
head
rectangular indentation
photomask
photomask board
graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110360446.1A
Other languages
English (en)
Other versions
CN103105727A (zh
Inventor
陈洁
王谨恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI DISI MICROELECTRONIC CO., LTD.
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201110360446.1A priority Critical patent/CN103105727B/zh
Publication of CN103105727A publication Critical patent/CN103105727A/zh
Application granted granted Critical
Publication of CN103105727B publication Critical patent/CN103105727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种形成光掩膜版的方法及光掩膜版。所述方法包括：a）提供静态随机存取记忆器有源区的设计图形，所述设计图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部；b）在相邻的所述单元的内侧设置矩形缺口，以形成光掩膜版图形，其中，所述矩形缺口位于所述颈部的端部；以及c）形成具有所述光掩膜版图形的光掩膜版。本发明的方法通过在静态随机存取记忆器有源区图形的相邻单元的内侧的、头部的下方设置矩形缺口可以增大随后以该掩膜版图形进行光刻工艺在晶片上获得的光刻图形在该区域内头对头之间的间距，因此可以有效地抑制连桥现象，提高良品率。

Description

形成光掩膜版的方法及光掩膜版
技术领域
本发明涉及半导体制造技术领域，特别涉及一种利用光学临近修正（Optical Proximity Correction，OPC）形成光掩膜版的方法及使用该方法制作的光掩膜版。
背景技术
随着超大规模集成电路（Ultra Large Scale Integration，ULSI）的飞速发展，集成电路制造工艺变得越来越复杂和精细。在0.18                                                
Figure 419368DEST_PATH_IMAGE001
以下技术节点的关键层中，如有源区层、栅氧层和金属互连层等关键层中的关键尺寸（Critical Dimension，CD）越来越小，某些关键层中的关键尺寸已经接近、甚至小于光刻工艺中所使用的光波的波长248nm。因此，在光刻工艺的曝光过程中，由于光的干涉和衍射现象，晶片上得到的光刻图形与光掩膜版图形之间存在一定的变形和偏差，光刻工艺中存在的这种变形和偏差将直接影响电路性能和生产成品率。
为了消除上述变形和偏差，现有技术通常采用光学临近修正方法对光掩膜版图形进行修正，以使晶片上得到的光刻图形能尽量真实地反应设计图形。然而，现在的设计图形越来越复杂，且其中包含越来越多的违反设计规则的设计，这些违反设计规则的设计会严重地影响光学临近修正的准确度。
图1A为静态随机存取记忆器有源区的设计图形的示意图。图1B为图1A中区域A的放大视图。如图1A和1B所示，静态随机存取记忆器有源区的设计图形包括多个的单元100，每个单元100包括位于两端的头部101和连接两个头部101的颈部102。在相邻两个单元100的头对头的位置（例如，区域A），由于其间的间距较小，因此很容易出现连桥现象。如果相邻单元100的头对头的位置出现连桥现象，就会发生短路，而使半导体器件失效。
对于0.153
Figure 776269DEST_PATH_IMAGE001
技术节点的工艺来说，设计图形中如果静态随机存取记忆器有源区的头对头之间的间距违反设计规则，通过现有的光学临近修正方法获得的光掩膜版图形，如图1C所示，在颈部102的中部设置有缺口103。通过能够反应晶片上得到的光刻图形的仿真计算，其结果显示：相邻单元100的头对头之间的间距D为0.146
Figure 171479DEST_PATH_IMAGE001
（如图1D所示）。对于目前的0.153
Figure 782588DEST_PATH_IMAGE001
的工艺来说，间距为0.146
Figure 870630DEST_PATH_IMAGE001
一定会发生连桥现象，其将导致短路。
因此，需要一种形成光掩膜版的方法及光掩膜版，以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种形成光掩膜版的方法，所述方法包括：a）提供静态随机存取记忆器有源区的设计图形，所述设计图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部；b）在相邻的所述单元的内侧设置矩形缺口，以形成光掩膜版图形，其中，所述矩形缺口位于所述颈部的端部；以及c）形成具有所述光掩膜版图形的光掩膜版。
优选地，所述矩形缺口的深度大于0.011且小于0.016
Figure 211930DEST_PATH_IMAGE001
。
优选地，所述矩形缺口的宽度大于0.115
Figure 615229DEST_PATH_IMAGE001
且小于0.230
Figure 185757DEST_PATH_IMAGE001
。
优选地，所述矩形缺口的深度为0.014
Figure 940086DEST_PATH_IMAGE001
。
优选地，所述矩形缺口的宽度为0.213
Figure 739415DEST_PATH_IMAGE001
。
本发明还提供一种光掩膜版，所述光掩膜版上形成有用于形成静态随机存取记忆器有源区的光掩膜版图形，其特征在于，所述光掩膜版图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部，其中，在相邻的所述单元的内侧设置有矩形缺口，且所述矩形缺口位于所述颈部的端部。
优选地，所述矩形缺口的深度大于0.011且小于0.016
Figure 505694DEST_PATH_IMAGE001
。
优选地，所述矩形缺口的宽度大于0.115
Figure 544057DEST_PATH_IMAGE001
且小于0.230。
优选地，所述矩形缺口的深度为0.014
Figure 39815DEST_PATH_IMAGE001
。
优选地，所述矩形缺口的宽度为0.213
Figure 437298DEST_PATH_IMAGE001
。
综上所述，本发明的方法通过在光掩膜版上的静态随机存取记忆器有源区图形的相邻单元的内侧的、头部的下方设置矩形缺口，可以增大随后以该光掩膜版进行光刻工艺在晶片上获得的光刻图形在该区域内头对头之间的间距，因此可以有效地抑制连桥现象，提高良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A为有源区静态随机存取记忆器的设计图形的示意图；
图1B为图1A中区域A的放大视图；
图1C为通过现有的光学临近修正方法获得的光掩膜版图形；
图1D为图1C所示的修正后的设计图形的仿真结果；以及
图2为根据本发明一个实施方式的光掩膜版上的光掩膜版图形。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图2为根据本发明一个实施方式的光掩膜版上的光掩膜版图形。下面将结合图2来说明根据本发明的形成光掩膜版的方法。所述方法包括以下步骤：
第一，提供静态随机存取记忆器有源区的设计图形，该设计图形包括多个交错排列的单元，每个单元包括位于两端的头部和连接在头部之间的颈部。
静态随机存取记忆器有源区的设计图形可以参照图1A和图1B，该设计图形包括多个单元100，多个单元100交错地排列。每个单元100包括位于两端的头部101和连接在头部101之间的颈部102。在相邻两个单元100的头对头的位置处（例如，区域A），由于其间的间距较小，该区域通常存在违反设计规则的设计，因此，本发明的方法在于优化该部分区域的光掩膜版图形，以在不出现连桥现象的前提下，尽量保证晶片上得到的光刻图形与设计图形一致。
第二，在相邻的单元的内侧设置矩形缺口，且矩形缺口位于颈部的端部，以形成光掩膜版图形。
如图2所示，在颈部202的端部、相邻单元的内侧设置矩形缺口203。其中，颈部202的端部是指颈部202的与头部201的连接处。由于所获得的图形将被复制到光掩膜版上，因此，将其称为光掩膜版图形。通过在内侧的、头部201的下方设置矩形缺口203可以增大随后以该光掩膜图形进行光刻工艺在晶片上获得的光刻图形在该区域内头对头之间的间距，因此可以有效地抑制连桥现象，提高良品率。
然而，矩形缺口203的尺寸与技术节点等因素有关，而光学临近修正通常是在0.18
Figure 166220DEST_PATH_IMAGE001
以下的工艺中发生。因此，这里以0.153
Figure 58084DEST_PATH_IMAGE001
技术节点的工艺为例，来说明矩形缺口的尺寸。对于0.153
Figure 618378DEST_PATH_IMAGE001
技术节点的工艺，优选地，矩形缺口203的深度大于0.011
Figure 124446DEST_PATH_IMAGE001
且小于0.016
Figure 646389DEST_PATH_IMAGE001
。进一步，矩形缺口203的宽度大于0.115且小于0.230。矩形缺口203的深度是指矩形缺口203的沿图2中水平方向的长度。矩形缺口203的宽度（w）是指矩形缺口203的沿图2中竖直方向的长度。
按照所收集的数据，静态随机存取记忆器有源区内相邻器件结构之间的间距小于等于0.18
Figure 699292DEST_PATH_IMAGE001
时较容易出现连桥现象。在矩形缺口203的宽度为0.213
Figure 137227DEST_PATH_IMAGE001
的情况下，矩形缺口203的深度等于0.011
Figure 620161DEST_PATH_IMAGE001
时，仿真计算出的结果显示：头对头之间的间距约为0.18
Figure 404315DEST_PATH_IMAGE001
，很容易出现连桥现象。矩形缺口203的深度等于0.016
Figure 252185DEST_PATH_IMAGE001
时，虽然仿真计算结果显示头对头之间的间距可以大于0.192
Figure 239733DEST_PATH_IMAGE001
，但却会损害有源层与接触孔的包容性。因此，优选地，矩形缺口203的深度大于0.011
Figure 464041DEST_PATH_IMAGE001
且小于0.016，以能够在一定程度上改善连桥现象。当矩形缺口203的深度为0.014
Figure 950834DEST_PATH_IMAGE001
时，防止连桥现象出现的效果最佳。
在矩形缺口203的深度为0.014
Figure 363361DEST_PATH_IMAGE001
的情况下，矩形缺口203的宽度为0.115
Figure 437365DEST_PATH_IMAGE001
时，仿真计算出的结果显示：头对头之间的间距约为0.18
Figure 618947DEST_PATH_IMAGE001
，很容易出现连桥现象。当矩形缺口203的宽度大于0.230
Figure 136516DEST_PATH_IMAGE001
时，虽然仿真计算结果显示头对头之间的间距可以大于0.192
Figure 849389DEST_PATH_IMAGE001
，但却会损害有源层与接触孔的包容性。因此，优选地，矩形缺口203的宽度大于0.115且小于0.230
Figure 513905DEST_PATH_IMAGE001
。当矩形缺口203的宽度为0.213
Figure 140059DEST_PATH_IMAGE001
时，防止连桥现象出现的效果最佳。
第三，形成具有光掩膜版图形的光掩膜版。本领域的技术人员可以采用现有方法来形成具有光掩膜版图形的光掩膜版，因此不再详述。
综上所述，本发明的方法通过在光掩膜版上的静态随机存取记忆器有源区图形的相邻单元的内侧的、头部的下方设置矩形缺口，可以增大随后以该掩膜版进行光刻工艺在晶片上获得的光刻图形在该区域内头对头之间的间距，因此可以有效地抑制连桥现象，提高良品率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种形成光掩膜版的方法，其特征在于，所述方法包括：
a）提供静态随机存取记忆器有源区的设计图形，所述设计图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部；
b）在相邻的所述单元的内侧设置矩形缺口，以形成光掩膜版图形，其中，所述矩形缺口位于所述颈部的端部，且所述矩形缺口的深度大于0.011μm且小于0.016μm；以及
c）形成具有所述光掩膜版图形的光掩膜版。
2.根据权利要求1所述的方法，其特征在于，所述矩形缺口的宽度大于0.115μm且小于0.230μm。
3.根据权利要求1所述的方法，其特征在于，所述矩形缺口的深度为0.014μm。
4.根据权利要求3所述的方法，其特征在于，所述矩形缺口的宽度为0.213μm。
5.一种光掩膜版，所述光掩膜版上形成有用于形成静态随机存取记忆器有源区的光掩膜版图形，其特征在于，所述光掩膜版图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部，其中，在相邻的所述单元的内侧设置有矩形缺口，且所述矩形缺口位于所述颈部的端部，所述矩形缺口的深度大于0.011μm且小于0.016μm。
6.根据权利要求5所述的光掩膜版，其特征在于，所述矩形缺口的宽度大于0.115μm且小于0.230μm。
7.根据权利要求5所述的光掩膜版，其特征在于，所述矩形缺口的深度为0.014μm。
8.根据权利要求7所述的光掩膜版，其特征在于，所述矩形缺口的宽度为0.213μm。
CN201110360446.1A 2011-11-15 2011-11-15 形成光掩膜版的方法及光掩膜版 Active CN103105727B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110360446.1A CN103105727B (zh) 2011-11-15 2011-11-15 形成光掩膜版的方法及光掩膜版

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110360446.1A CN103105727B (zh) 2011-11-15 2011-11-15 形成光掩膜版的方法及光掩膜版

Publications (2)

Publication Number Publication Date
CN103105727A CN103105727A (zh) 2013-05-15
CN103105727B true CN103105727B (zh) 2014-06-04

Family

ID=48313691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110360446.1A Active CN103105727B (zh) 2011-11-15 2011-11-15 形成光掩膜版的方法及光掩膜版

Country Status (1)

Country Link
CN (1) CN103105727B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105807556B (zh) * 2016-06-02 2019-12-24 武汉新芯集成电路制造有限公司 版图的修正方法
CN113138527B (zh) * 2020-01-16 2024-04-02 中芯国际集成电路制造(上海)有限公司 掩膜版、存储单元、sram器件
CN113406858B (zh) * 2021-08-19 2021-12-10 南京晶驱集成电路有限公司 预测图形桥联的方法、装置及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115876A (zh) * 1994-07-18 1996-01-31 美商超微半导体股份有限公司 利用相移掩模技术的光学制版方法
WO2004107047A1 (ja) * 2003-05-30 2004-12-09 Fujitsu Limited ローカルフレア補正
CN102073210A (zh) * 2009-11-20 2011-05-25 无锡华润上华半导体有限公司 二维设计图形曝光后形变效应补偿方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553560B2 (en) * 2001-04-03 2003-04-22 Numerical Technologies, Inc. Alleviating line end shortening in transistor endcaps by extending phase shifters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115876A (zh) * 1994-07-18 1996-01-31 美商超微半导体股份有限公司 利用相移掩模技术的光学制版方法
WO2004107047A1 (ja) * 2003-05-30 2004-12-09 Fujitsu Limited ローカルフレア補正
CN102073210A (zh) * 2009-11-20 2011-05-25 无锡华润上华半导体有限公司 二维设计图形曝光后形变效应补偿方法

Also Published As

Publication number Publication date
CN103105727A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
US11126774B2 (en) Layout optimization of a main pattern and a cut pattern
US8327301B2 (en) Routing method for double patterning design
KR102058224B1 (ko) 집적 회로 레이아웃 방법, 구조물, 및 시스템
US20150349120A1 (en) Semiconductor device structure
KR101556440B1 (ko) 핀 그리드 상의 셀 및 매크로 배치
CN104865788A (zh) 一种光刻版图opc方法
KR20120038210A (ko) 패턴 형성 방법, 레티클, 및 패턴 형성 프로그램이 기록된 기록 매체
KR102255450B1 (ko) 반도체 장치의 레이아웃 설계 방법
TW201409162A (zh) 形成圖案的方法
JP2006332348A (ja) 半導体集積回路の設計方法およびライブラリの設計方法
TW202013657A (zh) 半導體單元結構
US20190286781A1 (en) Hot Spot and Process Window Monitoring
CN103105727B (zh) 形成光掩膜版的方法及光掩膜版
Jeong et al. Assessing chip-level impact of double patterning lithography
US10977420B2 (en) Method of decomposing a layout for multiple-patterning lithography
US20140304666A1 (en) Method of optical proximity correction for modifying line patterns and integrated circuts with line patterns modified by the same
US8680648B2 (en) Compact metal connect and/or disconnect structures
TWI472015B (zh) 動態陣列結構
Ma et al. Double patterning compliant logic design
KR20070078566A (ko) 반도체 소자의 형성 방법
US20170062582A1 (en) Dummy gate placement methodology to enhance integrated circuit performance
US20180143529A1 (en) Method of forming photomask
KR102257381B1 (ko) 집적회로 레이아웃의 설계 방법 및 그것을 수행하는 컴퓨터 시스템
JP2011238713A (ja) 半導体集積回路の設計方法
KR100896856B1 (ko) 광학근접보상 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180621

Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180

Patentee after: WUXI DISI MICROELECTRONIC CO., LTD.

Address before: 214028 No. 8 Xinzhou Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu

Patentee before: Wuxi Huarun Shanghua Technology Co., Ltd.

TR01 Transfer of patent right