CN105182681A - 一种掩模板及在同一硅片上加工多种深度结构的方法 - Google Patents
一种掩模板及在同一硅片上加工多种深度结构的方法 Download PDFInfo
- Publication number
- CN105182681A CN105182681A CN201510490978.5A CN201510490978A CN105182681A CN 105182681 A CN105182681 A CN 105182681A CN 201510490978 A CN201510490978 A CN 201510490978A CN 105182681 A CN105182681 A CN 105182681A
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- mark
- mask plate
- silicon chip
- reference pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种掩模板以及在同一硅片上加工多种深度结构的方法，所述掩模板为：在掩模板上设有到掩模板的中心的距离不相等的第一对准标记和第二对准标记；第一对准标记包括第一基准标记和第一对位标记，第一对位标记在掩模板旋转90°后能与第一基准标记在前次光刻留在硅片上的基准图案对准；第二对准标记包括第二基准标记和第二对位标记，第二对位标记在掩模板旋转90°后能与第二基准标记在前次光刻留在硅片上的基准图案对准；第一对位标记和第二对位标记分布在第一方向上的两侧，第一基准标记和第二基准标记分布在第二方向上的两侧，第一方向与第二方向沿掩模板中心且垂直。本发明在同一张硅片上仅使用一张掩模板就可以加工出多种深度结构。
Description
技术领域
本发明涉及微加工技术领域，特别是一种掩模板及在同一硅片上加工多种深度结构的方法。
背景技术
半导体技术的发展，尤其是以硅材料为芯片基底的微加工技术的发展推动了上世纪电子时代的崛起。上世纪六十年代，将半导体微加工技术应用到微机电系统加工的尝试为二十一世纪物联网的发展奠定了基础。现阶段，广泛用于集成电路和微机电系统加工的微加工技术主要是基于光刻的平面加工技术。
现在通行的平面加工技术一般包括匀胶、对准、曝光、显影、刻蚀和镜检等工艺。对于多层结构的加工，一般需要根据结构的不同深度进行多次套刻。通常来说，在光刻过程中一张掩模版对应一种加工深度，因而对于需要多次套刻的加工情况下，掩模板数量的增加会使得加工成本增高，这种情况在小批量的微机电系统加工和试验性加工中尤为突出，往往一次试验性小批量芯片加工中，多张掩模板的成本占据了加工成本的很大一部分。同时不同掩模板之间的加工偏差也会复刻到所加工的硅片上，造成二次对准误差。
发明内容
本发明的目的在于避免上述现有技术中的不足之处，提供一种掩模板及在同一硅片上加工多种深度结构的方法，在同一张硅片上仅使用一张掩模板就可以加工出多种深度结构，同时满足光刻加工过程中不同加工层之间的对准关系。
本发明的目的通过以下技术方案实现：
在所述掩模板上设有到所述掩模板的中心的距离不相等的第一对准标记和第二对准标记，所述第一对准标记包括第一基准标记和第一对位标记，所述第二对准标记包括第二基准标记和第二对位标记，所述第一对准标记和第二对准标记选择以下方式I和II之一：
方式I：所述第一对位标记在所述掩模板旋转90°后能与所述第一基准标记在前一次光刻时留在硅片上的基准图案对准；所述第二对位标记在所述掩模板旋转90°后能与所述第二基准标记在前一次光刻时留在硅片上的基准图案对准；所述第一对位标记和第二对位标记分布在沿着所述掩模板中心的第一方向上且在所述掩模板的中心的两侧，所述第一基准标记和第二基准标记分布在沿着所述掩模板中心的第二方向上且在所述掩模板的中心的两侧，所述第一方向与所述第二方向垂直；
方式II：所述第一对位标记在所述掩模板旋转180°后能与所述第一基准标记在前一次光刻时留在硅片上的基准图案对准；所述第二对位标记在所述掩模板旋转180°后能与所述第二基准标记在前一次光刻时留在硅片上的基准图案对准；所述第一对位标记、所述第一基准标记、所述第二对位标记、所述第二基准标记均分布在沿着所述掩模板中心的第一方向上，且所述第一对位标记和所述第二基准标记位于在所述第一方向上的所述掩模板的中心的一侧，所述第一基准标记和所述第二对位标记在所述第一方向上的所述掩模板的中心的另一侧。
优选地：
所述第一对准标记和第二对准标记到所述掩模板的中心的距离满足：d1＝d2>d3+a＝d4+a，其中，d1、d2、d3和d4分别是所述第一对位标记(1)、所述第一基准标记(2)、所述第二对位标记(3)和所述第二基准标记(4)到所述掩模板中心的距离，在所述方式I中：a是所述第二对位标记(3)在所述第一方向上的长度或所述第二基准标记(4)沿所述第二方向上的长度；在所述方式II中，a是所述第二对位标记(3)或所述第二基准标记(4)在所述第一方向上的长度。
所述第一对准标记和第二对准标记为十字图形标记或者游标形式标记。
一种在同一硅片上加工多种深度结构的方法，包括如下步骤：
(1)在所述硅片上旋涂光刻胶；
(2)将所述方式I中的掩模板与所述硅片对齐，进行第一次曝光、显影和刻蚀，加工得到第一深度结构，同时所述掩模板上的所述第一基准标记、第一对位标记，第二基准标记和第二对位标记分别在所述硅片上形成第一基准图案、第一对位图案、第二基准图案和第二对位图案；
(3)保持所述硅片不动，将所述掩模板顺时针旋转90°，所述第一对位标记与所述第一基准图案对准，所述第二对位标记与所述第二基准图案对准，进行第二次曝光、显影和刻蚀，加工得到第二深度结构，同时所述第一基准标记和所述第二基准标记分别在所述硅片上形成第三基准图案和第四基准图案；
(4)去胶，在所述硅片上得到多种深度结构。
优选地，在步骤(3)和步骤(4)之间，还包括如下步骤：(A)保持所述硅片不动，将所述掩模版再次顺时针旋转90°，所述第二对位标记与所述第四基准图案对准，所述第一对位标记与所述第三基准图案对准，进行第三次曝光、显影和刻蚀，加工得到第三深度结构，同时所述第一基准标记和所述第二基准标记分别在所述硅片上形成第五基准图案和第六基准图案。
进一步优选地，在所述步骤(A)和步骤(4)之间还包括如下步骤：(B)保持所述硅片不动，将所述掩模版再次顺时针旋转90°，所述第二对位标记与所述第六基准图案对准，所述第一对位标记与所述第五基准图案对准，进行第三次曝光、显影和刻蚀，加工得到第四深度结构。
一种在同一硅片上加工两种深度结构的方法，包括如下步骤：
(1)在所述硅片上旋涂光刻胶；
(2)将所述方式II中的掩模板与所述硅片对齐，进行第一次曝光、显影和刻蚀，加工得到第一深度结构，同时所述掩模板上的所述第一基准标记、第一对位标记，第二基准标记和第二对位标记分别在所述硅片上形成第一基准图案、第一对位图案、第二基准图案和第二对位图案；
(3)保持所述硅片不动，将所述掩模板顺时针旋转180°，所述第一对位标记与所述第一基准图案对准，所述第二对位标记与所述第二基准图案对准，进行第二次曝光、显影和刻蚀，加工得到第二深度结构，同时所述第一基准标记和所述第二基准标记分别在所述硅片上形成第三基准图案和第四基准图案；
(4)去胶，在所述硅片上得到两种深度结构。
本发明的有益技术效果包括：本发明可以在同一张硅片上仅使用一张掩模板加工出多种深度结构(本发明中的“多种深度结构”是指两种深度结构、三种深度结构或者四种深度结构)，同时满足光刻加工过程中不同加工层之间的对准关系，具体的，本发明提供的方法和所用的掩模板能够减少多种深度结构加工中所用掩模板的数量，本发明的掩模板是在通用的掩模板上加上对准标记，与现有的光刻工艺完全兼容，由于各层结构的加工使用的是同一掩模板，避免了不同掩模板加工偏差带来的加工误差，极大地简化了多层深度结构的加工工艺，减少了掩模板带来的加工成本，具有对准精度高，操作简单方便，成本低廉等优点。本发明尤其适用于小批量的微机电系统器件的加工和试验性的各深度结构之间没有复杂的重叠结构的微结构加工。
附图说明
图1为本发明的一个优选实施例中的掩模板的示意图；
图2a和2b分别为本发明另一个优选实施例中第一次光刻中掩模板的方向和光刻后的硅片效果示意图；
图3a和3b分别为本发明另一个优选实施例中第二次光刻中掩模板的方向和光刻后的硅片效果示意图；
图4a和4b分别为本发明另一个优选实施例中第三次光刻中掩模板的方向和光刻后的硅片效果示意图；
图5a和5b分别为本发明另一个优选实施例中第四次光刻中掩模板的方向和光刻后的硅片效果示意图；
图6为本发明实例1中所用的掩模板的示意图；
图7为本发明实例1中加工得到的硅片的示意图；
图8为本发明的再一个优选实施例中的掩模板的示意图。
具体实施方式
以下结合附图对本发明的实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
如图1所示，本发明提供一种掩模板，在一个优选实施例(图1中仅示意了对准标记，并未示意待加工到硅片上的结构)中，在掩模板上设有到掩模板的中心的距离不相等的第一对准标记和第二对准标记，第一对准标记包括第一基准标记2和第一对位标记1，第一对位标记1在掩模板旋转90°后能与第一基准标记2在前一次光刻时留在硅片上的基准图案对准。，第二对准标记包括第二基准标记4和第二对位标记3，第二对位标记3在掩模板旋转90°后能与第二基准标记4在前一次光刻时留在硅片上的基准图案对准。第一对位标记1和第二对位标记3分布在沿着掩模板中心的第一方向Y上且在掩模板的中心的两侧，第一基准标记2和第二基准标记4分布在沿着掩模板中心的第二方向X上且在掩模板的中心的两侧，第一方向Y与第二方向X垂直。第一对准标记和第二对准标记到掩模板的中心的距离满足：d1＝d2>d3+a＝d4+a，其中，d1、d2、d3和d4分别是第一对位标记1、所述第一基准标记2、第二对位标记3和第二基准标记4到掩模板中心的距离，a是所述第二对位标记3在第一方向Y上的长度或第二基准标记4沿第二方向X上的长度(也即第二对位标记3在第一方向Y上的长度等于第二基准标记4沿第二方向X上的长度)。第一对准标记和第二对准标记为十字图形标记(在其他实施例中，在对准精度要求更高时，可以选用游标形式标记，即带有刻度的图形标记)。
在另一个优选实施例中，利用上述实施例中的掩模板在同一硅片上加工多种深度结构(以在硅片上加工四种不同深度结构为例)的方法，包括如下步骤：
(1)在硅片上旋涂光刻胶。
(2)如图2a和2b所示，将图2a所示的掩模板与硅片对齐，进行第一次曝光、显影和刻蚀，加工得到第一深度结构，同时掩模板上的第一基准标记2、第一对位标记1，第二基准标记4和第二对位标记3分别在硅片上形成第一基准图案6、第一对位图案5、第二基准图案8和第二对位图案7，光刻后的硅片如图2b所示。
(3)如图3a和3b所示，保持硅片不动，将掩模板顺时针旋转90°，如图3a所示，第一对位标记1与图2b中的第一基准图案6对准，第二对位标记3与图2b中的第二基准图案8对准，进行第二次曝光、显影和刻蚀，加工得到第二深度结构，同时第一基准标记2和第二基准标记4分别在硅片上形成第三基准图案10和第四基准图案9，光刻后的硅片如图3b所示。
(4)如图4a和4b所示，保持硅片不动，将掩模版再次顺时针旋转90°，如图4a所示，第二对位标记3与图3b中的第四基准图案9对准，第一对位标记1与图3b中的第三基准图案10对准，进行第三次曝光、显影和刻蚀，加工得到第三深度结构，同时第一基准标记2和第二基准标记4分别在硅片上形成第五基准图案12和第六基准图案11，光刻后的硅片如图4b所示。
(5)如图5a和5b所示，保持硅片不动，将掩模版再次顺时针旋转90°，如图5a所示，第二对位标记3与图4b中的第六基准图案11对准，第一对位标记1与图4b中的第五基准图案12对准，进行第三次曝光、显影和刻蚀，加工得到第四深度结构，此时硅片上的对准标记均已被刻蚀工艺覆盖，光刻后的硅片如图5b所示。
(6)去胶，在硅片上得到多种深度结构。
结合下述实例作进一步描述。
实例1
以顶层硅厚度为10μm、绝缘层氧化硅厚度为2μm的四寸绝缘衬底上硅(SOI)片为加工材料，选用五寸大小的掩模板进行曝光，掩模板如图6所示，包含上述实施例的第一基准标记2、第一对位标记1、第二基准标记4和第二对位标记3以及深度结构18，光刻中选用正性光刻胶，因此，如图6所示的掩模板中，白色区域为透光部分，网点区域为不透光部分。采用上述实施例的加工方法后得到的加工结果如图7所示，在硅片上包含四种深度结构，分别是：深度为5μm的脊型光波导13，深度为6μm的脊型光波导14，深度为7μm的脊型光波导15和深度为8μm的脊型光波导16。
以上实施例是以在硅片上加工四种不同深度结构为例进行的说明，在其他实施例中，还可以加工两种不同深度结构(只需要去掉上述实施例中的步骤(4)和(5))，还可以加工三种不同深度结构(只需要去掉上述实施例中的步骤(5))。
在再一个实施例中，如图8所示，该实施例提供一种掩模板(图8中仅示意了对准标记，并未示意待加工到硅片上的结构)中，在掩模板上设有到掩模板的中心的距离不相等的第一对准标记和第二对准标记，第一对准标记包括第一基准标记2和第一对位标记1，第一对位标记1在掩模板旋转180°后能与第一基准标记2在前一次光刻时留在硅片上的基准图案对准。，第二对准标记包括第二基准标记4和第二对位标记3，第二对位标记3在掩模板旋转180°后能与第二基准标记4在前一次光刻时留在硅片上的基准图案对准。第一对位标记1、第一基准标记2、第二对位标记3、第二基准标记4均分布在沿着掩模板中心的第一方向Y上，且第一对位标记1和第二基准标记4位于在第一方向Y上的掩模板的中心的一侧，第一基准标记2和第二对位标记3在第一方向Y上的掩模板的中心的另一侧。第一对准标记和第二对准标记到掩模板的中心的距离满足：d1＝d2>d3+a＝d4+a，其中，d1、d2、d3和d4分别是第一对位标记1、所述第一基准标记2、第二对位标记3和第二基准标记4到掩模板中心的距离，a是第二对位标记3在第一方向Y上的长度或第二基准标记4沿第一方向Y上的长度(也即第二对位标记3在第一方向Y上的长度等于第二基准标记4沿第一方向Y上的长度)。第一对准标记和第二对准标记为十字图形标记(在其他实施例中，在对准精度要求更高时，可以选用游标形式标记，即带有刻度的图形标记)。
利用该实施例的掩模板，可以在同一硅片上加工两深度结构，方法(未图示)包括如下步骤：
(1)在硅片上旋涂光刻胶；
(2)将如图8所示的掩模板与硅片对齐，进行第一次曝光、显影和刻蚀，加工得到第一深度结构，同时掩模板上的第一基准标记2、第一对位标记1，第二基准标记4和第二对位标记3分别在硅片上形成第一基准图案、第一对位图案、第二基准图案和第二对位图案；
(3)保持硅片不动，将掩模板顺时针旋转180°，第一对位标记1与第一基准图案对准，第二对位标记3与第二基准图案对准，进行第二次曝光、显影和刻蚀，加工得到第二深度结构，同时第一基准标记和所述第二基准标记分别在硅片上形成第三基准图案和第四基准图案；
(4)去胶，在硅片上得到两种深度结构。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本申请保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域技术人员应当理解，可以对本发明的实施例进行变通或者等同替换，而不脱离本发明的实质和范围。
Claims (7)
1.一种掩模板，其特征在于，在所述掩模板上设有到所述掩模板的中心的距离不相等的第一对准标记和第二对准标记，所述第一对准标记包括第一基准标记(2)和第一对位标记(1)，所述第二对准标记包括第二基准标记(4)和第二对位标记(3)，所述第一对准标记和第二对准标记选择以下方式I和II之一：
方式I：所述第一对位标记(1)在所述掩模板旋转90°后能与所述第一基准标记(2)在前一次光刻时留在硅片上的基准图案对准；所述第二对位标记(3)在所述掩模板旋转90°后能与所述第二基准标记(4)在前一次光刻时留在硅片上的基准图案对准；所述第一对位标记(1)和第二对位标记(3)分布在沿着所述掩模板中心的第一方向上且在所述掩模板的中心的两侧，所述第一基准标记(2)和第二基准标记(4)分布在沿着所述掩模板中心的第二方向上且在所述掩模板的中心的两侧，所述第一方向与所述第二方向垂直；
方式II：所述第一对位标记(1)在所述掩模板旋转180°后能与所述第一基准标记(2)在前一次光刻时留在硅片上的基准图案对准；所述第二对位标记(3)在所述掩模板旋转180°后能与所述第二基准标记(4)在前一次光刻时留在硅片上的基准图案对准；所述第一对位标记(1)、所述第一基准标记(2)、所述第二对位标记(3)、所述第二基准标记(4)均分布在沿着所述掩模板中心的第一方向上，且所述第一对位标记(1)和所述第二基准标记(4)位于在所述第一方向上的所述掩模板的中心的一侧，所述第一基准标记(2)和所述第二对位标记(3)在所述第一方向上的所述掩模板的中心的另一侧。
2.如权利要求1所述的掩模板，其特征在于，所述第一对准标记和第二对准标记到所述掩模板的中心的距离满足：d1＝d2>d3+a＝d4+a，其中，d1、d2、d3和d4分别是所述第一对位标记(1)、所述第一基准标记(2)、所述第二对位标记(3)和所述第二基准标记(4)到所述掩模板中心的距离，在所述方式I中：a是所述第二对位标记(3)在所述第一方向上的长度或所述第二基准标记(4)沿所述第二方向上的长度；在所述方式II中，a是所述第二对位标记(3)或所述第二基准标记(4)在所述第一方向上的长度。
3.如权利要求1或2所述的掩模板，其特征在于，所述第一对准标记和第二对准标记为十字图形标记或者游标形式标记。
4.一种在同一硅片上加工多种深度结构的方法，其特征在于，包括如下步骤：
(1)在所述硅片上旋涂光刻胶；
(2)将权利要求1中所述方式I中的掩模板与所述硅片对齐，进行第一次曝光、显影和刻蚀，加工得到第一深度结构，同时所述掩模板上的所述第一基准标记(2)、第一对位标记(1)，第二基准标记(4)和第二对位标记(3)分别在所述硅片上形成第一基准图案(6)、第一对位图案(5)、第二基准图案(8)和第二对位图案(7)；
(3)保持所述硅片不动，将所述掩模板顺时针旋转90°，所述第一对位标记(1)与所述第一基准图案(6)对准，所述第二对位标记(3)与所述第二基准图案(8)对准，进行第二次曝光、显影和刻蚀，加工得到第二深度结构，同时所述第一基准标记(2)和所述第二基准标记(4)分别在所述硅片上形成第三基准图案(10)和第四基准图案(9)；
(4)去胶，在所述硅片上得到多种深度结构。
5.如权利要求4所述的方法，其特征在于，在步骤(3)和步骤(4)之间，还包括如下步骤：
(A)保持所述硅片不动，将所述掩模版再次顺时针旋转90°，所述第二对位标记(3)与所述第四基准图案(9)对准，所述第一对位标记(1)与所述第三基准图案(10)对准，进行第三次曝光、显影和刻蚀，加工得到第三深度结构，同时所述第一基准标记(2)和所述第二基准标记(4)分别在所述硅片上形成第五基准图案(12)和第六基准图案(11)。
6.如权利要求5所述的方法，其特征在于，在所述步骤(A)和步骤(4)之间还包括如下步骤：
(B)保持所述硅片不动，将所述掩模版再次顺时针旋转90°，所述第二对位标记(3)与所述第六基准图案(11)对准，所述第一对位标记(1)与所述第五基准图案(12)对准，进行第三次曝光、显影和刻蚀，加工得到第四深度结构。
7.一种在同一硅片上加工两种深度结构的方法，其特征在于，包括如下步骤：
(1)在所述硅片上旋涂光刻胶；
(2)将权利要求1中所述方式II中的掩模板与所述硅片对齐，进行第一次曝光、显影和刻蚀，加工得到第一深度结构，同时所述掩模板上的所述第一基准标记(2)、第一对位标记(1)，第二基准标记(4)和第二对位标记(3)分别在所述硅片上形成第一基准图案、第一对位图案、第二基准图案和第二对位图案；
(3)保持所述硅片不动，将所述掩模板顺时针旋转180°，所述第一对位标记(1)与所述第一基准图案对准，所述第二对位标记(3)与所述第二基准图案对准，进行第二次曝光、显影和刻蚀，加工得到第二深度结构，同时所述第一基准标记(2)和所述第二基准标记(4)分别在所述硅片上形成第三基准图案和第四基准图案；
(4)去胶，在所述硅片上得到两种深度结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510490978.5A CN105182681B (zh) | 2015-08-11 | 2015-08-11 | 一种掩模板及在同一硅片上加工多种深度结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510490978.5A CN105182681B (zh) | 2015-08-11 | 2015-08-11 | 一种掩模板及在同一硅片上加工多种深度结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105182681A true CN105182681A (zh) | 2015-12-23 |
| CN105182681B CN105182681B (zh) | 2019-07-02 |
Family
ID=54904853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510490978.5A Expired - Fee Related CN105182681B (zh) | 2015-08-11 | 2015-08-11 | 一种掩模板及在同一硅片上加工多种深度结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105182681B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105527800A (zh) * | 2016-02-18 | 2016-04-27 | 京东方科技集团股份有限公司 | 一种曝光方法、曝光装置及彩膜基板 |
| CN110967921A (zh) * | 2019-12-25 | 2020-04-07 | 苏州科阳光电科技有限公司 | 一种掩膜板及掩膜对位方法 |
| CN112614803A (zh) * | 2020-12-30 | 2021-04-06 | 合肥晶合集成电路股份有限公司 | 一种集成电路的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1442757A (zh) * | 2002-03-01 | 2003-09-17 | Asml荷兰有限公司 | 对准方法、对准基底,光刻装置和器件制造方法 |
| CN1698014A (zh) * | 2003-01-28 | 2005-11-16 | 索尼株式会社 | 曝光掩模及其生产方法和曝光方法 |
| CN101140422A (zh) * | 2007-08-20 | 2008-03-12 | 上海微电子装备有限公司 | 用于光刻装置的掩模对准标记及对准方法 |
| US20090257045A1 (en) * | 2008-04-15 | 2009-10-15 | Canon Kabushiki Kaisha | Measuring method, adjustment method for stage movement characteristics, exposure method, and device manufacturing method |
| CN101989047A (zh) * | 2009-07-30 | 2011-03-23 | 上海华虹Nec电子有限公司 | 一种利用双重曝光方法来检测掩模板图形形貌的方法 |
| CN102314073A (zh) * | 2010-07-02 | 2012-01-11 | 无锡华润上华半导体有限公司 | 光刻版及其套刻方法 |
-
2015
- 2015-08-11 CN CN201510490978.5A patent/CN105182681B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1442757A (zh) * | 2002-03-01 | 2003-09-17 | Asml荷兰有限公司 | 对准方法、对准基底,光刻装置和器件制造方法 |
| CN1698014A (zh) * | 2003-01-28 | 2005-11-16 | 索尼株式会社 | 曝光掩模及其生产方法和曝光方法 |
| CN101140422A (zh) * | 2007-08-20 | 2008-03-12 | 上海微电子装备有限公司 | 用于光刻装置的掩模对准标记及对准方法 |
| US20090257045A1 (en) * | 2008-04-15 | 2009-10-15 | Canon Kabushiki Kaisha | Measuring method, adjustment method for stage movement characteristics, exposure method, and device manufacturing method |
| CN101989047A (zh) * | 2009-07-30 | 2011-03-23 | 上海华虹Nec电子有限公司 | 一种利用双重曝光方法来检测掩模板图形形貌的方法 |
| CN102314073A (zh) * | 2010-07-02 | 2012-01-11 | 无锡华润上华半导体有限公司 | 光刻版及其套刻方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105527800A (zh) * | 2016-02-18 | 2016-04-27 | 京东方科技集团股份有限公司 | 一种曝光方法、曝光装置及彩膜基板 |
| CN105527800B (zh) * | 2016-02-18 | 2017-07-18 | 京东方科技集团股份有限公司 | 一种曝光方法、曝光装置及彩膜基板 |
| CN110967921A (zh) * | 2019-12-25 | 2020-04-07 | 苏州科阳光电科技有限公司 | 一种掩膜板及掩膜对位方法 |
| CN112614803A (zh) * | 2020-12-30 | 2021-04-06 | 合肥晶合集成电路股份有限公司 | 一种集成电路的制备方法 |
| CN112614803B (zh) * | 2020-12-30 | 2023-01-31 | 合肥晶合集成电路股份有限公司 | 一种集成电路的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105182681B (zh) | 2019-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8440372B2 (en) | Single field zero mask for increased alignment accuracy in field stitching | |
| CN105182681A (zh) | 一种掩模板及在同一硅片上加工多种深度结构的方法 | |
| JP2014167992A (ja) | パターン形成方法 | |
| CN103869638A (zh) | 一种穿透晶圆的光刻对准方法 | |
| JP2009295614A (ja) | 半導体デバイスの製造方法 | |
| US6820525B2 (en) | Precision Fiducial | |
| CN105047547A (zh) | 一种用于碳化硅器件的对准标记及其制备方法 | |
| CN114664794A (zh) | 晶圆键合标识及其形成方法、晶圆键合方法 | |
| CN105895586B (zh) | 增加共享接触孔工艺窗口的方法 | |
| CN111273524B (zh) | 一种实现精准套刻的工艺方法 | |
| US20130252428A1 (en) | Photo-etching and Exposing System | |
| KR20080070350A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN104849970A (zh) | 用于背面光刻工艺的对准标记及其对准方法 | |
| CN104730869B (zh) | 一种通过显微镜法实现纳米级套刻精度的方法 | |
| CN113093486B (zh) | 用于电子束光刻套刻的通用对准标记及其制造方法 | |
| JPS5839015A (ja) | 半導体装置の製造方法 | |
| JP2019184742A (ja) | 半導体素子の製造方法、および半導体素子 | |
| CN112466803B (zh) | 半导体器件的制作方法 | |
| CN112530908B (zh) | 一种半导体器件的制备方法及半导体器件 | |
| JPS6324617A (ja) | ウエハの両面露光法 | |
| KR0174992B1 (ko) | 반도체용 레티클 제작방법 및 버니어-키 제작방법 | |
| KR20070046379A (ko) | 반도체 소자의 제조 방법 | |
| KR100887064B1 (ko) | 오버레이 버니어 및 그의 형성 방법 | |
| JP2001124961A (ja) | 光部品実装用基板及びその製造方法 | |
| JPS59161033A (ja) | フオトマスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518055 Guangdong city of Shenzhen province Nanshan District Xili of Tsinghua Applicant after: Graduate School at Shenzhen, Tsinghua University Address before: 518000 Guangdong city in Shenzhen Province, Nanshan District City Xili Shenzhen Tsinghua Campus of Tsinghua University Applicant before: Graduate School at Shenzhen, Tsinghua University |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190702 Termination date: 20210811 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |