JP2009295614A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2009295614A JP2009295614A JP2008144675A JP2008144675A JP2009295614A JP 2009295614 A JP2009295614 A JP 2009295614A JP 2008144675 A JP2008144675 A JP 2008144675A JP 2008144675 A JP2008144675 A JP 2008144675A JP 2009295614 A JP2009295614 A JP 2009295614A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor wafer
- pattern
- semiconductor device
- shot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】リソグラフィ工程で半導体ウェハ1上にチップパターン2y、2xを露光する際の半導体デバイスの製造方法において、半導体ウェハ1上に一方向の第1ショット領域2のチップパターン2y、2xを露光する第1の工程と、第1の工程で半導体ウェハ1上の周縁部における第1ショット領域2の全てのチップパターンが有効でない領域に対して、第1ショット領域2を90°回転させた第2ショット領域3A、3Bのチップパターン3x、3yを露光する第2の工程と、を含む。
【選択図】図1
Description
1a 有効ウェハ領域
1b オリエンレーションフラット
2、2A、2B 第1ショット領域
2x 非有効チップパターン
2y 有効チップパターン
3A、3B 第2ショット領域
3x 非有効チップパターン
3y 有効チップパターン
12 第1ショット領域
12x 非有効チップパターン
12y 有効チップパターン
13A、13B 第2ショット領域
13x 非有効チップパターン
13y 有効チップパターン
20 ステッパ(縮小投影露光装置)
21 光照射部
22 レチクル
23 レチクルステージ
24 レンズ
25 ウェハステージ
26 制御部
Claims (7)
- リソグラフィ工程で半導体ウェハ上にチップパターンを露光する際の半導体デバイスの製造方法において、
前記半導体ウェハ上に一方向の第1ショット領域のチップパターンを露光する第1の工程と、
前記第1の工程で前記半導体ウェハ上の周縁部における前記第1ショット領域の全ての前記チップパターンが有効でない領域に対して、前記第1ショット領域を90°回転させた第2ショット領域のチップパターンを露光する第2の工程と、
を含むことを特徴とする半導体デバイスの製造方法。 - 前記第1の工程では、前記半導体ウェハにおける有効なチップパターンを形成可能な有効ウェハ領域にて、前記第1ショット領域の少なくとも1個のチップパターンが有効である場合のみ、前記第1ショット領域のチップパターンを露光することを特徴とする請求項1記載の半導体デバイスの製造方法。
- 前記第2の工程では、前記半導体ウェハにおける有効なチップパターンを形成可能な有効ウェハ領域にて、前記第2ショット領域の少なくとも1個のチップパターンが有効である場合のみ、前記第2ショット領域のチップパターンを露光することを特徴とする請求項1又は2記載の半導体デバイスの製造方法。
- 前記第2の工程では、前記チップパターンに係るマスクパターンを有するレチクルを固定したまま、ウェハステージに載置された前記半導体ウェハを90°回転させて前記第2ショット領域のチップパターンを露光することを特徴とする請求項1乃至3のいずれか一に記載の半導体デバイスの製造方法。
- 前記第2の工程では、前記半導体ウェハを回転させないで、前記チップパターンに係るマスクパターンを有するレチクルを90°回転させて前記第2ショット領域のチップパターンを露光することを特徴とする請求項1乃至3のいずれか一に記載の半導体デバイスの製造方法。
- 前記チップパターンは、アスペクト比が2以上の矩形状の領域内に形成されたパターンであることを特徴とする請求項1乃至5のいずれか一に記載の半導体デバイスの製造方法。
- 前記チップパターンは、液晶用駆動ドライバの回路パターンであることを特徴とする請求項6記載の半導体デバイスの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008144675A JP5210052B2 (ja) | 2008-06-02 | 2008-06-02 | 半導体デバイスの製造方法 |
US12/453,997 US8202685B2 (en) | 2008-06-02 | 2009-05-28 | Method of forming semiconductor device by using reduction projection aligner |
US13/473,262 US8455179B2 (en) | 2008-06-02 | 2012-05-16 | Method of forming semiconductor device by using reduction projection aligner |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008144675A JP5210052B2 (ja) | 2008-06-02 | 2008-06-02 | 半導体デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009295614A true JP2009295614A (ja) | 2009-12-17 |
JP5210052B2 JP5210052B2 (ja) | 2013-06-12 |
Family
ID=41380278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008144675A Expired - Fee Related JP5210052B2 (ja) | 2008-06-02 | 2008-06-02 | 半導体デバイスの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8202685B2 (ja) |
JP (1) | JP5210052B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101104864B1 (ko) | 2008-08-05 | 2012-01-16 | 에이에스엠엘 홀딩 엔.브이. | 스텝 앤드 스캔 시스템을 이용하는 전체 웨이퍼 폭 스캐닝 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5210052B2 (ja) * | 2008-06-02 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体デバイスの製造方法 |
JP5638218B2 (ja) * | 2009-10-15 | 2014-12-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
KR20160090952A (ko) * | 2015-01-22 | 2016-08-02 | 삼성전자주식회사 | 노광 장치 및 그것의 레티클 형성 방법 |
US9881956B2 (en) * | 2016-05-06 | 2018-01-30 | International Business Machines Corporation | Heterogeneous integration using wafer-to-wafer stacking with die size adjustment |
TWI621154B (zh) * | 2017-05-02 | 2018-04-11 | 均華精密工業股份有限公司 | 立式晶片堆疊裝置及其方法 |
KR20200126234A (ko) | 2019-04-29 | 2020-11-06 | 삼성전자주식회사 | 마이크로 led 전사 방법 및 이에 의해 제조된 디스플레이 모듈 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61242021A (ja) * | 1985-04-19 | 1986-10-28 | Canon Inc | 露光装置 |
JPH0927445A (ja) * | 1995-07-13 | 1997-01-28 | Nikon Corp | ショットマップ作成方法 |
JPH09190971A (ja) * | 1995-10-10 | 1997-07-22 | Deutsche Itt Ind Gmbh | 半導体ウエハにおけるチップパタンの最適化方法 |
JPH09311432A (ja) * | 1996-05-23 | 1997-12-02 | Nec Corp | 半導体装置のパターン形成方法 |
JP2003037038A (ja) * | 2001-07-23 | 2003-02-07 | Nec Kansai Ltd | 投影露光方法 |
JP2004157327A (ja) * | 2002-11-06 | 2004-06-03 | Kawasaki Microelectronics Kk | 半導体デバイス用マスク、および露光方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
US5960305A (en) * | 1996-12-23 | 1999-09-28 | Lsi Logic Corporation | Method to improve uniformity/planarity on the edge die and also remove the tungsten stringers from wafer chemi-mechanical polishing |
JP4144994B2 (ja) | 2000-02-15 | 2008-09-03 | 富士通株式会社 | ショットマップ作成方法 |
JP2006041005A (ja) * | 2004-07-23 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 半導体素子形成領域の配置決定方法及び装置、半導体素子形成領域の配置決定用プログラム、並びに半導体素子の製造方法 |
KR100604944B1 (ko) * | 2005-06-30 | 2006-07-31 | 삼성전자주식회사 | 반도체 노광장치의 디스토션 측정방법 |
JP5210052B2 (ja) * | 2008-06-02 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体デバイスの製造方法 |
-
2008
- 2008-06-02 JP JP2008144675A patent/JP5210052B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-28 US US12/453,997 patent/US8202685B2/en not_active Expired - Fee Related
-
2012
- 2012-05-16 US US13/473,262 patent/US8455179B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61242021A (ja) * | 1985-04-19 | 1986-10-28 | Canon Inc | 露光装置 |
JPH0927445A (ja) * | 1995-07-13 | 1997-01-28 | Nikon Corp | ショットマップ作成方法 |
JPH09190971A (ja) * | 1995-10-10 | 1997-07-22 | Deutsche Itt Ind Gmbh | 半導体ウエハにおけるチップパタンの最適化方法 |
JPH09311432A (ja) * | 1996-05-23 | 1997-12-02 | Nec Corp | 半導体装置のパターン形成方法 |
JP2003037038A (ja) * | 2001-07-23 | 2003-02-07 | Nec Kansai Ltd | 投影露光方法 |
JP2004157327A (ja) * | 2002-11-06 | 2004-06-03 | Kawasaki Microelectronics Kk | 半導体デバイス用マスク、および露光方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101104864B1 (ko) | 2008-08-05 | 2012-01-16 | 에이에스엠엘 홀딩 엔.브이. | 스텝 앤드 스캔 시스템을 이용하는 전체 웨이퍼 폭 스캐닝 |
Also Published As
Publication number | Publication date |
---|---|
US20120225387A1 (en) | 2012-09-06 |
US8455179B2 (en) | 2013-06-04 |
US20090297987A1 (en) | 2009-12-03 |
US8202685B2 (en) | 2012-06-19 |
JP5210052B2 (ja) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5210052B2 (ja) | 半導体デバイスの製造方法 | |
US20180052395A1 (en) | Exposure method, substrate and exposure apparatus | |
US20120241740A1 (en) | Method of forming a photosensitive pattern, method of manufacturing a display substrate, and display substrate | |
JP2010156943A (ja) | 背面位相格子マスク及びその製造方法 | |
US8778779B2 (en) | Semiconductor device and a method for producing semiconductor device | |
US8072580B2 (en) | Maskless exposure apparatus and method of manufacturing substrate for display using the same | |
JP2007219191A (ja) | 液晶表示用基板の製造方法 | |
JP2010161246A (ja) | 伝送光学系、照明光学系、露光装置、露光方法、およびデバイス製造方法 | |
JP2005025182A (ja) | 液晶パネル及びその露光方法 | |
JP2006072100A (ja) | 投影露光装置 | |
JP2009210919A (ja) | プロキシミティ露光装置、プロキシミティ露光装置の基板移動方法、及び表示用パネル基板の製造方法 | |
JP2008064860A (ja) | カラーフィルターの描画方法及び描画装置 | |
KR20140074124A (ko) | 마스크리스 노광 장치의 얼라인 방법 | |
JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
JP6347285B2 (ja) | 物体処理装置、露光装置、露光方法及びデバイス製造方法 | |
TWI602029B (zh) | 圖刻一基材之方法 | |
JP2004119570A (ja) | 露光量設定方法、露光方法およびこれを用いた露光装置 | |
JP4226316B2 (ja) | 半導体装置の製造方法 | |
JP2010122619A (ja) | パターン描画装置、パターン描画方法及びパターン描画用のマスク | |
JP5704535B2 (ja) | マイクロレンズアレイを使用した露光装置 | |
JP5434547B2 (ja) | レチクルを用いた複数パターンの形成方法 | |
JP5164007B2 (ja) | 近接露光装置 | |
KR102024785B1 (ko) | 마스크리스 노광 장치의 얼라인 방법 | |
JP6631655B2 (ja) | 露光装置、フラットパネルディスプレイの製造方法及びデバイスの製造方法 | |
JP5747305B2 (ja) | 露光装置及びマイクロレンズアレイ構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |