TWI621154B - 立式晶片堆疊裝置及其方法 - Google Patents

立式晶片堆疊裝置及其方法 Download PDF

Info

Publication number
TWI621154B
TWI621154B TW106114523A TW106114523A TWI621154B TW I621154 B TWI621154 B TW I621154B TW 106114523 A TW106114523 A TW 106114523A TW 106114523 A TW106114523 A TW 106114523A TW I621154 B TWI621154 B TW I621154B
Authority
TW
Taiwan
Prior art keywords
unit
wafer
pick
place
vertical
Prior art date
Application number
TW106114523A
Other languages
English (en)
Other versions
TW201843698A (zh
Inventor
石敦智
黃良印
Original Assignee
均華精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 均華精密工業股份有限公司 filed Critical 均華精密工業股份有限公司
Priority to TW106114523A priority Critical patent/TWI621154B/zh
Priority to CN201710463758.2A priority patent/CN108807218B/zh
Application granted granted Critical
Publication of TWI621154B publication Critical patent/TWI621154B/zh
Priority to US15/964,165 priority patent/US10438917B2/en
Publication of TW201843698A publication Critical patent/TW201843698A/zh
Priority to US16/549,260 priority patent/US10643968B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67718—Changing orientation of the substrate, e.g. from a horizontal position to a vertical position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一種立式晶片堆疊裝置(VERTICALLY DIE STACKED BONDER)，可以將晶片逐一以立式進行側向堆疊。該立式晶片堆疊裝置包含有：一自掀單元；一取放單元，其係相鄰於該自掀單元；以及一承接單元，其係相鄰於該取放單元；其中，至少一晶片係位於該自掀單元，該自掀單元係將該至少一晶片翻轉90度，以使該至少一晶片成為立式型態，該取放單元將已成為立式型態之至少一晶片交接至該承接單元，該自掀單元再次將另一至少一晶片翻轉90度，以使該另一至少一晶片成為立式型態，該取放單元係將已成為立式型態之另一至少一晶片側向疊設於位於該承接單元之該至少一晶片。該自掀單元將晶片翻轉90度，該取放單元再將已翻轉為立式型態之晶片依序側向堆疊，藉此晶片堆疊速率係可提升，並能降低生產成本與提升生產效率。

Description

立式晶片堆疊裝置及其方法
一種立式晶片堆疊裝置及其方法，尤指一種將晶片翻轉90度，使晶成為立式型態，再依序側向堆疊，而達到提升晶片堆疊效率，並能提升生產速率與降低製造成本。
近年，半導體係朝向多功能、高容量、緊密性與小尺寸的趨勢發展。為了前述之趨勢發展，半導體堆疊式封裝係應運而生。半導體堆疊式封裝係包括晶片堆疊結構(Die Stacking)與封裝式堆疊結構(Package Stacking)，為了提高整體半導體元件的線路密度以及減少封裝的體積，半導體堆疊式封裝採用三維垂直堆疊方式進行整合。
現有的三維垂直堆疊方式，其係將複數個可堆疊半導體封裝構造相互堆疊一起，成為封裝堆疊模組(Package-On-Package module，POP)。
然而上述之立體堆疊技術仍面臨至少三個難題，一為生產速率低，二為製作成本高，以及三為半導體與半導體之間結合效果不佳，堆疊層數受到限制。故封裝技術或立體堆疊技術仍有可改善的空間。
有鑑於前述之現有技術的缺點及不足，本發明係一種立式晶 片堆疊裝置及其方法，其係將晶片翻轉90度，使晶片為立式型態，再依序側向堆疊，藉此提升生產速率，以及降低生產成本，並提升晶片的可堆疊層數及晶片結合效果。
為達到上述的創作目的，本創作所採用的技術手段為設計一種立式晶片堆疊裝置，其包含有：一自掀單元；一取放單元，其係相鄰於該自掀單元；以及一承接單元，其係相鄰於該取放單元；其中，至少一晶片係位於該自掀單元，該自掀單元係將該至少一晶片翻轉90度，以使該至少一晶片成為立式型態，該取放單元將已成為立式型態之至少一晶片交接至該承接單元，該自掀單元再次將另一至少一晶片翻轉90度，以使該另一至少一晶片成為立式型態，該取放單元係將已成為立式型態之另一至少一晶片側向疊設於位於該承接單元之該至少一晶片。
本創作復提供一種立式晶片堆疊方法，其步驟包含有：使晶片成為立式型態，至少一晶片係被翻轉90度，以使該至少一晶片成為立式型態；取放單元吸取已成為立式型態之晶片，一取放單元吸取至少一已成為立式型態之晶片，並將該晶片移動至一承接單元之位置；將晶片放置於承接單元，該取放單元之該晶片交接至該承接單元；再次使晶片成為立式型態，另一至少一晶片係被翻轉90度，以使該另一至少一晶片成為立式型態；取放單元再次吸取已成為立式型態之晶片，該取放單元吸取該另一至少一已成為立式型態之晶片，並移動至該承接取放單元具有晶片之位置；以及將另一晶片側向堆疊於位於承接單元之晶片，該取放單元之該晶片係側向疊設於位於該承接單元之晶片。
於一實施例，一第一視覺單元係擷取該承接單元之影像資訊，並將該影像資訊提供給該取放單元與該承接單元；於該將晶 片放置於承接單元之步驟中，該承接單元依據該第一視覺單元之影像資訊，調整該承接單元相對於吸取有該晶片之該取放單元的位置；若該承接單元之位置已可確認該晶片係可放置於該承接單元，該承接單元係側向移動，而使該晶片放置或黏附至該承接單元；該第一視覺單元係能夠同時或不同時對該承接單元與該取放單元之該晶片進行對位。
於一實施例，一第一視覺單元係擷取位於該承接單元的晶片之影像資訊，並提供該承接單元與該取放單元；於該另一晶片堆疊於位於承接單元之晶片之步驟中，該承接單元依據該第一視覺單元之影像資訊，調整位於該承接單元之晶片相對於該取放單元之該晶片的位置；若已確認位於該取放單元之該晶片係可疊設於該承接單元之晶片，該承接單元係側向移動，以使該取放單元之該晶片係側向堆疊位於該承接單元之晶片；該第一視覺單元係能夠同時或不同時對該承接單元之該晶片與該取放單元之該晶片進行對位。
綜合上述，本發明之晶片堆疊裝置及其方法，其係將晶片翻轉90度，以使晶片為立式型態，再將已翻轉之晶片依序側向堆疊，藉此晶片堆疊速率係可提升，並能降低生產成本與提升生產效率，並擴大晶片堆疊的層數。
10‧‧‧自掀單元
100‧‧‧自掀載台
101‧‧‧自掀移動模組
11‧‧‧取放單元
110‧‧‧吸取模組
111‧‧‧取放旋轉模組
12‧‧‧承接單元
120‧‧‧承接載台
121‧‧‧承接位移模組
13‧‧‧第一視覺單元
14‧‧‧第二視覺單元
15‧‧‧晶片
16‧‧‧供應單元
160‧‧‧供應吸取模組
161‧‧‧載台
162‧‧‧頂針
17‧‧‧第三視覺單元
20‧‧‧自掀單元
21‧‧‧取放單元
22‧‧‧承接單元
220‧‧‧承接載台
23‧‧‧第一視覺單元
230‧‧‧鏡模組
231‧‧‧擷像模組
24‧‧‧第二視覺單元
25‧‧‧晶片
26‧‧‧供應單元
27‧‧‧第三視覺單元
S1~S7‧‧‧步驟
第1圖為本發明之一種立式晶片堆疊裝置之第一實施例之示意圖。
第2圖為本發明之一種立式晶片堆疊裝置之第一實施例之又一示意圖。
第3圖為本發明之一種立式晶片堆疊裝置之第二實施例之示意圖。
第4圖為本發明之一種立式晶片堆疊方法之流程示意圖。
以下係藉由特定的具體實施例說明本發明之實施方式，所屬技術領域中具有通常知識者可由本說明書所揭示之內容，輕易地瞭解本發明之其他優點與功效。
請配合參考第1圖所示，本發明係一種立式晶片堆疊裝置之第一實施例，其包含有一自掀單元10、一取放單元11、一承接單元12、一第一視覺單元13、一第二視覺單元14、一供應單元16與一第三視覺單元17。
自掀單元10具有一自掀載台100與一自掀移動模組101。自掀移動模組101係耦接自掀載台100。
取放單元11係相鄰於自掀單元10。取放單元11具有至少二吸取模組110與一取放旋轉模組111。吸取模組110係設於取放旋轉模組111。
承接單元12係相鄰於取放單元11。承接單元12具有一承接載台120與一承接位移模組121。承接載台120係位於承接位移模組121。
第一視覺單元13係位於取放單元11的下方，並相對於承接載台120。
第二視覺單元14係位於自掀單元10的上方。
供應單元16係相鄰於自掀單元10。供應單元16具有至少一供應吸取模組160、一載台161與至少一頂針162。載台161係供至少一晶片15設置。頂針162係設於載台161的內部，以頂出位於載台161之晶片15。供應吸取模組160係位於載台161的上方，以吸取位於載台161之晶片15，並將晶片15移動至自掀單元10。
第三視覺單元17係位於載台161的上方。
請配合參考第3圖所示，本發明之立式晶片堆疊裝置之第二實施例，其包含有一自掀單元20、一取放單元21、一承接單元22、一第一視覺單元23、一第二視覺單元24、一供應單元26與一第三視覺單元27。
於本實施例中之自掀單元20、取放單元21、承接單元22、第二視覺單元24、供應單元26與第三視覺單元27係如上述之第一 實施例，故不於此多贅述，特先陳明。
第一視覺單元23具有一鏡模組230與一擷像模組231。鏡模組230係位於取放單元21的下方，並面對於承接載台220。擷像模組231係位於取放單元21的上方，並相對於鏡模組230。
請配合參考第4圖所示，本發明係一種晶片堆疊方法，其步驟包含有：步驟S1，提供晶片。如第1圖所示，第三視覺單元17係擷取位於載台161之晶片15的影像資訊，並將影像資訊傳送給供應吸取模組160與頂針162。頂針162依據影像資訊，以使頂針162頂出所欲頂出之至少一晶片15。供應吸取模組160依據影像資訊，以吸取被頂出且欲被吸取之晶片15，並將晶片15由載台161放置於自掀載台100。
步驟S2，使晶片成為立式型態。如第2圖所示，至少一晶片15係位於自掀載台100。自掀移動模組101係翻轉自掀載台100，以使自掀載台100相對於自掀移動模組101翻轉90度，並且平行於吸取模組110。當自掀載台100翻轉90度後，位於自掀載台100之晶片15亦翻轉90度成為立式型態。
步驟S3，取放單元吸取已成為立式型態之晶片。第二視覺單元14係擷取自掀載台100上的晶片15之影像資訊，並將該影像資訊傳送給自掀移動模組101進行位置的補正，使晶片15能以正確的位置交給取放單元11，而取放單元11能吸取位置補正且已成為立式型態的晶片15。取放旋轉模組111係將吸取有晶片15之吸取模組110轉動至承接單元12之位置。
如第2圖所示，第一視覺單元13係擷取承接載台120，並將影像資訊提供給取放單元11與承接單元12。
另外，第一視覺單元13係能夠同時或不同時對承接載台120與取放單元11之晶片15進行對位。
請再配合參考第3圖所示，於本實施例中，擷像模組231係擷取位於鏡模組230之影像資訊，該影像資訊係為承接載台220或取放單元21之晶片25之影像資訊。
步驟S4，將晶片放置於承接單元。如第2圖所示，承接單元12接收第一視覺單元13之影像資訊，以使承接位移模組121調整承接載台120相對於吸取有晶片15之吸取模組110的位置。承接位移模組係側向移動，以使晶片15被放置或黏附至承接載台120上。
如第3圖所示，取放單元21係接收第一視覺單元23之擷像模組231的影像資訊，承接單元22係側向移動，以使取放單元21之晶片25被黏附或放置至承接載台220。
步驟S5，再次使晶片成為立式型態。自掀載台100再次翻轉晶片15，以使晶片15成為立式型態。如步驟S1所述，供應單元16再將晶片15提供給自掀載台100。如步驟S2所述，第二視覺單元14係擷取晶片15之影像資訊，並將該影像資訊傳送給取放單元11。
步驟S6，取放單元再次吸取已成為立式型態之晶片。如步驟S3所述，自掀單元10補正其相對於取放單元11之位置，以使取放單元11能吸取位置補正且已成為立式型態的晶片15。取放單元11接收第二視覺單元14之影像資訊，並使吸取模組110吸取位於自掀載台100之晶片15。吸取有晶片15之吸取模組110係被取放轉動模組111轉動至承接單元12之位置。
如第2圖所所示，第一視覺單元13係擷取位於承接載台120的晶片15之影像資訊，並將影像資訊提供給取放單元11與承接單元12。
進一步說明，第一視覺單元13係擷取承接載台120或其已存在的晶片15之影像資訊，並將影像資訊提供給取放單元11與承接單元12。
另外，第一視覺單元13係能夠同時對承接載台120之晶片15與取放單元11之晶片15進行對位。
如第3圖所示，擷像模組231係擷取位於鏡模組230之影像資訊，該影像資訊係為位於承接載台220的晶片25之影像資訊。
步驟S7，將另一成為立式型態之晶片側向疊設於位於承接單 元之晶片。如第1圖所示，如步驟S4所述，承接單元12係接收第一視覺單元13之影像資訊。若位於承接單元12之晶片15的位置未相對於位於取放單元11之晶片15，則承接單元12調整其位置，直至確認位於取放單元11之晶片15係可側向疊設於位於承接單元12之晶片15。承接位移模組121係側向移動，而使晶片15被放置或黏附至承接單元12之晶片15。
若承接單元12所接收的第一視覺單元13之影像資訊係表示承接單元12之晶片15已就準確的堆疊位置，則承接單元12不調整其位置。承接位移模組121係側向移動，以使晶片15被放置或黏附至位於承接單元上12之晶片15。
若位於承接載台120之晶片15已堆疊至一預定數量，則停止。
若位於承接載台120之晶片15未堆疊至預定數量，則回到步驟S5。
綜合上述，本發明之晶片堆疊裝置及其方法，其係先將晶片翻轉90度，以使晶片成為立式型態，再依序將已成為立式型態之晶片側向堆疊再一起，藉此提升晶片堆疊的速率，而達到降低成本與提升生產效率的效果。
另外，自掀單元可調整相對於取放單元的位置，藉此可使自掀單元能準確地將對位於取放單元，並可確實將晶片放置於取放單元之預設位置。
以上所述之具體實施例，僅係用於例釋本發明之特點及功效，而非用於限定本發明之可實施範疇，於未脫離本發明上揭之精神與技術範疇下，任何運用本發明所揭示內容而完成之等效改變及修飾，均仍應為下述之申請專利範圍所涵蓋。

Claims (19)

  1. 一種立式晶片堆疊裝置，其包含有：一自掀單元；一取放單元，其係相鄰於該自掀單元；以及一承接單元，其係相鄰於該取放單元；其中，至少一晶片係位於該自掀單元，該自掀單元係將該至少一晶片翻轉90度，以使該至少一晶片成為立式型態，該取放單元將已成為立式型態之該至少一晶片交接至該承接單元，該自掀單元再次將另一至少一晶片翻轉90度，以使該另一至少一晶片成為立式型態，該取放單元係將已成為立式型態之該另一至少一成為立式型態的晶片側向疊設於位於該承接單元之該至少一晶片。
  2. 如申請專利範圍第1項所述之立式晶片堆疊裝置，其中該自掀單元具有一自掀載台與一自掀移動模組，該自掀移動模組係耦接該自掀載台。
  3. 如申請專利範圍第1項所述之立式晶片堆疊裝置，其中該取放裝置具有至少二吸取模組與一取放旋轉模組，該至少二吸取模組係設於該取放旋轉模組。
  4. 如申請專利範圍第1項所述之立式晶片堆疊裝置，其中該承接單元具有一承接載台與一承接位移模組，該承接載台係位於該承接位移模組。
  5. 如申請專利範圍第4項所述之立式晶片堆疊裝置，其更包含有一第一視覺單元，該第一視覺單元係位於該取放單元的下方，並且相對於該承接載台。
  6. 如申請專利範圍第5項所述之立式晶片堆疊裝置，其中該第一視覺單元係能夠同時或不同時對該承接載台之該晶片與該取放單元之該晶片進行對位；或者，該第一視覺單元係能夠同時或不同時對該承接載台與該取放單元之該晶片進行對位。
  7. 如申請專利範圍第4項所述之立式晶片堆疊裝置，其包含具有一第一視覺單元，該第一視覺單元具有一擷像模組與一鏡模組，該鏡模組係位於該取放單元的下方，並且相對於該承接載台；該擷像模組係位於該取放單元的上方，並且相對於該鏡模組。
  8. 如申請專利範圍第7項所述之立式晶片堆疊裝置，其中該第一視覺單元係能夠同時或不同時對該承接載台之該晶片與該取放單元之該晶片進行對位；或者，該第一視覺單元係能夠同時或不同時對該承接單元與該取放單元之該晶片進行對位。
  9. 如申請專利範圍第1項所述之立式晶片堆疊裝置，其更包含有一第二視覺單元，該第二視覺單元係位於該自掀單元的上方。
  10. 如申請專利範圍第1項所述之立式晶片堆疊裝置，其包含有一供應單元與一第三視覺單元，該供應單元係相鄰於該自掀單元，該第三視覺單元係位於該供應單元的上方。
  11. 請專利範圍第10項所述之立式晶片堆疊裝置，其中該供應單元具有一載台、至少一頂針與至少一供應吸取模組，該載台係相鄰於該自掀單元，該頂針係設於該載台的內部，該供應吸取模組係位於該載台的上方。
  12. 一種立式晶片堆疊方法，其步驟包含有：使晶片成為立式型態，至少一晶片係被翻轉90度，以使該至少一晶片成為立式型態；取放單元吸取已成為立式型態之晶片，一取放單元吸取該至少一已成為立式型態之晶片，並將該晶片移動至一承接單元之位置；將晶片放置於承接單元，該取放單元之該晶片交接至該承接單元；再次使晶片成為立式型態，另一至少一晶片係被翻轉90度，以使該另一至少一晶片成為立式型態；取放單元再次吸取已成為立式型態之晶片，該取放單元吸取該另一至少一已成為立式型態之晶片，並移動至該承接單元具有晶片之位置；以及將另一成為立式型態之晶片側向堆疊於位於承接單元之晶片，該取放單元之該晶片係側向疊設於位於該承接單元之晶片。
  13. 如申請專利範圍第12項所述之立式晶片堆疊方法，其中於該晶片放置於位於承接單元之晶片之步驟中，若位於該承接單元之晶片已堆疊至一預定數量，則停止；或者若位於該承接單元之晶片未堆疊至該預定數量，則回到該再次使晶片成為立式型態之步驟。
  14. 如申請專利範圍第12項所述之立式晶片堆疊方法，其中於該使晶片成為立式型態之步驟中，至少一晶片係位於一自掀單元之自掀載台，該自掀載台係翻轉90度，以使該至少一晶片翻轉90度。
  15. 如申請專利範圍第12項所述之立式晶片堆疊方法，其中於該取放單元吸取已成為立式型態之晶片之步驟中，一第一視覺單元係擷取該承接單元之影像資訊，並將該影像資訊提供給該取放單元與該承接單元；於該將晶片放置於承接單元之步驟中，該承接單元依據該第一視覺單元之影像資訊，調整該承接單元相對於吸取有該晶片之該取放單元的位置；若該承接單元之位置已可確認該晶片係可放置於該承接單元，該承接單元係側向移動，而使該晶片被放置或黏附至該承接單元；該第一視覺單元係能夠同時或不同時對該承接單元與該取放單元之該晶片進行對位。
  16. 如申請專利範圍第12項所述之立式晶片堆疊方法，其中於該取放單元再次吸取已成為立式型態之晶片之步驟中，一第一視覺單元係擷取位於該承接單元的晶片之影像資訊，並提供該承接單元與該取放單元；於該另一晶片堆疊於位於承接單元之晶片之步驟中，該承接單元依據該第一視覺單元之影像資訊，調整位於該承接單元之晶片相對於該取放單元之該晶片的位置；若已確認位於該取放單元之該晶片係可疊設於該承接單元之晶片，該承接單元係側向移動，以使該取放單元之該晶片係側向堆疊位於該承接單元之晶片；該第一視覺單元係能夠同時或不同時對該承接單元之該晶片與該取放單元之該晶片進行對位。
  17. 如申請專利範圍第12項所述之立式晶片堆疊方法，其中於該取放單元吸取已成為立式型態之晶片之步驟中，一第二視覺單元係擷取位於該自掀單元的晶片之影像資訊，並將該影像資訊傳送給該自掀單元，以進行位置的補正，而使該取放單元吸取位置補正且已翻轉的該晶片。
  18. 如申請專利範圍第14項所述之立式晶片堆疊方法，其更具有一提供晶片之步驟，一供應單元係將該晶片提供給該自掀載台。
  19. 如申請專利範圍第18項所述之晶片堆疊方法，其中該供應單元具有一載台、至少一頂針、至少一供應吸取模組，該頂針係位於該載台的內部，該載台係供至少一晶片設置，一第三視覺單元係擷取位於該載台之晶片的影像資訊，並將該影像資訊提供給該頂針與該供應吸取模組，該頂針依據該影像資訊頂出所欲頂出之晶片，該供應吸取模組依據該影像資訊，以吸取被頂出且欲被吸取之晶片，並將該晶片由該載台放置於該自掀單元。
TW106114523A 2017-05-02 2017-05-02 立式晶片堆疊裝置及其方法 TWI621154B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106114523A TWI621154B (zh) 2017-05-02 2017-05-02 立式晶片堆疊裝置及其方法
CN201710463758.2A CN108807218B (zh) 2017-05-02 2017-06-19 立式芯片堆栈装置及其方法
US15/964,165 US10438917B2 (en) 2017-05-02 2018-04-27 Vertically die-stacked bonder and method using the same
US16/549,260 US10643968B2 (en) 2017-05-02 2019-08-23 Vertically die-stacked bonder and method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106114523A TWI621154B (zh) 2017-05-02 2017-05-02 立式晶片堆疊裝置及其方法

Publications (2)

Publication Number Publication Date
TWI621154B true TWI621154B (zh) 2018-04-11
TW201843698A TW201843698A (zh) 2018-12-16

Family

ID=62640073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114523A TWI621154B (zh) 2017-05-02 2017-05-02 立式晶片堆疊裝置及其方法

Country Status (3)

Country Link
US (2) US10438917B2 (zh)
CN (1) CN108807218B (zh)
TW (1) TWI621154B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI700234B (zh) * 2019-08-30 2020-08-01 均華精密工業股份有限公司 晶粒挑揀裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170018530A1 (en) * 2012-06-25 2017-01-19 Bok Eng Cheah Multi-die semiconductor structure with intermediate vertical side chip and semiconductor package for same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280135B1 (en) * 1999-05-12 2001-08-28 Greene Line Manufacturing Company Automated rotary die storage and retrieval unit with complementary rotary die storage rack and complementary rotary die storage cart
JP5210052B2 (ja) * 2008-06-02 2013-06-12 ルネサスエレクトロニクス株式会社 半導体デバイスの製造方法
CN201887034U (zh) * 2010-11-19 2011-06-29 华中科技大学 具有翻转芯片功能的芯片吸取装置
CN103137502B (zh) * 2013-03-07 2015-12-09 苏州均华精密机械有限公司 芯片接合装置
WO2015072593A1 (ko) * 2013-11-14 2015-05-21 (주)정원기술 레이저 칩 본딩기의 칩 공급장치
CN203967060U (zh) * 2014-07-04 2014-11-26 格科微电子（上海）有限公司 图像传感器芯片的自动化封装系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170018530A1 (en) * 2012-06-25 2017-01-19 Bok Eng Cheah Multi-die semiconductor structure with intermediate vertical side chip and semiconductor package for same

Also Published As

Publication number Publication date
US20180323165A1 (en) 2018-11-08
US10438917B2 (en) 2019-10-08
US20190378811A1 (en) 2019-12-12
US10643968B2 (en) 2020-05-05
CN108807218A (zh) 2018-11-13
CN108807218B (zh) 2020-12-11
TW201843698A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
CN107359131B (zh) 芯片接合机以及接合方法
KR101625414B1 (ko) 패키지 온 패키지 반도체 디바이스를 테스트하는 장치 및 그 디바이스를 테스트 하는 방법
US7669317B2 (en) Method for reversing a chip vertically
US9966357B2 (en) Pick-and-place tool for packaging process
US7290331B2 (en) Component mounting apparatus and component mounting method
US20120210554A1 (en) Apparatus and method for picking up and mounting bare dies
US11551948B2 (en) Semiconductor manufacturing apparatus
TWI654674B (zh) 半導體製造裝置及半導體裝置的製造方法
JP2007019207A (ja) 部品実装装置および部品実装方法
US20130295721A1 (en) Apparatus to fabricate flip-chip packages and method of fabricating flip-chip packages using the same
CN108172532B (zh) 一种倒装芯片键合装置
CN115831815A (zh) 芯片贴装系统及其贴装方法
TWI621154B (zh) 立式晶片堆疊裝置及其方法
US8546802B2 (en) Pick-and-place tool for packaging process
JP6847206B2 (ja) ユニバーサルチップバッチボンディング装置及び方法
KR20170082992A (ko) 이송툴모듈 및 그를 가지는 소자핸들러
TWI692834B (zh) 電子零件的封裝裝置以及封裝方法
TW202139805A (zh) 提高精度與速度之接合裝置
TW201331599A (zh) 積體電路晶片測試系統
TWI703668B (zh) 大尺寸晶片接合裝置
KR20190118359A (ko) 듀얼 헤드 플립칩 본딩 장치
JP3995559B2 (ja) 半導体装置の製造方法およびそれに使用されるボンディング装置
KR101685910B1 (ko) 반도체 패키지 제조 방법
JP6596653B2 (ja) 部品実装装置および部品実装方法ならびに部品実装システム
KR20190118360A (ko) 듀얼 헤드 플립칩 본딩 방법