JP5210052B2

JP5210052B2 - 半導体デバイスの製造方法

Info

Publication number: JP5210052B2
Application number: JP2008144675A
Authority: JP
Inventors: 貴紀山本
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-06-02
Filing date: 2008-06-02
Publication date: 2013-06-12
Anticipated expiration: 2028-06-02
Also published as: US8455179B2; US20090297987A1; JP2009295614A; US20120225387A1; US8202685B2

Description

本発明は、半導体デバイスの製造方法に関し、特に、リソグラフィ工程でチップパターンを半導体ウェハ上に露光する際の半導体デバイスの製造方法に関する。

半導体デバイス（半導体チップ）の製造過程におけるリソグラフィ工程では、レチクル（マスク）に形成されたチップパターン（回路パターン）を、半導体ウェハ上のフォトレジストに繰り返し露光する縮小投影露光装置（ステッパ）が多く使用されている。レチクルには、複数個のチップを切り出すための矩形状の複数のチップパターンが形成されており、１ショット分としてパターニングされる。チップパターンの配置にあたっては、チップの製造コスト削減の観点から、半導体ウェハから得られる半導体デバイスの個数が最大となるようにチップパターンの配置が決定される。チップパターンの配置に関する技術として、以下のような技術が開示されている。

例えば、特許文献１では、半導体ウェハの素子形成有効領域において、複数の平行線を単位素子形成領域の第２線分の長さ寸法を配置間隔として配置して複数の平行線区分領域を形成し、各々の上記平行線区分領域において上記単位素子形成領域の取得数が最大となるように、他の上記平行線区分領域からは独立して個別的に配置し、当該それぞれの平行線区分領域における上記それぞれの単位素子形成領域の配置を、上記素子形成有効領域全体における配置として決定する方法が開示されている。

特許文献２では、半導体ウェハ上にダイ領域を形成する方法であって、半導体を横切って弦の方向に向かう、実質的に等間隔で互いに離れた平行なスクライブラインによる第１の組を設け、このスクライブラインによる第１の組と、各点において、第１のプラスの角度「θ」で、交差するとともに、半導体を横切って弦の方向に向かう、実質的に等間隔で互いに離れた平行なスクライブラインによる第２の組を設け、このスクライブラインによる第２の組と前記スクライブラインによる第１の組とが交差する各点において、第１の角度とは異なる第２のマイナスの角度「φ」で、前記スクライブラインによる第１の組と交差するとともに、前記半導体を横切って弦の方向に向かう、実質的に等間隔で互いに離れた平行なスクライブラインによる第３の組を設け、これらスクライブラインによる第１、第２、および第３の組により囲まれた複数の領域が、前記半導体ウェハ上に複数個のダイ領域を画成する方法が開示されている。

特許文献３では、レチクル上に形成されたマスクパターンを描写して基板上にチップパターンを形成する複数個のショット領域の配列を定めるためのショットマップ作成方法において、該複数個のショット領域にはそれぞれ複数個のチップを切り出すための該チップパターンが形成され、該基板上の有効露光領域内であってかつ有効基板領域内に位置するチップの数が最大となるように、該複数個のショット領域の配列を定める方法が開示されている。

特開２００６−４１００５号公報特開平６−９７２７９号公報特開２００１−２３０１８１号公報

特許文献１〜３に記載の方法では、比較的サイズが小さな半導体チップでは問題ないが、Ｘ方向、あるいはＹ方向のサイズが非常に大きなチップの場合（アスペクト比が大きいチップの場合）では、半導体ウェハの周縁部にチップが形成できない大きな領域が生じる不具合があった。特に、ＬＣＤ（Liquid Crystal Display；液晶ディスプレイ）に搭載される液晶用駆動ドライバは、パネル実装上の制約や液晶パネルの大型化等の理由から長辺方向のサイズが非常に大きな形状（アスペクト比が大きい矩形状）になってきており、この問題は顕著になっている。

本発明の主な課題は、液晶用駆動ドライバ等のアスペクト比が大きい矩形状の半導体デバイスに対して、半導体ウェハ１枚あたりの半導体デバイスの取得数の増加を図ることである。

本発明の第１の視点においては、リソグラフィ工程で半導体ウェハ上にチップパターンを露光する際の半導体デバイスの製造方法において、前記半導体ウェハ上に一方向の第１ショット領域のチップパターンを露光する第１の工程と、前記第１の工程で前記半導体ウェハ上の周縁部における前記第１ショット領域の全ての前記チップパターンが有効でない領域に対して、前記第１ショット領域を９０°回転させた第２ショット領域のチップパターンを露光する第２の工程と、を含むことを特徴とする。

本発明によれば、従来の方法ではチップパターンが形成できない半導体ウェハの周縁領域に対して、有効なチップパターンの露光（パターニング）ができるようになるため、半導体ウェハ１枚あたりのチップの取得数（有効チップ数）を増やしコストダウンを図ることができる。

本発明の実施形態に係る半導体デバイスの製造方法では、リソグラフィ工程で半導体ウェハ（図１の１）上にチップパターン（図１の２ｙ、２ｘ）を露光する際の半導体デバイスの製造方法において、前記半導体ウェハ（図１の１）上に一方向の第１ショット領域（図１の２）のチップパターン（図１の２ｙ、２ｘ）を露光する第１の工程と、前記第１の工程で前記半導体ウェハ（図１の１）上の周縁部における前記第１ショット領域（図１の２）の全ての前記チップパターンが有効でない領域に対して、前記第１ショット領域（図１の２）を９０°回転させた第２ショット領域（図１の３Ａ、３Ｂ）のチップパターン（図１の３ｘ、３ｙ）を露光する第２の工程と、を含む。

本発明の実施例１に係る半導体デバイスの製造方法について図面を用いて、従来例と比較しつつ説明する。図１は、本発明の実施例１に係る半導体デバイスの製造方法を説明するためのショットマップの一例を模式的に示した図である。図２は、本発明の実施例１に係る半導体デバイスの製造方法で用いるステッパの構成を模式的に示した図である。図４は、従来例に係る半導体デバイスの製造方法を説明するためのショットマップの一例を模式的に示した図である。

実施例１に係る半導体デバイスの製造方法は、リソグラフィ工程でチップパターン２ｙ、３ｙを半導体ウェハ１上のフォトレジスト（図示せず）に露光する段階に関する方法である（図１参照）。ここでは、図２に示すようなステッパ２０が用いられる。

ステッパ２０は、半導体ウェハ１を移動させてショット領域（図１の２、３Ａ、３Ｂ）ごとに縮小投影されたチップパターン（図１の２ｘ、２ｙ、３ｘ、３ｙ）を半導体ウェハ１全面に繰り返し露光する装置である。ステッパ２０は、光照射部２１と、レチクル２２と、レチクルステージ２３と、レンズ２４と、ウェハステージ２５と、制御部２６と、を有する。

光照射部２１は、レチクル２２に光を照射する部分であり、制御部２６によって照射が制御される。レチクル２２は、ショット領域（図１の２、３Ａ、３Ｂ）にあるチップパターン（図１の２ｘ、２ｙ、３ｘ、３ｙ）が拡大形成されたマスクパターン（図示せず）を有するマスクである。レチクルステージ２３は、レチクル２２を戴置するためのステージであり、制御部２６の制御によってレチクル２２を位置合わせ（回転含む）可能に構成されている。レンズ２４は、レチクル２２を透過した光線を縮小して半導体ウェハ１上にショット領域を形成するためのレンズである。ウェハステージ２５は、半導体ウェハ１を戴置するためのステージであり、制御部２６の制御によって半導体ウェハ１を位置合わせ（回転含む）可能に構成されている。制御部２６は、光照射部２１の照射を制御するとともに、レチクル２２及び半導体ウェハ１を位置合わせするためにレチクルステージ２３及びウェハステージ２５を制御する部分である。

半導体ウェハ１は、略円形状に形成されており、端部の一部には平面状のオリエンテーションフラット１ｂが形成されている（図１参照）。オリエンテーションフラット１ｂは、ショット領域２、３Ａ、３Ｂとレチクル（図２の２２）のマスクパターンとの位置合わせを行うために用いられる。半導体ウェハ１は、損傷を受ける可能性が高い周縁領域を除くようにして、その内側に半導体デバイス（半導体チップ）を形成可能な領域として有効ウェハ領域１ａを有する。なお、半導体ウェハ１は、リソグラフィ工程において、ステッパ（図２の２０）による露光前にフォトレジスト（図示せず）が形成され、露光後に現像、エッチング、フォトレジスト除去が行われることになる。半導体ウェハ１上のフォトレジストを露光する工程は、以下のようにして行われる。

まず、第１ショット領域２のチップパターン２ｘ、２ｙを半導体ウェハ１上に露光する（ステップＡ１）。ここでは、レチクル（図２の２２）を第１の方向に固定して、半導体ウェハ１を移動（Ｘ軸、Ｙ軸方向の移動）させて第１ショット領域２ごとに、縮小投影されたチップパターン２ｘ、２ｙを、半導体ウェハ１上のフォトレジスト（図示せず）に繰り返し露光する。ステップＡ１は、従来例（図４参照）と同様である。

ここで、第１ショット領域２は、第１の方向のレチクル（図２の２２）に基づいて露光されたショット領域である。第１ショット領域２内には、同じパターンのチップパターン（２ｘ、２ｙ）が５個、配されている。チップパターン（２ｘ、２ｙ）は、液晶用駆動ドライバのようにＸ軸方向（図１の横方向）とＹ軸方向（図１の縦方向）のサイズが非常に大きな矩形状（アスペクト比（長辺／短辺）が少なくとも２以上の矩形状）の領域内に形成されたパターンである。チップパターン（２ｘ、２ｙ）のうち、半導体ウェハ１の有効ウェハ領域１ａ内に配置されたものは有効チップパターン２ｙであり、有効ウェハ領域１ａの境界線と抵触するものは非有効チップパターン２ｘとなる。なお、露光する際、第１ショット領域２内のチップパターンの全てが非有効チップパターン２ｘとなる場合（例えば、図４の第１ショット領域２Ａ、２Ｂの場合）、その領域には露光されない。

次に、半導体ウェハ１の周縁部に第１ショット領域２の全てが非有効チップパターン２ｘとなる領域に対して、第１ショット領域２を９０°回転させた第２ショット領域３Ａ、３Ｂのチップパターン３ｘ、３ｙを半導体ウェハ１上に露光する（ステップＡ２）。ここでは、レチクル（図２の２２）を第１の方向に固定したまま、半導体ウェハ１を９０°回転させ、その後、半導体ウェハ１を移動（Ｘ軸、Ｙ軸方向の移動）させて第２ショット領域３Ａ、３Ｂごとに、縮小投影されたチップパターン３ｘ、３ｙを、半導体ウェハ１上のフォトレジスト（図示せず）のうちステップＡ１で露光されていない領域に露光する。

ここで、第２ショット領域３Ａ、３Ｂは、第１ショット領域２を９０°回転して配置した領域であり、ステップＡ１の露光では第１ショット領域２内の全てが非有効チップパターン２ｘとなるがステップＡ２の露光では第２ショット領域３Ａ、３Ｂ内の一部のチップパターンが有効チップパターン３ｙとなる領域である。第２ショット領域３Ａ、３Ｂ内には、第１ショット領域２と同様に、同じパターンのチップパターン（３ｘ、３ｙ）が５個、配されている。チップパターン（３ｘ、３ｙ）は、液晶用駆動ドライバのようにＸ軸方向（図１の横方向）とＹ軸方向（図１の縦方向）のサイズが非常に大きな矩形状（アスペクト比（長辺／短辺）が少なくとも２以上の矩形状）の領域内に形成されたパターンである。チップパターン（３ｘ、３ｙ）のうち、半導体ウェハ１の有効ウェハ領域１ａ内に配置されたものは有効チップパターン３ｙであり、有効ウェハ領域１ａの境界線と抵触するものは非有効チップパターン３ｘとなる。なお、露光する際、第２ショット領域３Ａ、３Ｂ内のチップパターンの全てが非有効チップパターン２ｘとなる場合、その領域には露光されない。

実施例１によれば、液晶用駆動ドライバ等のアスペクト比が大きい矩形状の半導体デバイス（半導体チップ）の場合でも、半導体ウェハ１枚あたりの有効チップパターン２ｙ、３ｙの数が増加するので（図１の例では２個増加）、半導体ウェハ１枚あたりの半導体デバイスの取得数を増加させることができる。

なお、実施例１の説明では、ショット領域を９０°回転させて露光する方法として、レチクル２２を第１の方向に固定したまま、第１の方向で露光した後、ウェハステージ２５上の半導体ウェハ１を９０°回転させて第２の方向で露光しているが、半導体ウェハ１を９０°回転させないで、レチクル２２を第１の方向で露光した後、レチクル２２を９０°回転させて第２の方向で露光してしてもよい。

本発明の実施例２に係る半導体デバイスの製造方法について図面を用いて説明する。図３は、本発明の実施例２に係る半導体デバイスの製造方法を説明するためのショットマップの一例を模式的に示した図である。

実施例２に係る半導体デバイスの製造方法では、実施例１（図１参照）のチップパターンのサイズよりも小さくしたものである。実施例２では、実施例１のステップＡ１、ステップＡ２と同様な露光を行うが、実施例１のようにオリエンテーションフラット（図１の１ｂ）の反対側の弧と一辺（第１ショット領域２群の端部の一辺）によって囲まれた領域についてのみ有効チップパターン（図１の３ｙ）が形成可能な第２ショット領域（図１の３Ａ、３Ｂ）のチップパターン（図１の３ｘ、３ｙ）を露光するのではなく、弧と二辺（第１ショット領域１２群の端部の直角をなす二辺）によって囲まれた領域についても有効チップパターン１３ｙが形成可能な第２ショット領域１３Ａ、１３Ｂのチップパターン１３ｘ、１３ｙを露光している。

実施例２によれば、チップサイズによっては、オリエンテーションフラット１ｂの反対側の弧と一辺によって囲まれた領域だけではなく、弧と二辺によって囲まれた領域についても有効チップパターン１３ｙ形成できるので、半導体ウェハ１枚あたりの半導体デバイスの取得数を増加させることができる。

本発明の実施例１に係る半導体デバイスの製造方法を説明するためのショットマップの一例を模式的に示した図である。本発明の実施例１に係る半導体デバイスの製造方法で用いるステッパの構成を模式的に示した図である。本発明の実施例２に係る半導体デバイスの製造方法を説明するためのショットマップの一例を模式的に示した図である。従来例に係る半導体デバイスの製造方法を説明するためのショットマップの一例を模式的に示した図である。

符号の説明

１半導体ウェハ
１ａ有効ウェハ領域
１ｂオリエンレーションフラット
２、２Ａ、２Ｂ第１ショット領域
２ｘ非有効チップパターン
２ｙ有効チップパターン
３Ａ、３Ｂ第２ショット領域
３ｘ非有効チップパターン
３ｙ有効チップパターン
１２第１ショット領域
１２ｘ非有効チップパターン
１２ｙ有効チップパターン
１３Ａ、１３Ｂ第２ショット領域
１３ｘ非有効チップパターン
１３ｙ有効チップパターン
２０ステッパ（縮小投影露光装置）
２１光照射部
２２レチクル
２３レチクルステージ
２４レンズ
２５ウェハステージ
２６制御部

Claims

リソグラフィ工程で半導体ウェハ上にチップパターンを露光する際の半導体デバイスの製造方法において、
前記半導体ウェハ上に一方向の第１ショット領域のチップパターンを露光する第１の工程と、
前記第１の工程で前記半導体ウェハ上の周縁部における前記第１ショット領域の全ての前記チップパターンが有効でない領域に対して、前記第１ショット領域を９０°回転させた第２ショット領域のチップパターンを露光する第２の工程と、
を含むことを特徴とする半導体デバイスの製造方法。
前記第１の工程では、前記半導体ウェハにおける有効なチップパターンを形成可能な有効ウェハ領域にて、前記第１ショット領域の少なくとも１個のチップパターンが有効である場合のみ、前記第１ショット領域のチップパターンを露光することを特徴とする請求項１記載の半導体デバイスの製造方法。
前記第２の工程では、前記半導体ウェハにおける有効なチップパターンを形成可能な有効ウェハ領域にて、前記第２ショット領域の少なくとも１個のチップパターンが有効である場合のみ、前記第２ショット領域のチップパターンを露光することを特徴とする請求項１又は２記載の半導体デバイスの製造方法。
前記第２の工程では、前記チップパターンに係るマスクパターンを有するレチクルを固定したまま、ウェハステージに載置された前記半導体ウェハを９０°回転させて前記第２ショット領域のチップパターンを露光することを特徴とする請求項１乃至３のいずれか一に記載の半導体デバイスの製造方法。
前記第２の工程では、前記半導体ウェハを回転させないで、前記チップパターンに係るマスクパターンを有するレチクルを９０°回転させて前記第２ショット領域のチップパターンを露光することを特徴とする請求項１乃至３のいずれか一に記載の半導体デバイスの製造方法。
前記チップパターンは、アスペクト比が２以上の矩形状の領域内に形成されたパターンであることを特徴とする請求項１乃至５のいずれか一に記載の半導体デバイスの製造方法。
前記チップパターンは、液晶用駆動ドライバの回路パターンであることを特徴とする請求項６記載の半導体デバイスの製造方法。