JP2006100791A - ウェハ及びレチクル並びにそのウェハとレチクルを用いた露光方法 - Google Patents
ウェハ及びレチクル並びにそのウェハとレチクルを用いた露光方法 Download PDFInfo
- Publication number
- JP2006100791A JP2006100791A JP2005217249A JP2005217249A JP2006100791A JP 2006100791 A JP2006100791 A JP 2006100791A JP 2005217249 A JP2005217249 A JP 2005217249A JP 2005217249 A JP2005217249 A JP 2005217249A JP 2006100791 A JP2006100791 A JP 2006100791A
- Authority
- JP
- Japan
- Prior art keywords
- region
- exposure
- semiconductor wafer
- reticle
- device chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】1つのブランク領域6には、金属膜で形成されたアライメントマーク12が形成されている。また、ブランク領域6におけるスクライブライン8と交差する全ての領域にはアライメントマーク12が存在しないスクライブ領域10が形成されている。スクライブ領域10はスクライブライン8と同じ幅に形成されている。アライメントマーク12はスクライブ領域10によって4つに分割されている。
【選択図】図1
Description
ブランク領域のスクライブラインと交差する全ての領域にアライメントマークの存在しないスクライブ領域を備えているようにしたので、金属膜からなるアライメントマークを切断することなくダイシングを行なうことができる。
スクライブ領域をスクライブラインと同じ幅を持つライン状の領域とすることで、スクライブ領域のパターニングをスクライブラインのパターニングと同様に行なうことができるので、加工が容易になる。
その原因としては、ブランク領域のスクライブライン以外の部分で、例えばアルミニウムやアルミニウム合金等の金属膜の占める面積が、デバイスチップにおいて金属膜の占める面積と著しく異なる(凹凸量が異なる)ために、研磨レート差を生じさせることが挙げられる。そして、その影響範囲は、ブランク領域近傍に配置されているデバイスチップにまで到達する。
ブランク領域内に配置されるアライメントマークは複数の金属膜パターンから形成されており、それぞれの上記金属膜パターンが互いに分離して、又は少なくとも1つの上記金属膜パターンが他の金属膜パターンに連続して配置されているようにすれば、例えばブランク領域内における金属膜の面積比率をデバイスチップ領域内における金属膜の面積比率に近づけることができ、CMPプロセスなどの表面平坦化プロセスにおいて、ブランク領域の近傍のデバイスチップ領域とその他の領域のデバイスチップ領域の表面研磨レートを同程度のものにすることができるので、ブランク領域の近傍のデバイスチップ領域とその他の領域のデバイスチップ領域との電気的特性の変動を抑制することができる。
ここで、「複数のデバイスチップ領域が1列に並んで配置された大きさ」とは、隣り合うデバイスチップ領域の間のスクライブラインの幅も含んでいる。
ブランク領域の大きさを、1つのデバイスチップ領域と同じ又は複数のデバイスチップ領域が1列に並んで配置された大きさと同じにすれば、ブランク領域の大きさを必要最小限にすることができ、半導体ウェハ内にデバイスチップ領域をより多く形成することができる。
光透過性の基板上に、本発明の半導体ウェハのデバイスチップ領域に対して露光を行なうためのデバイスチップ形成用領域を少なくとも備えた第1露光領域と、本発明の半導体ウェハのブランク領域のアライメントマークを形成するためのアライメントマーク形成用領域を少なくとも備えた第2露光領域と、を備えているようにしたので、レチクルを交換することなく、1枚のレチクルで、デバイスチップ形成領域とブランク領域に対して露光を行なうことができる。
第1露光領域と第2露光領域の間に遮光領域がない場合、例えば遮光用ブラインドによって第2露光領域に対する光を遮断するときに、遮光用ブラインドとレチクルとの位置合せずれが発生すると、第2露光領域の一部に光が照射されてしまい、半導体ウェハの露光すべきでない領域に第2露光領域の一部からの透過光が照射されてしまうという不具合が発生する。
そこで、本発明のレチクルにおいて、第1露光領域と第2露光領域の間に遮光領域を備えているようにすれば、レチクルと遮光用ブラインドとの位置合せずれが発生しても、遮光すべき領域からの透過光が半導体ウェハに照射されるのを防止することができる。
アライメントマーク形成用領域がデバイスチップ形成用領域と同じ大きさであれば、半導体ウェハ上でのデバイスチップ領域とブランク領域の配置が簡単になる。そして、第2露光領域に1つのアライメントマーク形成用領域が配置されているか又は複数のアライメントマーク形成用領域が1列に並んで配置されているようにすれば、ブランク領域の面積を必要最小限にすることができるため、同じレチクルサイズでは第1露光領域の面積を最大にすることができ、1回の露光動作で露光できるデバイスチップ領域の個数が最大になる。
本発明のレチクルを用い、第1露光領域からの透過光を半導体ウェハ上に照射して露光を行なう場合は第2露光領域からの透過光を遮断し、第2露光領域からの透過光を半導体ウェハ上に照射して露光を行なう場合は第1露光領域からの透過光を遮断するようにしたので、レチクルを交換することなく、1枚のレチクルでデバイスチップ領域とブランク領域の露光を行なうことができる。
(A)に示すように、半導体ウェハ2は、シリコン基板の面上にデバイスチップを形成するためのデバイスチップ領域4が複数形成され、マトリクス状に配置されている。また、これらのデバイスチップ領域4をそれぞれに分離するために、ダイシング用のスクライブライン8が格子状に設けられている。斜線で示す領域6は、デバイスパターンを形成しないブランク領域であり、ブランク領域6は半導体ウェハ2の3つの領域に互いに間隔をもって設けられている。
これに伴い、4つに分割されたアライメントマーク12のうちの1つの大きさが、1つのデバイスチップ領域4の大きさよりも小さくても大きくてもよいが、アライメントマーク12を用いてアライメントを行なう、例えばレーザートリミング装置などの装置で認識することができる程度の大きさ、例えば図1(A)において上下方向(長手方向)に2.5mm以上が必要である。
アライメントマーク20として、例えばアルミニウムなどの金属膜が4つのデバイスチップ領域16に相当する領域にまたがって形成されている。アライメントマーク20は、レーザートリミングの際の画像による直交合わせで、明暗の画像コントラストに利用するため、図2に示すように、ブランク領域18内に形成されている。
ところが、従来の半導体ウェハ14のブランク領域18を通過するようにA−A’間でダイシングを行なった場合、ブランク領域18内に形成されているアライメントマーク20を切断しなければならない。アライメントマーク20を切断することにより、ダイシングカッターに金属膜が付着し、ダイシングカッターの切断性が低下し、シリコン基板の表面に形成された絶縁膜にクラックが発生するといった不具合が生じる。
(B)に示されているアライメントマーク12は、正方形に形成された複数の金属膜パターン11がそれぞれ他の金属膜パターン11と角部において接点をもつ、チェッカーフラッグ状に配置されている。それぞれの金属膜パターン11の1辺は、例えば10μm以下となっている。
(C)に示されているアライメントマーク12は、この領域内の周縁部を囲むように4つの長方形の金属膜パターン11が配置され、それら4つの金属膜パターン11は互いに連続であり、さらに、その内側で格子状をなすように複数の長方形の金属膜パターン11が縦横に配置されて、他の金属膜パターン11に接している。即ち、1辺の長さが例えば10μm程度の正方形をなす開口部13を複数備えた格子状の金属膜パターン11が形成されている。
ブランク領域6は半導体ウェハ2の中央部の3つの領域に設けられているが、2以上の領域に設けられていれば半導体ウェハ2の位置と角度を調節することができる。
また、アライメントマーク12を形成する金属膜としては、アルミニウムやアルミニウム合金などの他、例えば銅など、他の金属材料であってもよい。
レチクル22は、例えばガラス基板などの透光性基板上に、半導体ウェハ2(図1を参照)のデバイスチップ領域4に対して露光を行なうための第1露光領域24と、ブランク領域6に対して露光を行なうための第2露光領域26を備えている。また、レチクル22には、第1露光領域24と第2露光領域26の間に、レチクル22と遮光用ブラインドとの位置合せずれを解消するための遮光領域27が設けられている。
第2露光領域26は、半導体ウェハ2におけるブランク領域6に露光を行なうために、4つのデバイスチップ領域4に相当するアライメントマーク12を形成するためのアライメントマーク形成用領域32とスクライブ領域10に相当するスクライブ領域形成用領域34が形成されている。
ここで、スクライブ領域形成用領域34の幅は、ダイシングの際に用いるダイシングカッターの幅よりも大きい幅以上である。
この実施例のレチクル22では、第1露光領域24において、少なくともスクライブライン形成用領域30は光を透過させないように例えばクロムによってマスクされている。また、第2露光領域26においても、少なくともスクライブ領域形成用領域34に光を透過させないように例えばクロムでマスクされている。
また、第2露光領域26のアライメントマーク形成用領域32において、特定の領域以外の領域は光を透過させないように、例えばクロムなどでマスクされている。
さらに、遮光領域27も、例えばクロムなどでマスクされている。
但し、この実施例はレチクルの光を透過させる領域と光を遮断する領域の一例であり、半導体ウェハ上に形成されているレジストによって逆になる場合もあり、本発明のレジストはこの実施例に限定されるものではない。
但し、この実施例のレチクル22では、第2露光領域に金属膜パターン形成用のパターンが形成されているが、本発明のレチクルは、第2露光領域に1つの金属膜で形成されるアライメントマーク12を形成するためのパターンが形成されているものであってもよい。
さらに、第2露光領域26に形成するアライメントマーク12の大きさをレーザートリミング装置などで認識可能な最小限の大きさとし、残りの領域にデバイスチップ形成用領域28を形成し、例えば図4に示したブランク領域6を形成するようにしてもよい。ブランク領域6内にデバイスチップ形成領域28を形成するようにすれば、1枚の半導体ウェハ2でより多くのデバイスチップを形成することができるようになるので、コストを低下させることができる。
図5に示したように、この実施例のレチクル22は、第1露光領域24と第2露光領域26が形成されており、第1露光領域24は半導体ウェハ2のデバイスチップ領域4にパターンを露光する際に用いられ、第2露光領域26は半導体ウェハ2のブランク領域6に対して露光を行なう際に用いられる。
露光装置としては、例えば図6に示されるように、レチクル22上面に対して光を照射するように光源38が配置されており、光源38とレチクル22の間にレチクル22面内の任意の領域に照射される光を遮断するための遮光用ブラインド40が配置されている。レチクル22の下方には、縮小投影レンズ41を介して半導体ウェハ2が配置されている。これにより、光源38からの光のうちレチクル22の任意の領域を透過した光は、縮小投影レンズ41によってレチクル22のパターンを例えば5分の1に縮小され、さらに平行光となって半導体ウェハ2の所定の領域に露光される。
遮光用ブラインド40は、例えば(B)に示すように、2枚のL字型遮光板40a,40bから構成されており、2枚のL字型遮光板40a,40bをスライドさせることで、任意の領域に照射される光を遮断することができるようになっている。
さらに、レチクル22を用いて露光を行なうことにより、半導体ウェハ2上全面に、アライメントマークや配線パターン等を形成するための金属膜を形成しても、写真製版処理及びエッチング処理を行なうことにより、スクライブ領域10に金属膜を残さないようにすることができるので、ダイシングカッターが金属膜を切断することなくダイシングを行なうことができるので、ダイシングカッターの切断性の低下や、それに起因した、半導体ウェハ2上の絶縁膜におけるクラックの発生を防止することができる(図1も参照)。
4 デバイスチップ領域
6 ブランク領域
8 スクライブライン
10 スクライブ領域
11 金属膜パターン
12 アライメントマーク
13 開口部
22 レチクル
24 第1露光領域
26 第2露光領域
27 遮光領域
28 デバイスチップ形成用領域
30 スクライブライン形成用領域
32 アライメントマーク形成用領域
34 スクライブ領域形成用領域
36 遮光領域
Claims (9)
- 基板と、前記基板上に形成された複数のデバイスチップ領域と、前記基板上に格子状に形成され、前記デバイスチップ領域をそれぞれに分けるために設けられたスクライブラインと、前記デバイスチップ領域とは異なる領域に設けられ、半導体ウェハの位置合せ用の金属膜からなるアライメントマークが少なくとも1つ形成されているブランク領域と、を備えた半導体ウェハにおいて、
前記ブランク領域の前記スクライブラインと交差する全ての領域には、前記アライメントマークの存在しないスクライブ領域を備えていることを特徴とする半導体ウェハ。 - 前記スクライブ領域は前記スクライブラインと同じ幅をもつライン状の領域である請求項1に記載の半導体ウェハ。
- 前記アライメントマークは複数の金属膜パターンから形成されており、それぞれの前記金属膜パターンが互いに分離して、又は少なくとも1つの前記金属膜パターンが他の金属膜パターンに連続して配置されている請求項1又は2に記載の半導体ウェハ。
- 前記ブランク領域は、1つの前記デバイスチップ領域と同じ大きさ又は複数の前記デバイスチップ領域が1列に並んで配置された大きさである請求項3に記載の半導体ウェハ。
- 光透過性の基板上に、請求項1から4のいずれかに記載の半導体ウェハの前記デバイスチップ領域に対して露光を行なうためのデバイスチップ形成用領域を少なくとも備えた第1露光領域と、請求項1から4のいずれかに記載の半導体ウェハの前記ブランク領域の前記アライメントマークを形成するためのアライメントマーク形成用領域を少なくとも備えた第2露光領域と、を備えていることを特徴とするレチクル。
- 前記第1露光領域と前記第2露光領域の間に遮光領域を備えている請求項5に記載のレチクル。
- 前記遮光領域は、レチクルと遮光用ブラインドとの位置合せ精度ずれ幅の2倍以上の長さを前記第1露光領域と前記第2露光領域との間にもっている請求項6に記載のレチクル。
- 前記アライメントマーク形成用領域は前記デバイスチップ形成用領域と同じ大きさであり、前記第2露光領域には、1つの前記アライメントマーク形成用領域が配置されているか又は複数の前記アライメントマーク形成用領域が1列に並んで配置されている請求項6又は7に記載のレチクル。
- 光源からレチクル上に光を照射し、その透過光を半導体ウェハ上の所定の位置に露光する露光方法において、
前記レチクルとして請求項5から8のいずれかに記載のレチクルを用い、前記第1露光領域からの透過光を前記半導体ウェハ上に照射して露光を行なう場合は前記第2露光領域からの透過光を遮断し、前記第2露光領域からの透過光を前記半導体ウェハ上に照射して露光を行なう場合は前記第1露光領域からの透過光を遮断するようにしたことを特徴とする露光方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005217249A JP4211892B2 (ja) | 2004-08-30 | 2005-07-27 | 半導体ウェハ |
US11/363,841 US7755207B2 (en) | 2005-07-27 | 2006-02-28 | Wafer, reticle, and exposure method using the wafer and reticle |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004250837 | 2004-08-30 | ||
JP2005217249A JP4211892B2 (ja) | 2004-08-30 | 2005-07-27 | 半導体ウェハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100791A true JP2006100791A (ja) | 2006-04-13 |
JP4211892B2 JP4211892B2 (ja) | 2009-01-21 |
Family
ID=36240256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005217249A Expired - Fee Related JP4211892B2 (ja) | 2004-08-30 | 2005-07-27 | 半導体ウェハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4211892B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205163A (ja) * | 2007-02-20 | 2008-09-04 | Ricoh Co Ltd | 半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法 |
JP2010034515A (ja) * | 2008-06-23 | 2010-02-12 | Canon Inc | ダイシング方法、該ダイシング方法のプログラム及び記憶媒体 |
CN109957503A (zh) * | 2017-12-14 | 2019-07-02 | 长光华大基因测序设备(长春)有限公司 | 一种用于高通量基因测序设备的工艺芯片及其应用 |
CN113219799A (zh) * | 2021-03-25 | 2021-08-06 | 北海惠科半导体科技有限公司 | 晶圆半导体产品、掩膜版以及光刻机 |
WO2022020069A1 (en) * | 2020-07-20 | 2022-01-27 | Applied Materials, Inc. | Optical devices and method of optical device metrology |
-
2005
- 2005-07-27 JP JP2005217249A patent/JP4211892B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205163A (ja) * | 2007-02-20 | 2008-09-04 | Ricoh Co Ltd | 半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法 |
JP2010034515A (ja) * | 2008-06-23 | 2010-02-12 | Canon Inc | ダイシング方法、該ダイシング方法のプログラム及び記憶媒体 |
CN109957503A (zh) * | 2017-12-14 | 2019-07-02 | 长光华大基因测序设备(长春)有限公司 | 一种用于高通量基因测序设备的工艺芯片及其应用 |
CN109957503B (zh) * | 2017-12-14 | 2022-05-31 | 长春长光华大智造测序设备有限公司 | 一种用于高通量基因测序设备的工艺芯片及其应用 |
WO2022020069A1 (en) * | 2020-07-20 | 2022-01-27 | Applied Materials, Inc. | Optical devices and method of optical device metrology |
CN113219799A (zh) * | 2021-03-25 | 2021-08-06 | 北海惠科半导体科技有限公司 | 晶圆半导体产品、掩膜版以及光刻机 |
CN113219799B (zh) * | 2021-03-25 | 2024-03-19 | 北海惠科半导体科技有限公司 | 晶圆半导体产品、掩膜版以及光刻机 |
Also Published As
Publication number | Publication date |
---|---|
JP4211892B2 (ja) | 2009-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755207B2 (en) | Wafer, reticle, and exposure method using the wafer and reticle | |
JP4278645B2 (ja) | 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 | |
JP2007214243A (ja) | 半導体装置の製造方法 | |
JPH11345866A (ja) | 半導体デバイスおよび位置合せの方法 | |
JP4299420B2 (ja) | 逐次露光方法 | |
JPH09115827A (ja) | 半導体装置製造用のレチクル | |
JP2006523949A (ja) | 非長方形状のダイを有する半導体ウェハ | |
JP4211892B2 (ja) | 半導体ウェハ | |
US8778779B2 (en) | Semiconductor device and a method for producing semiconductor device | |
JP5210052B2 (ja) | 半導体デバイスの製造方法 | |
JP2007328289A (ja) | レチクル,半導体チップ,及び半導体装置の製造方法 | |
TWI704431B (zh) | 投影曝光裝置、投影曝光方法、投影曝光控制程式、以及曝光用光罩 | |
TWI428687B (zh) | 投影曝光設備之光罩及使用該光罩之曝光方法 | |
JP4527559B2 (ja) | 露光装置 | |
JP2010283321A (ja) | アラインメントマーク配置及びアラインメントマーク構造 | |
JP2007049067A (ja) | 半導体ウェハおよびレチクル | |
WO2021164608A1 (zh) | 应用于半导体光刻工艺中的掩膜版及光刻工艺方法 | |
JP5072384B2 (ja) | 半導体ウェハ及びレチクルの組並びにそのレチクルの組を用いた露光方法 | |
JP4571870B2 (ja) | 露光装置 | |
JP4226316B2 (ja) | 半導体装置の製造方法 | |
JP2005084379A (ja) | フォトマスクおよび半導体装置の製造方法 | |
TWI798879B (zh) | 晶粒去除裝置及晶粒去除方法 | |
KR20060116491A (ko) | 포토마스크 | |
JP2007335459A (ja) | 半導体ウエハ、半導体装置、及び半導体装置の製造方法 | |
JP6094630B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071101 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20071101 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20071126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081021 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |