JP4299420B2 - 逐次露光方法 - Google Patents
逐次露光方法 Download PDFInfo
- Publication number
- JP4299420B2 JP4299420B2 JP31833099A JP31833099A JP4299420B2 JP 4299420 B2 JP4299420 B2 JP 4299420B2 JP 31833099 A JP31833099 A JP 31833099A JP 31833099 A JP31833099 A JP 31833099A JP 4299420 B2 JP4299420 B2 JP 4299420B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- region
- pattern
- reticle
- teg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 102
- 239000000758 substrate Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000009966 trimming Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001788 irregular Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- 230000003796 beauty Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70653—Metrology techniques
- G03F7/70658—Electrical testing
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハ（半導体装置基板）上に、複数の露光領域を繰り返し露光する逐次露光方法に関するものである。
【０００２】
【従来の技術】
半導体装置は、一般的に、ステッパ等の縮小投影露光装置を使用して、レチクル上のマスクパターンを半導体ウェハ上に繰り返し縮小投影露光（ステップ＆リピート）し、半導体ウェハの表面全面に半導体装置のレイアウトパターンを形成した後、半導体ウェハ上に形成された個々の半導体チップをスクライブライン（ダイシングライン）で分離し、分離した個々の半導体チップをパッケージ等に封止して製造される。
【０００３】
半導体ウェハ上には、製造した半導体装置の電気的な特性を測定するためのパターンも合わせて形成される。このようなパターンはＴＥＧ（Test Element Group）と呼ばれ、例えば半導体チップ同士を分離する前述のスクライブライン上に形成される。なお、レチクル上には、半導体ウェハ上に形成される半導体チップの実際のサイズの数倍のサイズで半導体装置のレイアウトのマスクパターンが形成されている。
【０００４】
また、例えば特開平５−２９１１０６号公報や特開平１０−３１２０４９号公報には、同一のレチクル上に半導体チップパターン（ＬＳＩパターン）とＴＥＧパターンとを並べて配置しておき、ウェハ上の必要な位置にのみＴＥＧパターンを露光し、その他の位置にはチップパターンを露光する方法が記載されている。すなわち、ＴＥＧを形成する位置には、チップパターンをステッパのマスクブラインドで覆ってＴＥＧパターンのみを露光し、一方、半導体チップを形成する位置には、ＴＥＧパターン領域を覆ってチップパターンのみを露光する。
【０００５】
ところで、半導体装置の製造において、１枚の半導体ウェハで製造可能な半導体チップの個数を増やすことは重要な課題である。そのための１つの手段として、スクライブラインの幅を狭くする方法がある。これは１ｍｍ×１ｍｍ前後の小型サイズの半導体チップに対して特に有効である。すなわち、同一レチクル上に、小型サイズの半導体チップのパターンを複数個、例えば５０μｍの間隔（ウェハ上に露光した時の間隔）で密に配置し、全体で、一回に露光できる範囲にほぼ相当する大きさのデバイス領域とする。これにより、一回の露光でウェハ上に形成できるチップ数およびウェハ全体で形成できるチップ数を増大させることができる。この場合、ＴＥＧやステッパのアラインメントマーク等はスクライブラインの幅の中に納まらないため、マスクパターン上で１〜複数個の半導体チップの領域を潰して挿入している。
【０００６】
【発明が解決しようとする課題】
このような、半導体チップのパターンが複数配置されたデバイスパターン領域と、ＴＥＧパターン領域との両方を有するレチクルの、全領域の露光を繰り返し行うと、ウェハ上には、複数の半導体チップを含むデバイス領域とＴＥＧ領域との両方を含む露光領域が複数個形成される。しかし、１枚のウェハから得られる半導体チップの個数を増やすためには、一部の露光領域のみにＴＥＧ領域を設け、１ウェハ当りのＴＥＧ領域の個数は１〜数個程度の必要最小限の個数に限定することが、好ましい。
【０００７】
しかし、前記の特開平５−２９１１０６号公報や特開平１０−３１２０４９号公報等に記載された、マスクブラインドを使用する方法で露光を行うと、ウェハ上に配置される露光領域のステップピッチが一定にならないという問題が発生する。すなわち、デバイス領域とＴＥＧ領域との寸法が異なる場合には、例えば図８に示すように、デバイス領域が形成された露光領域と、ＴＥＧ領域が形成された露光領域とが、不均一な配置ステップピッチで形成される。
【０００８】
従って、例えば、プロセス完了後のレーザトリミング工程で使用するために各デバイス領域内の１点に設けたアライメントマークの間隔が不均一になる。このレーザトリミング工程で複数のマップレイアウトを合成して処理するか、あるいは、半導体ウェハ１枚を数回に分けて処理する等の煩雑な処理を余儀なくされる。また、レーザトリミング装置によっては、ウェハ外周部５〜１０％程度の処理不可能チップが生じる。電気的特性測定においても、ＴＥＧ領域の間隔が一定でないため、処理が複雑になるという問題がある。
【０００９】
本発明の目的は、前記従来技術に基づく問題点をかえりみて、半導体ウェハ上に数点のみのＴＥＧ領域を形成した場合にも、均一なステップピッチのショットレイアウトにすることができる逐次露光方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体装置基板上に、レチクルの一部を露光装置のマスクブラインドで覆って露光する、半導体装置製造のための逐次露光方法であって、
前記半導体装置基板上に、デバイス領域のみを有する第１の露光領域を１回の露光で形成する第１の工程を、複数回行うと共に、
前記半導体装置基板上に、前記デバイス領域の一部とＴＥＧ領域との両方を有する第２の露光領域を２回の露光で形成する第２の工程を、少なくとも１回行い、
前記第１および第２の工程はいずれも、複数個の半導体チップを形成するためのマスクパターンが形成されたデバイスパターン領域とＴＥＧを形成するためのマスクパターンが形成されたＴＥＧパターン領域との両方を有するレチクルを共通に使用し、該レチクルの必要な部分のみを露光し、
前記第２の工程は、前記レチクルのデバイスパターン領域に形成された複数個の半導体チップのマスクパターンのうちの一部の半導体チップのマスクパターンの領域のみを露光する第１の露光工程と、前記レチクルの少なくともＴＥＧパターン領域を露光する第２の露光工程とによって実施され、前記第２の露光工程において、前記レチクルのＴＥＧパターン領域に設けられた透光帯を透過した露光光で露光することにより、前記第１の露光工程において形成された、前記レチクルのデバイスパターン領域に形成された個々の半導体チップのマスクパターンの一部の領域のみが前記半導体装置基板上に露光された不正パターンを除去するか、もしくは、該不正パターンの形成を防止し、
複数の前記第１の露光領域と少なくとも１個の前記第２の露光領域とを、前記半導体装置基板上に縦および横方向に一定ピッチで配置することを特徴とする逐次露光方法を提供するものである。
【００１３】
また、前記第２の工程の第２の露光工程において、前記レチクルのＴＥＧパターン領域とデバイスパターン領域の両方を露光し、該第２の工程によって形成される第２の露光領域に隣接した位置に、同時に、第１の露光領域を形成するのが好ましい。
【００１４】
また、本発明は、半導体装置基板上に、レチクルの一部を露光装置のマスクブラインドで覆って露光する、半導体装置製造のための露光領域を形成する逐次露光方法であって、
前記レチクルのデバイスパターン領域に形成された複数個の半導体チップのマスクパターンのうちの一部の半導体チップのマスクパターンの領域のみを露光する第１の露光工程と、
前記レチクルの少なくともＴＥＧパターン領域を露光する第２の露光工程とを含み、
前記第２の露光工程において、前記レチクルのＴＥＧパターン領域に設けられた透光帯を透過した露光光で露光することにより、前記第１の露光工程において形成された、前記レチクルのデバイスパターン領域に形成された個々の半導体チップのマスクパターンの一部の領域のみが前記半導体装置基板上に露光された不正パターンを除去するか、もしくは、該不正パターンの形成を防止することを特徴とする逐次露光方法を提供する。
【００１７】
なお、本発明では、レチクル上の半導体チップを形成するためのマスクパターン（フォトマスク）が形成された領域をデバイスパターン領域といい、ＴＥＧを形成するためのマスクパターンが形成された領域をＴＥＧパターン領域という。このようにレチクル上のマスクパターンが露光された半導体装置基板（半導体ウェハ）上の領域を露光領域という。露光領域には、露光直後においては、半導体装置基板表面のレジスト層内に、マスクパターンに対応する潜像が形成される。その潜像が、現像処理によりレジストのパターンになり、例えばエッチングのマスクとして使用される。それぞれの露光領域には、レチクルのデバイスパターン領域を露光したデバイス領域と、レチクルのＴＥＧパターン領域を露光したＴＥＧ領域の一方もしくは両方が含まれる。本発明の逐次露光方法を適用した半導体装置基板上には、複数の露光領域が縦方向および横方向に一定のピッチで配置される。それぞれの露光領域は、一回の露光で形成される場合もあるし、複数の露光で形成される場合もある。
【００１８】
複数の露光領域が一定のピッチで配置された、均一ステップピッチのショットレイアウトを実現するための最も単純な方法は、デバイスパターン領域のみを配置した第１のマスク（レチクル）と、デバイスパターン領域およびＴＥＧパターン領域の両方を配置し、全体の面積を第１のマスクと同一にした第２のマスクを使用して露光を行うことである。しかし、これでは必要なマスク枚数が増える上、マスク取り替え頻度が増大し、生産効率が低下する。
【００１９】
従って、半導体チップのマスクパターンが、必要な個数配置されたデバイスパターン領域と、ＴＥＧパターン領域との両方を有する共通のマスクを使って、デバイス領域およびＴＥＧ領域の両方の露光を行うことが好ましい。この場合、例えば露光装置のマスクブラインドを使い、不要な部分を覆って露光を行うことが必要になる。しかし、マスクブラインドの位置合わせ精度は低く、ウェハ上換算で１００μｍ程度の誤差がある。
【００２０】
デバイスパターン領域のみの露光を行う場合には、デバイスパターン領域とＴＥＧパターン領域との境界に、マスクブラインドの位置合わせ精度の誤差を吸収することができる十分な幅の遮光帯を設けておけばよい。
【００２１】
しかし、デバイスパターン領域の一部の領域およびＴＥＧパターン領域の両方を含む、デバイスパターン領域全体と同一面積の領域をマスクブラインドで切り取って露光しようとすると、デバイスパターン領域の露光すべき部分と露光すべきでない部分との境界において、マスクブラインドの位置合わせ精度の誤差により、半導体ウェハ上に、デバイスパターン領域の一部のみが露光された不正パターンが形成されてしまう。
【００２２】
このような不正パターンの形成を防ぐためには、例えば、この境界にも遮光帯を設けておくことが考えられる。しかし、それでは、この境界のスクライブラインを充分に太くする必要が生じ、１枚の半導体ウェハから得られる半導体チップの個数が減少してしまう。
【００２３】
本発明の好ましい実施形態では、デバイスパターン領域およびＴＥＧパターン領域の両方を有し、ＴＥＧパターン領域の、デバイスパターン領域側の端部に遮光帯（ブラインド部）を設け、かつ、デバイスパターン領域側の反対側の端部に透光帯（ブランク部）を設けたマスク（レチクル）を使用する。なお、遮光帯および透光帯の幅は、マスクブラインドの位置合わせ精度の誤差に応じて適宜決定される。
【００２４】
そして、このマスクを使用して、半導体ウェハ上に、デバイスパターン領域のみを露光する第１の露光工程と、デバイスパターン領域およびＴＥＧパターン領域の両方を同時に露光する第２の露光工程と、デバイスパターン領域の一部の領域のみを露光する第３の露光工程とを適宜組み合わせて繰り返し行うことによって、デバイス領域のみを有する露光領域と、デバイス領域の一部とＴＥＧ領域の両方が含まれる露光領域とを半導体ウェハ上に形成する。
【００２５】
ここで、第３の露光工程において、半導体ウェハ上に形成される半導体チップの不正パターンを、その後に行う第２の露光工程の際に、ＴＥＧパターン領域の透光帯を透過した露光光で露光することによって除去するか、もしくは、先に第２の露光工程を行い、透光帯を透過した露光光で不正パターンが形成される領域をあらかじめ露光しておくことにより、第３の露光工程で不正パターンが形成されるのを防止することができる。
【００２６】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明の逐次露光方法を詳細に説明する。
【００２７】
図１は、本発明に関わる逐次露光用マスクの一実施例の概念図である。
同図は、本発明を適用する逐次露光用マスク（レチクル）１０の一例を示すもので、複数個の半導体チップのマスクパターンが形成されたデバイスパターン領域１２と、このデバイスパターン領域１２の下部に形成されたＴＥＧパターン領域１４とを含む。なお、デバイスパターン領域１２およびＴＥＧパターン領域１４を除く領域はクロム薄膜１６によって遮光されている。
【００２８】
このレチクル１０において、まず、デバイスパターン領域１２は、半導体チップのマスクパターンを形成する領域で、図示例の場合、横１８個×縦２８個の半導体チップのマスクパターンが配列されている。なお、スクライブラインの幅は５０μｍである。また、デバイスパターン領域１２の右下端には、レーザトリミング工程用のアライメントマークが設けられている。ＴＥＧパターン領域１４は、スクライブラインの幅の中に配置することができないＴＥＧやアライメントマーク等を形成する領域で、図示例の場合、半導体チップ２行分に相当する幅を有する。
【００２９】
続いて、図２に、ＴＥＧパターン領域の一実施例の概念図を示す。
同図に示すように、ＴＥＧパターン領域１４の上部（デバイスパターン領域１２側の端部）には全層クロム薄膜で覆われた遮光帯（ブラインド部）１８、下部（デバイスパターン領域１２とは反対側の端部）には全層クリアな透光帯（ブランク部）２０が配置され、これら遮光帯１８と透光帯２０との間にＴＥＧやアライメントマーク等が形成される領域が設けられている。
【００３０】
本実施例において、半導体チップ１つ当りのサイズはスクライブラインを含めて横１．０００×縦０．６５０ｍｍ、スクライブラインの幅は前述の通り５０μｍである。これに対して、遮光帯１８の幅は２５０μｍ、透光帯２０の幅は３００μｍである。ＴＥＧパターン領域１４は、前述のように半導体チップ２行分、すなわち、０．６５０ｍｍ×２＋５０μｍ＝１３００μｍであり、ＴＥＧやアライメントマーク等が配置される領域の幅は７００μｍとなる。これらの寸法はいずれも、ウェハ上に露光された時の寸法である。
【００３１】
なお、既に述べたように、マスクブラインドの位置合わせ精度は低く、半導体ウェハ上換算で１００μｍ程度の誤差がある。これに応じて、本実施例では、遮光帯１８および透光帯２０の幅を１００μｍの２倍以上の大きさとし、それぞれ２５０μｍおよび３００μｍに設定している。従って、遮光帯１８および透光帯２０の幅は、本実施例の値に限定されるものではなく、マスクブラインドの位置合わせ精度に応じて適宜設定すればよい。
【００３２】
本発明に関わる逐次露光用マスクは、例えば以上のように構成される。
なお、図示例に限定されず、ＴＥＧパターン領域１４は、デバイスパターン領域１２のどの辺に沿って配置してもよい。また、ＴＥＧパターン領域１４の幅は、図示例では、半導体チップ２行分（スクライブラインの幅を含む）としているが、遮光帯１８および透光帯２０の幅を満足することができれば１行分でもよいし、逆に３行分以上としてもよい。
【００３３】
次に、図３〜図６を参照して、本発明の逐次露光方法について説明する。
図３〜図５に示すレチクルは、図１および図２に詳細を示すレチクル１０を概念的に示すものである。以下の実施例では、図６に一例を示すように、レチクル上のマスクパターンを半導体ウェハ上に左側から右側へ、上側から下側へ向かって順次露光するものとする。なお、ＴＥＧパターン領域は、言うまでもなく半導体ウェハ上の数点のみに露光される。
【００３４】
まず、デバイスパターン領域１２のみを露光する。図３に示すように、マスクブラインドでレチクルの上部、右部および左部を覆うのはもちろん、レチクルの下部を覆うマスクブラインドの端部が、ＴＥＧパターン領域１４の遮光帯の幅の中に入るように位置合わせする。本実施例では、前述の理由により、遮光帯のほぼ中央を狙ってマスクブラインドを位置合わせすれば、マスクブラインドの位置合わせ精度の誤差を十分吸収することができる。
【００３５】
続いて、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光する。図４に示すように、レチクルの下部を覆うマスクブラインドの端部が、レチクルの上部、右部および左部を覆うマスクブラインドと同じように、レチクル周辺のクロム薄膜の領域の中に入るように位置をずらす。この時、ＴＥＧパターン領域１４の透光帯２０を透過した露光光によって、これに対応する半導体ウェハの表面は全面露光される。
【００３６】
前述のようにして、デバイスパターン領域１２のみを繰り返して露光し、必要に応じて、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光し、さらに続いて、デバイスパターン領域１２のみを繰り返し露光する。この状態では、図６（ａ）に示すように、デバイス領域のみを有する露光領域が、複数、縦方向および横方向に一定のピッチで配置される。この、デバイス領域のみを有する露光領域の中には、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光することによって形成された露光領域も含まれる。そして、このデバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光することによって形成された、デバイス領域のみを有する露光領域の下側に隣接して、ＴＥＧ領域が形成される。
【００３７】
続いてさらに、デバイスパターン領域１２のみを繰り返し露光する。そして、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を露光した領域の下部側の領域において、デバイスパターン領域１２の一部の領域のみを露光する。図５（ａ）に示すように、図３に示すデバイスパターン領域１２のみを露光する場合において、さらにレチクルの上部を覆うマスクブラインドの端部が、デバイスパターン領域１２の上部側の２行分の半導体チップを覆うように位置をずらす。
【００３８】
この時、マスクブラインドの位置合わせ精度の誤差を考慮して、レチクル上部を覆うマスクブラインドの端部が最も下部側よりに位置合わせされた場合であっても、デバイスパターン領域１２の３行目以降の半導体チップのマスクパターンを覆ってしまって半導体ウェア上に不正パターンが形成されないように、レチクル上部を覆うマスクブラインドの端部を、２行目の半導体チップの下部側端部よりもさらに上部側にずらす必要がある。
【００３９】
前述のように、マスクブラインドの位置合わせ精度の誤差は１００μｍ程度であり、スクライブラインの幅は５０μｍであるから、レチクル上部を覆うマスクブラインドの端部を、デバイスパターン領域の２行目の半導体チップの下部側端部よりも少なくとも５０μｍ以上上部側の位置を狙って位置合わせする必要がある。この場合、２行目の半導体チップのマスクブラインドで覆われていない一部の領域が不正パターンとして半導体ウェハ上に露光されてしまう。
【００４０】
しかしながら、実際には、図５（ｂ）に示すように、この不正パターンは、ＴＥＧパターン領域１４の透光帯（ブランク部）２０と正確に重なる位置に存在する。このため、既に述べたように、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光した時点で、この不正パターンに対応する半導体ウェハ上の領域全面が露光されている。従って、半導体ウェハ上に半導体チップの不正パターンが形成されることはない。
【００４１】
前述のようにして、デバイスパターン領域１２のみを繰り返し露光し、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光した領域の下部側の領域に、デバイスパターン領域１２の一部の領域のみを露光する。そしてさらに続いて、デバイスパターン領域１２のみを繰り返し露光する。この段階で、図６（ｂ）に示すように、図６（ａ）においてデバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光することによって形成されたＴＥＧ領域の下側に、デバイス領域の一部のみが形成される。このＴＥＧ領域とデバイス領域の一部とが合成され、デバイス領域の一部とＴＥＧ領域との両方を有する露光領域が形成される。このデバイス領域の一部とＴＥＧ領域との両方を有する露光領域は、他の、デバイス領域のみを有する露光領域と共に、縦方向および横方向に一定のピッチで配置される。言い換えれば、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光する露光工程と、デバイスパターン領域１２の一部のみを露光する露光工程によって、デバイス領域のみを有する露光工程と、デバイス領域の一部とＴＥＧ領域との両方を有する露光領域とが、それぞれ１個形成される。すなわち、２回の露光によって２個の異なる露光領域を形成することができる。
【００４２】
図６（ａ）において、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光するのではなく、まず、デバイスパターン領域１２のみを露光してデバイス領域のみを有する露光領域を形成してから、次に、ＴＥＧパターン領域１４のみを露光し、ＴＥＧ領域を形成することも可能である。その後、ＴＥＧ領域の下側に隣接した位置に、デバイスパターン領域１２の一部のみの露光を行えば、デバイス領域の一部とＴＥＧ領域との両方を有する露光領域が形成される。この場合には、３回の露光で２個の露光領域が形成される。
【００４３】
その後さらに同様に、本発明に関わる逐次露光用マスク１０を用い、本発明の逐次露光方法に従った露光を順次行うことにより、図７に示すように、デバイス領域のみを有する露光領域と、デバイス領域の一部とＴＥＧ領域との両方を有する露光領域とが、縦方向および横方向に一定ピッチで配置された、半導体ウェハを得ることができる。
【００４４】
ここで、レチクルのデバイスパターン領域の右下端に設けられていたレーザトリミング工程用のアライメントマークは、このように同一ピッチで配置された露光領域の右下端の同一の位置に形成される。ＴＥＧ領域も、同一ピッチで配置された露光領域の上端の同一の位置に形成される。従って、レーザトリミングや電気特性測定を容易に行うことができる。なお、本実施例の露光方法をステッパを使用して実施する場合、ウェハステージの移動は、露光領域の配置ピッチに相当する一定のピッチで行うのみであり、複雑な処理は不要である。本実施例では、半導体ウェハ上のＴＥＧ領域は５点のみであり、１枚の半導体ウェハから得られる半導体チップの個数を増加するのに大きく貢献している。
【００４５】
なお、半導体ウェハ上での露光順序や、ＴＥＧ領域を露光する個数等は任意に変更してもよい。また、実施例では、デバイスパターン領域およびＴＥＧパターン領域の両方を同時に露光した後、その下側に隣接した位置にデバイスパターン領域の一部の領域のみを露光しているが、これとは逆に、デバイスパターン領域の一部の領域のみを露光した後、これに隣接する位置にデバイスパターン領域およびＴＥＧパターン領域を同時に露光するようにしてもよい。
【００４６】
本発明の逐次露光方法は、基本的に以上のようなものである。
以上、本発明の逐次露光方法について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
本発明の逐次露光方法は、ステップ＆リピート装置を利用する場合にもステップ＆スキャン装置を利用する場合でも、同様に実施することができる。
【００４７】
【発明の効果】
以上詳細に説明した様に、本発明では、レチクルのＴＥＧパターン領域に透光帯を設けることにより、均一なステップピッチのショットレイアウトで、半導体ウェハ上数点のみのＴＥＧ領域の形成が可能となる。これにより、本発明によれば、１枚の半導体ウェハから得られる半導体チップの個数を減少させることなく、後工程の電気的特性測定、レーザトリミング工程でのマップ合成についても、複数回処理等の煩雑でスループットを落とすような処理を必要とせず、スクライブラインにＴＥＧ類を配置した場合と同様に扱うことができるし、レーザトリミング工程で処理不能な半導体チップも発生しないという利点がある。
【図面の簡単な説明】
【図１】 本発明に関わる逐次露光用マスクの一実施例の概念図である。
【図２】 ＴＥＧパターン領域の一実施例の概念図である。
【図３】 本発明の逐次露光方法を説明する一実施例の概念図である。
【図４】 本発明の逐次露光方法を説明する一実施例の概念図である。
【図５】 （ａ）および（ｂ）は、本発明の逐次露光方法を説明する一実施例の概念図である。
【図６】 （ａ）および（ｂ）は、本発明の逐次露光方法を説明する一実施例の概念図である。
【図７】 本発明の逐次露光方法を適用して製造された半導体ウェハの一実施例の概念図である。
【図８】 従来の露光方法を適用して製造された半導体ウェハの一例の概念図である。
【符号の説明】
１０ 逐次露光用マスク（レチクル）
１２ デバイスパターン領域
１４ ＴＥＧパターン領域
１６ クロム薄膜
１８ 遮光帯（ブラインド部）
２０ 透光帯（ブランク部）
【発明の属する技術分野】
本発明は、半導体ウェハ（半導体装置基板）上に、複数の露光領域を繰り返し露光する逐次露光方法に関するものである。
【０００２】
【従来の技術】
半導体装置は、一般的に、ステッパ等の縮小投影露光装置を使用して、レチクル上のマスクパターンを半導体ウェハ上に繰り返し縮小投影露光（ステップ＆リピート）し、半導体ウェハの表面全面に半導体装置のレイアウトパターンを形成した後、半導体ウェハ上に形成された個々の半導体チップをスクライブライン（ダイシングライン）で分離し、分離した個々の半導体チップをパッケージ等に封止して製造される。
【０００３】
半導体ウェハ上には、製造した半導体装置の電気的な特性を測定するためのパターンも合わせて形成される。このようなパターンはＴＥＧ（Test Element Group）と呼ばれ、例えば半導体チップ同士を分離する前述のスクライブライン上に形成される。なお、レチクル上には、半導体ウェハ上に形成される半導体チップの実際のサイズの数倍のサイズで半導体装置のレイアウトのマスクパターンが形成されている。
【０００４】
また、例えば特開平５−２９１１０６号公報や特開平１０−３１２０４９号公報には、同一のレチクル上に半導体チップパターン（ＬＳＩパターン）とＴＥＧパターンとを並べて配置しておき、ウェハ上の必要な位置にのみＴＥＧパターンを露光し、その他の位置にはチップパターンを露光する方法が記載されている。すなわち、ＴＥＧを形成する位置には、チップパターンをステッパのマスクブラインドで覆ってＴＥＧパターンのみを露光し、一方、半導体チップを形成する位置には、ＴＥＧパターン領域を覆ってチップパターンのみを露光する。
【０００５】
ところで、半導体装置の製造において、１枚の半導体ウェハで製造可能な半導体チップの個数を増やすことは重要な課題である。そのための１つの手段として、スクライブラインの幅を狭くする方法がある。これは１ｍｍ×１ｍｍ前後の小型サイズの半導体チップに対して特に有効である。すなわち、同一レチクル上に、小型サイズの半導体チップのパターンを複数個、例えば５０μｍの間隔（ウェハ上に露光した時の間隔）で密に配置し、全体で、一回に露光できる範囲にほぼ相当する大きさのデバイス領域とする。これにより、一回の露光でウェハ上に形成できるチップ数およびウェハ全体で形成できるチップ数を増大させることができる。この場合、ＴＥＧやステッパのアラインメントマーク等はスクライブラインの幅の中に納まらないため、マスクパターン上で１〜複数個の半導体チップの領域を潰して挿入している。
【０００６】
【発明が解決しようとする課題】
このような、半導体チップのパターンが複数配置されたデバイスパターン領域と、ＴＥＧパターン領域との両方を有するレチクルの、全領域の露光を繰り返し行うと、ウェハ上には、複数の半導体チップを含むデバイス領域とＴＥＧ領域との両方を含む露光領域が複数個形成される。しかし、１枚のウェハから得られる半導体チップの個数を増やすためには、一部の露光領域のみにＴＥＧ領域を設け、１ウェハ当りのＴＥＧ領域の個数は１〜数個程度の必要最小限の個数に限定することが、好ましい。
【０００７】
しかし、前記の特開平５−２９１１０６号公報や特開平１０−３１２０４９号公報等に記載された、マスクブラインドを使用する方法で露光を行うと、ウェハ上に配置される露光領域のステップピッチが一定にならないという問題が発生する。すなわち、デバイス領域とＴＥＧ領域との寸法が異なる場合には、例えば図８に示すように、デバイス領域が形成された露光領域と、ＴＥＧ領域が形成された露光領域とが、不均一な配置ステップピッチで形成される。
【０００８】
従って、例えば、プロセス完了後のレーザトリミング工程で使用するために各デバイス領域内の１点に設けたアライメントマークの間隔が不均一になる。このレーザトリミング工程で複数のマップレイアウトを合成して処理するか、あるいは、半導体ウェハ１枚を数回に分けて処理する等の煩雑な処理を余儀なくされる。また、レーザトリミング装置によっては、ウェハ外周部５〜１０％程度の処理不可能チップが生じる。電気的特性測定においても、ＴＥＧ領域の間隔が一定でないため、処理が複雑になるという問題がある。
【０００９】
本発明の目的は、前記従来技術に基づく問題点をかえりみて、半導体ウェハ上に数点のみのＴＥＧ領域を形成した場合にも、均一なステップピッチのショットレイアウトにすることができる逐次露光方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体装置基板上に、レチクルの一部を露光装置のマスクブラインドで覆って露光する、半導体装置製造のための逐次露光方法であって、
前記半導体装置基板上に、デバイス領域のみを有する第１の露光領域を１回の露光で形成する第１の工程を、複数回行うと共に、
前記半導体装置基板上に、前記デバイス領域の一部とＴＥＧ領域との両方を有する第２の露光領域を２回の露光で形成する第２の工程を、少なくとも１回行い、
前記第１および第２の工程はいずれも、複数個の半導体チップを形成するためのマスクパターンが形成されたデバイスパターン領域とＴＥＧを形成するためのマスクパターンが形成されたＴＥＧパターン領域との両方を有するレチクルを共通に使用し、該レチクルの必要な部分のみを露光し、
前記第２の工程は、前記レチクルのデバイスパターン領域に形成された複数個の半導体チップのマスクパターンのうちの一部の半導体チップのマスクパターンの領域のみを露光する第１の露光工程と、前記レチクルの少なくともＴＥＧパターン領域を露光する第２の露光工程とによって実施され、前記第２の露光工程において、前記レチクルのＴＥＧパターン領域に設けられた透光帯を透過した露光光で露光することにより、前記第１の露光工程において形成された、前記レチクルのデバイスパターン領域に形成された個々の半導体チップのマスクパターンの一部の領域のみが前記半導体装置基板上に露光された不正パターンを除去するか、もしくは、該不正パターンの形成を防止し、
複数の前記第１の露光領域と少なくとも１個の前記第２の露光領域とを、前記半導体装置基板上に縦および横方向に一定ピッチで配置することを特徴とする逐次露光方法を提供するものである。
【００１３】
また、前記第２の工程の第２の露光工程において、前記レチクルのＴＥＧパターン領域とデバイスパターン領域の両方を露光し、該第２の工程によって形成される第２の露光領域に隣接した位置に、同時に、第１の露光領域を形成するのが好ましい。
【００１４】
また、本発明は、半導体装置基板上に、レチクルの一部を露光装置のマスクブラインドで覆って露光する、半導体装置製造のための露光領域を形成する逐次露光方法であって、
前記レチクルのデバイスパターン領域に形成された複数個の半導体チップのマスクパターンのうちの一部の半導体チップのマスクパターンの領域のみを露光する第１の露光工程と、
前記レチクルの少なくともＴＥＧパターン領域を露光する第２の露光工程とを含み、
前記第２の露光工程において、前記レチクルのＴＥＧパターン領域に設けられた透光帯を透過した露光光で露光することにより、前記第１の露光工程において形成された、前記レチクルのデバイスパターン領域に形成された個々の半導体チップのマスクパターンの一部の領域のみが前記半導体装置基板上に露光された不正パターンを除去するか、もしくは、該不正パターンの形成を防止することを特徴とする逐次露光方法を提供する。
【００１７】
なお、本発明では、レチクル上の半導体チップを形成するためのマスクパターン（フォトマスク）が形成された領域をデバイスパターン領域といい、ＴＥＧを形成するためのマスクパターンが形成された領域をＴＥＧパターン領域という。このようにレチクル上のマスクパターンが露光された半導体装置基板（半導体ウェハ）上の領域を露光領域という。露光領域には、露光直後においては、半導体装置基板表面のレジスト層内に、マスクパターンに対応する潜像が形成される。その潜像が、現像処理によりレジストのパターンになり、例えばエッチングのマスクとして使用される。それぞれの露光領域には、レチクルのデバイスパターン領域を露光したデバイス領域と、レチクルのＴＥＧパターン領域を露光したＴＥＧ領域の一方もしくは両方が含まれる。本発明の逐次露光方法を適用した半導体装置基板上には、複数の露光領域が縦方向および横方向に一定のピッチで配置される。それぞれの露光領域は、一回の露光で形成される場合もあるし、複数の露光で形成される場合もある。
【００１８】
複数の露光領域が一定のピッチで配置された、均一ステップピッチのショットレイアウトを実現するための最も単純な方法は、デバイスパターン領域のみを配置した第１のマスク（レチクル）と、デバイスパターン領域およびＴＥＧパターン領域の両方を配置し、全体の面積を第１のマスクと同一にした第２のマスクを使用して露光を行うことである。しかし、これでは必要なマスク枚数が増える上、マスク取り替え頻度が増大し、生産効率が低下する。
【００１９】
従って、半導体チップのマスクパターンが、必要な個数配置されたデバイスパターン領域と、ＴＥＧパターン領域との両方を有する共通のマスクを使って、デバイス領域およびＴＥＧ領域の両方の露光を行うことが好ましい。この場合、例えば露光装置のマスクブラインドを使い、不要な部分を覆って露光を行うことが必要になる。しかし、マスクブラインドの位置合わせ精度は低く、ウェハ上換算で１００μｍ程度の誤差がある。
【００２０】
デバイスパターン領域のみの露光を行う場合には、デバイスパターン領域とＴＥＧパターン領域との境界に、マスクブラインドの位置合わせ精度の誤差を吸収することができる十分な幅の遮光帯を設けておけばよい。
【００２１】
しかし、デバイスパターン領域の一部の領域およびＴＥＧパターン領域の両方を含む、デバイスパターン領域全体と同一面積の領域をマスクブラインドで切り取って露光しようとすると、デバイスパターン領域の露光すべき部分と露光すべきでない部分との境界において、マスクブラインドの位置合わせ精度の誤差により、半導体ウェハ上に、デバイスパターン領域の一部のみが露光された不正パターンが形成されてしまう。
【００２２】
このような不正パターンの形成を防ぐためには、例えば、この境界にも遮光帯を設けておくことが考えられる。しかし、それでは、この境界のスクライブラインを充分に太くする必要が生じ、１枚の半導体ウェハから得られる半導体チップの個数が減少してしまう。
【００２３】
本発明の好ましい実施形態では、デバイスパターン領域およびＴＥＧパターン領域の両方を有し、ＴＥＧパターン領域の、デバイスパターン領域側の端部に遮光帯（ブラインド部）を設け、かつ、デバイスパターン領域側の反対側の端部に透光帯（ブランク部）を設けたマスク（レチクル）を使用する。なお、遮光帯および透光帯の幅は、マスクブラインドの位置合わせ精度の誤差に応じて適宜決定される。
【００２４】
そして、このマスクを使用して、半導体ウェハ上に、デバイスパターン領域のみを露光する第１の露光工程と、デバイスパターン領域およびＴＥＧパターン領域の両方を同時に露光する第２の露光工程と、デバイスパターン領域の一部の領域のみを露光する第３の露光工程とを適宜組み合わせて繰り返し行うことによって、デバイス領域のみを有する露光領域と、デバイス領域の一部とＴＥＧ領域の両方が含まれる露光領域とを半導体ウェハ上に形成する。
【００２５】
ここで、第３の露光工程において、半導体ウェハ上に形成される半導体チップの不正パターンを、その後に行う第２の露光工程の際に、ＴＥＧパターン領域の透光帯を透過した露光光で露光することによって除去するか、もしくは、先に第２の露光工程を行い、透光帯を透過した露光光で不正パターンが形成される領域をあらかじめ露光しておくことにより、第３の露光工程で不正パターンが形成されるのを防止することができる。
【００２６】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明の逐次露光方法を詳細に説明する。
【００２７】
図１は、本発明に関わる逐次露光用マスクの一実施例の概念図である。
同図は、本発明を適用する逐次露光用マスク（レチクル）１０の一例を示すもので、複数個の半導体チップのマスクパターンが形成されたデバイスパターン領域１２と、このデバイスパターン領域１２の下部に形成されたＴＥＧパターン領域１４とを含む。なお、デバイスパターン領域１２およびＴＥＧパターン領域１４を除く領域はクロム薄膜１６によって遮光されている。
【００２８】
このレチクル１０において、まず、デバイスパターン領域１２は、半導体チップのマスクパターンを形成する領域で、図示例の場合、横１８個×縦２８個の半導体チップのマスクパターンが配列されている。なお、スクライブラインの幅は５０μｍである。また、デバイスパターン領域１２の右下端には、レーザトリミング工程用のアライメントマークが設けられている。ＴＥＧパターン領域１４は、スクライブラインの幅の中に配置することができないＴＥＧやアライメントマーク等を形成する領域で、図示例の場合、半導体チップ２行分に相当する幅を有する。
【００２９】
続いて、図２に、ＴＥＧパターン領域の一実施例の概念図を示す。
同図に示すように、ＴＥＧパターン領域１４の上部（デバイスパターン領域１２側の端部）には全層クロム薄膜で覆われた遮光帯（ブラインド部）１８、下部（デバイスパターン領域１２とは反対側の端部）には全層クリアな透光帯（ブランク部）２０が配置され、これら遮光帯１８と透光帯２０との間にＴＥＧやアライメントマーク等が形成される領域が設けられている。
【００３０】
本実施例において、半導体チップ１つ当りのサイズはスクライブラインを含めて横１．０００×縦０．６５０ｍｍ、スクライブラインの幅は前述の通り５０μｍである。これに対して、遮光帯１８の幅は２５０μｍ、透光帯２０の幅は３００μｍである。ＴＥＧパターン領域１４は、前述のように半導体チップ２行分、すなわち、０．６５０ｍｍ×２＋５０μｍ＝１３００μｍであり、ＴＥＧやアライメントマーク等が配置される領域の幅は７００μｍとなる。これらの寸法はいずれも、ウェハ上に露光された時の寸法である。
【００３１】
なお、既に述べたように、マスクブラインドの位置合わせ精度は低く、半導体ウェハ上換算で１００μｍ程度の誤差がある。これに応じて、本実施例では、遮光帯１８および透光帯２０の幅を１００μｍの２倍以上の大きさとし、それぞれ２５０μｍおよび３００μｍに設定している。従って、遮光帯１８および透光帯２０の幅は、本実施例の値に限定されるものではなく、マスクブラインドの位置合わせ精度に応じて適宜設定すればよい。
【００３２】
本発明に関わる逐次露光用マスクは、例えば以上のように構成される。
なお、図示例に限定されず、ＴＥＧパターン領域１４は、デバイスパターン領域１２のどの辺に沿って配置してもよい。また、ＴＥＧパターン領域１４の幅は、図示例では、半導体チップ２行分（スクライブラインの幅を含む）としているが、遮光帯１８および透光帯２０の幅を満足することができれば１行分でもよいし、逆に３行分以上としてもよい。
【００３３】
次に、図３〜図６を参照して、本発明の逐次露光方法について説明する。
図３〜図５に示すレチクルは、図１および図２に詳細を示すレチクル１０を概念的に示すものである。以下の実施例では、図６に一例を示すように、レチクル上のマスクパターンを半導体ウェハ上に左側から右側へ、上側から下側へ向かって順次露光するものとする。なお、ＴＥＧパターン領域は、言うまでもなく半導体ウェハ上の数点のみに露光される。
【００３４】
まず、デバイスパターン領域１２のみを露光する。図３に示すように、マスクブラインドでレチクルの上部、右部および左部を覆うのはもちろん、レチクルの下部を覆うマスクブラインドの端部が、ＴＥＧパターン領域１４の遮光帯の幅の中に入るように位置合わせする。本実施例では、前述の理由により、遮光帯のほぼ中央を狙ってマスクブラインドを位置合わせすれば、マスクブラインドの位置合わせ精度の誤差を十分吸収することができる。
【００３５】
続いて、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光する。図４に示すように、レチクルの下部を覆うマスクブラインドの端部が、レチクルの上部、右部および左部を覆うマスクブラインドと同じように、レチクル周辺のクロム薄膜の領域の中に入るように位置をずらす。この時、ＴＥＧパターン領域１４の透光帯２０を透過した露光光によって、これに対応する半導体ウェハの表面は全面露光される。
【００３６】
前述のようにして、デバイスパターン領域１２のみを繰り返して露光し、必要に応じて、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光し、さらに続いて、デバイスパターン領域１２のみを繰り返し露光する。この状態では、図６（ａ）に示すように、デバイス領域のみを有する露光領域が、複数、縦方向および横方向に一定のピッチで配置される。この、デバイス領域のみを有する露光領域の中には、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光することによって形成された露光領域も含まれる。そして、このデバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光することによって形成された、デバイス領域のみを有する露光領域の下側に隣接して、ＴＥＧ領域が形成される。
【００３７】
続いてさらに、デバイスパターン領域１２のみを繰り返し露光する。そして、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を露光した領域の下部側の領域において、デバイスパターン領域１２の一部の領域のみを露光する。図５（ａ）に示すように、図３に示すデバイスパターン領域１２のみを露光する場合において、さらにレチクルの上部を覆うマスクブラインドの端部が、デバイスパターン領域１２の上部側の２行分の半導体チップを覆うように位置をずらす。
【００３８】
この時、マスクブラインドの位置合わせ精度の誤差を考慮して、レチクル上部を覆うマスクブラインドの端部が最も下部側よりに位置合わせされた場合であっても、デバイスパターン領域１２の３行目以降の半導体チップのマスクパターンを覆ってしまって半導体ウェア上に不正パターンが形成されないように、レチクル上部を覆うマスクブラインドの端部を、２行目の半導体チップの下部側端部よりもさらに上部側にずらす必要がある。
【００３９】
前述のように、マスクブラインドの位置合わせ精度の誤差は１００μｍ程度であり、スクライブラインの幅は５０μｍであるから、レチクル上部を覆うマスクブラインドの端部を、デバイスパターン領域の２行目の半導体チップの下部側端部よりも少なくとも５０μｍ以上上部側の位置を狙って位置合わせする必要がある。この場合、２行目の半導体チップのマスクブラインドで覆われていない一部の領域が不正パターンとして半導体ウェハ上に露光されてしまう。
【００４０】
しかしながら、実際には、図５（ｂ）に示すように、この不正パターンは、ＴＥＧパターン領域１４の透光帯（ブランク部）２０と正確に重なる位置に存在する。このため、既に述べたように、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光した時点で、この不正パターンに対応する半導体ウェハ上の領域全面が露光されている。従って、半導体ウェハ上に半導体チップの不正パターンが形成されることはない。
【００４１】
前述のようにして、デバイスパターン領域１２のみを繰り返し露光し、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光した領域の下部側の領域に、デバイスパターン領域１２の一部の領域のみを露光する。そしてさらに続いて、デバイスパターン領域１２のみを繰り返し露光する。この段階で、図６（ｂ）に示すように、図６（ａ）においてデバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光することによって形成されたＴＥＧ領域の下側に、デバイス領域の一部のみが形成される。このＴＥＧ領域とデバイス領域の一部とが合成され、デバイス領域の一部とＴＥＧ領域との両方を有する露光領域が形成される。このデバイス領域の一部とＴＥＧ領域との両方を有する露光領域は、他の、デバイス領域のみを有する露光領域と共に、縦方向および横方向に一定のピッチで配置される。言い換えれば、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光する露光工程と、デバイスパターン領域１２の一部のみを露光する露光工程によって、デバイス領域のみを有する露光工程と、デバイス領域の一部とＴＥＧ領域との両方を有する露光領域とが、それぞれ１個形成される。すなわち、２回の露光によって２個の異なる露光領域を形成することができる。
【００４２】
図６（ａ）において、デバイスパターン領域１２およびＴＥＧパターン領域１４の両方を同時に露光するのではなく、まず、デバイスパターン領域１２のみを露光してデバイス領域のみを有する露光領域を形成してから、次に、ＴＥＧパターン領域１４のみを露光し、ＴＥＧ領域を形成することも可能である。その後、ＴＥＧ領域の下側に隣接した位置に、デバイスパターン領域１２の一部のみの露光を行えば、デバイス領域の一部とＴＥＧ領域との両方を有する露光領域が形成される。この場合には、３回の露光で２個の露光領域が形成される。
【００４３】
その後さらに同様に、本発明に関わる逐次露光用マスク１０を用い、本発明の逐次露光方法に従った露光を順次行うことにより、図７に示すように、デバイス領域のみを有する露光領域と、デバイス領域の一部とＴＥＧ領域との両方を有する露光領域とが、縦方向および横方向に一定ピッチで配置された、半導体ウェハを得ることができる。
【００４４】
ここで、レチクルのデバイスパターン領域の右下端に設けられていたレーザトリミング工程用のアライメントマークは、このように同一ピッチで配置された露光領域の右下端の同一の位置に形成される。ＴＥＧ領域も、同一ピッチで配置された露光領域の上端の同一の位置に形成される。従って、レーザトリミングや電気特性測定を容易に行うことができる。なお、本実施例の露光方法をステッパを使用して実施する場合、ウェハステージの移動は、露光領域の配置ピッチに相当する一定のピッチで行うのみであり、複雑な処理は不要である。本実施例では、半導体ウェハ上のＴＥＧ領域は５点のみであり、１枚の半導体ウェハから得られる半導体チップの個数を増加するのに大きく貢献している。
【００４５】
なお、半導体ウェハ上での露光順序や、ＴＥＧ領域を露光する個数等は任意に変更してもよい。また、実施例では、デバイスパターン領域およびＴＥＧパターン領域の両方を同時に露光した後、その下側に隣接した位置にデバイスパターン領域の一部の領域のみを露光しているが、これとは逆に、デバイスパターン領域の一部の領域のみを露光した後、これに隣接する位置にデバイスパターン領域およびＴＥＧパターン領域を同時に露光するようにしてもよい。
【００４６】
本発明の逐次露光方法は、基本的に以上のようなものである。
以上、本発明の逐次露光方法について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
本発明の逐次露光方法は、ステップ＆リピート装置を利用する場合にもステップ＆スキャン装置を利用する場合でも、同様に実施することができる。
【００４７】
【発明の効果】
以上詳細に説明した様に、本発明では、レチクルのＴＥＧパターン領域に透光帯を設けることにより、均一なステップピッチのショットレイアウトで、半導体ウェハ上数点のみのＴＥＧ領域の形成が可能となる。これにより、本発明によれば、１枚の半導体ウェハから得られる半導体チップの個数を減少させることなく、後工程の電気的特性測定、レーザトリミング工程でのマップ合成についても、複数回処理等の煩雑でスループットを落とすような処理を必要とせず、スクライブラインにＴＥＧ類を配置した場合と同様に扱うことができるし、レーザトリミング工程で処理不能な半導体チップも発生しないという利点がある。
【図面の簡単な説明】
【図１】 本発明に関わる逐次露光用マスクの一実施例の概念図である。
【図２】 ＴＥＧパターン領域の一実施例の概念図である。
【図３】 本発明の逐次露光方法を説明する一実施例の概念図である。
【図４】 本発明の逐次露光方法を説明する一実施例の概念図である。
【図５】 （ａ）および（ｂ）は、本発明の逐次露光方法を説明する一実施例の概念図である。
【図６】 （ａ）および（ｂ）は、本発明の逐次露光方法を説明する一実施例の概念図である。
【図７】 本発明の逐次露光方法を適用して製造された半導体ウェハの一実施例の概念図である。
【図８】 従来の露光方法を適用して製造された半導体ウェハの一例の概念図である。
【符号の説明】
１０ 逐次露光用マスク（レチクル）
１２ デバイスパターン領域
１４ ＴＥＧパターン領域
１６ クロム薄膜
１８ 遮光帯（ブラインド部）
２０ 透光帯（ブランク部）
Claims (3)
- 半導体装置基板上に、レチクルの一部を露光装置のマスクブラインドで覆って露光する、半導体装置製造のための逐次露光方法であって、
前記半導体装置基板上に、デバイス領域のみを有する第１の露光領域を１回の露光で形成する第１の工程を、複数回行うと共に、
前記半導体装置基板上に、前記デバイス領域の一部とＴＥＧ領域との両方を有する第２の露光領域を２回の露光で形成する第２の工程を、少なくとも１回行い、
前記第１および第２の工程はいずれも、複数個の半導体チップを形成するためのマスクパターンが形成されたデバイスパターン領域とＴＥＧを形成するためのマスクパターンが形成されたＴＥＧパターン領域との両方を有するレチクルを共通に使用し、該レチクルの必要な部分のみを露光し、
前記第２の工程は、前記レチクルのデバイスパターン領域に形成された複数個の半導体チップのマスクパターンのうちの一部の半導体チップのマスクパターンの領域のみを露光する第１の露光工程と、前記レチクルの少なくともＴＥＧパターン領域を露光する第２の露光工程とによって実施され、前記第２の露光工程において、前記レチクルのＴＥＧパターン領域に設けられた透光帯を透過した露光光で露光することにより、前記第１の露光工程において形成された、前記レチクルのデバイスパターン領域に形成された個々の半導体チップのマスクパターンの一部の領域のみが前記半導体装置基板上に露光された不正パターンを除去するか、もしくは、該不正パターンの形成を防止し、
複数の前記第１の露光領域と少なくとも１個の前記第２の露光領域とを、前記半導体装置基板上に縦および横方向に一定ピッチで配置することを特徴とする逐次露光方法。 - 前記第２の工程の第２の露光工程において、前記レチクルのＴＥＧパターン領域とデバイスパターン領域の両方を露光し、該第２の工程によって形成される第２の露光領域に隣接した位置に、同時に、第１の露光領域を形成することを特徴とする請求項１に記載の逐次露光方法。
- 半導体装置基板上に、レチクルの一部を露光装置のマスクブラインドで覆って露光する、半導体装置製造のための露光領域を形成する逐次露光方法であって、
前記レチクルのデバイスパターン領域に形成された複数個の半導体チップのマスクパターンのうちの一部の半導体チップのマスクパターンの領域のみを露光する第１の露光工程と、
前記レチクルの少なくともＴＥＧパターン領域を露光する第２の露光工程とを含み、
前記第２の露光工程において、前記レチクルのＴＥＧパターン領域に設けられた透光帯を透過した露光光で露光することにより、前記第１の露光工程において形成された、前記レチクルのデバイスパターン領域に形成された個々の半導体チップのマスクパターンの一部の領域のみが前記半導体装置基板上に露光された不正パターンを除去するか、もしくは、該不正パターンの形成を防止することを特徴とする逐次露光方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31833099A JP4299420B2 (ja) | 1999-11-09 | 1999-11-09 | 逐次露光方法 |
| US09/696,196 US6492189B1 (en) | 1999-11-09 | 2000-10-26 | Method of arranging exposed areas including a limited number of test element group (TEG) regions on a semiconductor wafer |
| US10/246,717 US6762433B2 (en) | 1999-11-09 | 2002-09-19 | Semiconductor product wafer having vertically and horizontally arranged patterned areas including a limited number of test element group regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31833099A JP4299420B2 (ja) | 1999-11-09 | 1999-11-09 | 逐次露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135569A JP2001135569A (ja) | 2001-05-18 |
| JP4299420B2 true JP4299420B2 (ja) | 2009-07-22 |
Family
ID=18097978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31833099A Expired - Fee Related JP4299420B2 (ja) | 1999-11-09 | 1999-11-09 | 逐次露光方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6492189B1 (ja) |
| JP (1) | JP4299420B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265232B1 (en) * | 1998-08-21 | 2001-07-24 | Micron Technology, Inc. | Yield based, in-line defect sampling method |
| US7309997B1 (en) * | 2000-09-15 | 2007-12-18 | Varian Semiconductor Equipment Associates, Inc. | Monitor system and method for semiconductor processes |
| US6869861B1 (en) | 2001-03-08 | 2005-03-22 | Amkor Technology, Inc. | Back-side wafer singulation method |
| US6943429B1 (en) * | 2001-03-08 | 2005-09-13 | Amkor Technology, Inc. | Wafer having alignment marks extending from a first to a second surface of the wafer |
| US6661106B1 (en) * | 2002-08-13 | 2003-12-09 | International Business Machines Corporation | Alignment mark structure for laser fusing and method of use |
| JP4481561B2 (ja) * | 2002-11-06 | 2010-06-16 | 川崎マイクロエレクトロニクス株式会社 | 半導体デバイス用マスク |
| JP4007231B2 (ja) * | 2003-04-01 | 2007-11-14 | ソニー株式会社 | マーク検出方法および露光方法 |
| DE10317893A1 (de) * | 2003-04-17 | 2004-11-11 | Infineon Technologies Ag | Maskierungsanordnung und Verfahren zum Herstellen von integrierten Schaltungsanordnungen |
| JP2005191249A (ja) | 2003-12-25 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | Ｔｅｇ配線構造及び半導体基板 |
| US7296871B2 (en) * | 2004-12-29 | 2007-11-20 | Lexmark International, Inc. | Device and structure arrangements for integrated circuits and methods for analyzing the same |
| JP4648745B2 (ja) * | 2005-04-12 | 2011-03-09 | セイコーインスツル株式会社 | 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ |
| US7755207B2 (en) | 2005-07-27 | 2010-07-13 | Ricoh Company, Ltd. | Wafer, reticle, and exposure method using the wafer and reticle |
| JP2007328289A (ja) * | 2006-06-09 | 2007-12-20 | Sanyo Electric Co Ltd | レチクル，半導体チップ，及び半導体装置の製造方法 |
| JP5072384B2 (ja) * | 2007-02-20 | 2012-11-14 | 株式会社リコー | 半導体ウェハ及びレチクルの組並びにそのレチクルの組を用いた露光方法 |
| WO2009007931A1 (en) * | 2007-07-12 | 2009-01-15 | Nxp B.V. | Wafer, reticle and method for manufacturing integrated circuits on a wafer |
| ATE485597T1 (de) * | 2007-07-12 | 2010-11-15 | Nxp Bv | Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen |
| CN101689540B (zh) * | 2007-07-12 | 2014-06-25 | Nxp股份有限公司 | 制造集成电路的方法 |
| JP5077559B2 (ja) * | 2008-03-26 | 2012-11-21 | セイコーエプソン株式会社 | ショットマップ作成方法および半導体装置の製造方法 |
| JP5533204B2 (ja) * | 2010-04-30 | 2014-06-25 | 富士通セミコンダクター株式会社 | レチクル、および半導体装置の製造方法 |
| US8343885B2 (en) | 2010-12-21 | 2013-01-01 | Basf Corporation | Isomerization catalysts |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291106A (ja) | 1992-04-15 | 1993-11-05 | Sanyo Electric Co Ltd | 半導体ウエハーの露光方法 |
| JPH10312049A (ja) | 1997-05-13 | 1998-11-24 | Seiko Epson Corp | レチクル |
| JP3472120B2 (ja) * | 1998-01-30 | 2003-12-02 | 株式会社東芝 | 測定マークの配置方法 |
-
1999
- 1999-11-09 JP JP31833099A patent/JP4299420B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-26 US US09/696,196 patent/US6492189B1/en not_active Expired - Lifetime
-
2002
- 2002-09-19 US US10/246,717 patent/US6762433B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001135569A (ja) | 2001-05-18 |
| US6762433B2 (en) | 2004-07-13 |
| US6492189B1 (en) | 2002-12-10 |
| US20030017631A1 (en) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4299420B2 (ja) | 逐次露光方法 | |
| US7880273B2 (en) | Method of manufacturing semiconductor device from semiconductor wafer | |
| JP2002528895A (ja) | 表面に格子と少なくとも部分的に凹部形状のオキサイドパターンとを備えているシリコン基体に半導体装置を製造する方法 | |
| JP4178291B2 (ja) | 半導体装置の製造方法及び製造用レチクルセット | |
| JP2001209167A (ja) | フォトマスク、フォトマスクペア、半導体装置および半導体装置の製造方法 | |
| JP4211892B2 (ja) | 半導体ウェハ | |
| JP4640941B2 (ja) | 露光方法 | |
| JP4794408B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
| JP3313628B2 (ja) | 半導体装置の製造方法 | |
| KR20010103609A (ko) | 반도체 집적 회로 제조용 레티클 | |
| JP5533204B2 (ja) | レチクル、および半導体装置の製造方法 | |
| TWI669566B (zh) | 用於拼接式微影製程的光罩、半色調光罩及其製作方法 | |
| JPH08167570A (ja) | 露光方法 | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| JP2005283609A (ja) | 縮小投影露光装置用レチクル | |
| JP2005084379A (ja) | フォトマスクおよび半導体装置の製造方法 | |
| JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
| JP3696982B2 (ja) | 半導体集積回路露光用のフォトマスク | |
| JP2003322952A (ja) | 高透過率型ハーフトーン位相シフトマスクおよび半導体装置の製造方法 | |
| JPH0812416B2 (ja) | マスク | |
| KR0147641B1 (ko) | 래티클 및 그를 이용한 얼라인 키 패턴 형성방법 | |
| JP2004172196A (ja) | 半導体装置の製造方法 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| CN115903364A (zh) | 一种光刻掩膜及其形成方法 | |
| JP2004214256A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |