JP2005191249A

JP2005191249A - Ｔｅｇ配線構造及び半導体基板

Info

Publication number: JP2005191249A
Application number: JP2003430307A
Authority: JP
Inventors: Takashi Nasuno; 孝那須野; Koji Tsuda; 浩嗣津田
Original assignee: Semiconductor Leading Edge Technologies Inc
Current assignee: Semiconductor Leading Edge Technologies Inc
Priority date: 2003-12-25
Filing date: 2003-12-25
Publication date: 2005-07-14
Also published as: TW200527488A; US7176486B2; TWI352372B; US20050139826A1; US20060131578A1

Abstract

【課題】微細なピッチや密集したパターンにおいても、ＯＢＩＲＣＨ法による不良解析を行うことができるＴＥＧ配線を提供する。
【解決手段】ＴＥＧ配線構造において、１層以上の絶縁膜を含む基板に形成された電極と、電極に電気的に導通する実配線に加え、電極とは電気的に分離された模擬配線と配置する。この模擬配線は、実配線に隣接し、実配線の配線率が、小さな部分に、所定の間隔でパターンの粗密差を緩和するように配置する。また、このとき、実配線間の距離は、ＯＢＩＲＣＨ法によるパターン解析を行うことができる程度に十分に確保する。
【選択図】図１

Description

この発明はＴＥＧ配線構造及び半導体基板に関するものである。更に具体的には、半導体装置の電気的特性等の解析に用いられるＴＥＧ配線の構造とそのＴＥＧ配線を有する半導体基板として好適なものである。

近年、半導体装置等の高度集積化、微細化に伴い、光リソグラフィ技術における解像力の向上が要求されている。解像力は、レンズの開口数を大きくするか、あるいは、露光光源の波長を短くすることにより向上させることができる。従って、現在、露光に用いられる露光光においては、短波長化が進められ、例えば、６５nmノードにおいては，露光光として、ＡｒＦエキシマレーザーが広く採用されている。また、波長１５７．６nmのＦ_２エキシマレーザー等、更に短波長の露光光の使用が検討されている。

また、更に解像力を向上させるため、変形照明等を用いて干渉力を高める技術が多用されている。しかし、この場合、例えば、直角のパターンが丸くなるコーナーラウンディングや、ラインパターンが短くなるラインショートニング、また、ライン細り、ライン太り等といった光近接効果の問題が顕著となる。

そこで、光近接効果を抑えてパターンを忠実に転写する方法として、ＯＰＣ（Optical Proximity Correction；光近接効果補正）が不可欠となっている。ＯＰＣでは、例えば、粗密差に対するパターン細りに対して、予めマスクパターンを太く形成したり（Bias型）や、パターン外周にダミーパターンを付加したり（Feature型）して、粗密差を解消する方法等が取られている。また、例えば、ラインショートニング対策として、予めマスクパターンのラインを長く形成したものや（Extension型、Hammer head型）、コーナーラウンディング対策として、パターンコーナー部分の形状を調整したもの（Outer Serif、Inner Serif）を用いる等、様々なＯＰＣが採用されている。

しかし、パターンの微細化、配線のレイアウトが多用化するにつれて、光近接効果の発生方式も、複雑になっている。従って、より複雑なＯＰＣ補正が必要とされ、リソグラフィシミュレーション等を用いてモデルを調整するといった、各パターンごとに対応する必要性が高まっている。しかしながら、各パターンごとに対応するＯＰＣでは、処理時間が長くなってしまう。従って、現段階においては、重要な意義をもつ線分あるいは辺の補正値を計算する場合には、シミュレーション等を用いた精密なモデル調整が行われ、他の部分においては、上述したような所謂ルールベースのある程度パターン化されたＯＰＣを行うといった方法が取られている。従って、ルールベースのＯＰＣも依然として多用される方法である（例えば、特許文献１参照）。

一方、微細露光で生じるパターン形状の劣化問題としては、光近接効果のほかに、フレア問題がある。フレアは、露光装置内のレンズの微細な凹凸やウェーハ表面で反射した光の散乱光に起因して起こり、露光光のコントラストを劣化させる。露光光のコントラストは、パターン形成に重要な役割をもたらすものであり、このコントラストの劣化は、パターンの形状劣化、露光マージンを低下させることになるため問題である。フレアを抑える対策としては、フレア補正領域を持つフォトマスクの使用等が提案されている。

ところで、半導体装置の不良解析には、一般に、ＴＥＧ（Test Element Group）配線を用いた、ＯＢＩＲＣＨ法が多用されている。ＯＢＩＲＣＨ法は、赤外光領域に位置するレーザー光を配線上に照射し、そのときの配線抵抗上昇率の違いにより配線不良部を限定する手法である。しかし、ここでの分析には、赤外光を用いるため、点分解能が低い。現段階では、具体的には、約３um以上の分解能は困難であると考えられている。即ち、電流経路上に位置する不良解析においては、少なくとも約３um以上の間隔が空いていなければ、不良解析が困難となる。従って、これを考慮すると、ＯＢＩＲＣＨ法に用いるＴＥＧ配線は、その配線間スペースを約３um以上あけた孤立配線となる。

特開２０００−１１５４９３号公報

しかし、微細化が進むにつれて、不良解析においても、微細パターンの不良解析が要求される。即ち、配線間スペースが、約３um以下の微細なピッチのパターンについても、有効な不良解析を行うことが要求される。また、このように３um程度の配線間隔を有する孤立配線パターンのみではなく、微細パターンの密集した、密集配線パターンの分析についても、必要とされている。

更に、一般に、同一マスク中には、配線率が大きな配線レイアウトと、配線率の小さな配線レイアウトが存在する。そして、配線構造の微細化につれて、この配線率のバラツキは大きくなっている。同一マスク中の配線率の違いは、フレア効果の原因となることが知られており、上述のＯＰＣ等の形状補正だけで対応することは困難である。従って、同一マスク上のデータ率の平均化が必要とされている。

従って、この発明は、３um程度以下のピッチの微細パターンを有するＴＥＧ配線について、そのパターンが孤立配線パターンである場合にも、密集配線パターンである場合にも、不良解析ができるように改良したＴＥＧ配線構造及びこれを備える半導体基板を提供するものである。

この発明のＴＥＧ配線構造は、１層以上の絶縁膜を含む基板と、
前記基板に形成された電極と、
前記電極に電気的に導通する実配線と、
前記電極とは電気的に分離された模擬配線と、
を備え、
前記模擬配線は、
前記実配線に隣接し、所定の間隔で配置されているものである。

この発明において、ＴＥＧ配線構造においては、電極パッドと導通する配線の付近に、所定の間隔で模擬配線を有する。従って、マスク上のパターンデータ率の均一化を測りつつ、電極パッドと接続する配線間の距離は、不良解析を行うのに充分な間隔をあけることができる。従って、微細パターンにおいても、ＴＥＧ配線構造を形成し、かつ正確に不良解析を行うことができる。

以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。

実施の形態１．
図１及び図２は、この発明の実施の形態におけるＴＥＧ配線構造を説明するための模式図であり、図１は、上面を表し、図２は図１におけるＡ−Ａ´方向の断面の一部を表す。
また、簡略化のため、この明細書においては、図１に示すように、各配線の長手方向を「左右」と称し、また、これに垂直な方向を「上下」と称する。また、上下方向の配線の長さを「幅」と称し、この方向において、隣り合う配線と配線との距離を「間隔」と称し、この配線の幅と隣の配線までの間隔とをあわせた距離を「ピッチ」と称することとする。

図１に示すように、ＴＥＧ配線１１０においては、電極パッド２と、これに電気的に導通している配線４と、電極パッド２とは電気的に分離された模擬配線６とが形成されている。

電極パッド２は、配線４の両端に接続するように、２箇所に形成されている。配線４は、左右方向に並行な２本のラインと、この２本のラインの右端に接続する１本の上下方向のラインとで形成されたコの字型の配線である。左右方向の２本のラインの左端は、電極パッド２に接続されている。また、左右方向の２本のラインの間隔ｄ_１は約３umである。また、左右方向の２本のラインの幅Ｗ_４は、共に、約１００nmである。

模擬配線６は、配線４の左右方向のラインに並行に、上下方向に複数本連続して配置されている。模擬配線６は、配線４に囲まれた部分内、即ち、左右方向の２本のラインに挟まれた部分、かつ、電極パッド２と上下方向のラインとの間にも形成されている。配線幅Ｗ_６は、配線４の幅Ｗ_４と同じであり、約１００nmである。また、配線４を含めて、全体の配線ピッチは約２００nmである。即ち、隣接する模擬配線６と模擬配線（あるいは、配線４）との間隔ｄ_２は約１００nmである。

図２を参照して、このようなＴＥＧ配線１１０の断面状態について説明する。但し、図２は、図１のＡ−Ａ´方向の断面であるが、簡略化のため、２本の模擬配線６とこの２本の模擬配線６に挟まれた配線４のみを表す。

図２に示すように、ＴＥＧ配線１１０において、Ｓｉ基板１０上には、シリコン酸化膜１２が形成されている。シリコン酸化膜１２上には、層間絶縁膜１４が形成されている。層間絶縁膜１４は、シリコン酸化膜１２と同程度の機械的強度を有する絶縁膜である。また、層間絶縁膜１４上には、ＳｉＯＣ系の絶縁膜１６が形成されている。この絶縁膜１６の比誘電率は約２．８である。絶縁膜１６上には、更に、絶縁膜１８が形成されている。絶縁膜１８はシリコン酸化膜１２と同程度の機械的強度を有する。

層間絶縁膜１４、絶縁膜１６、１８を貫通して、配線４及び模擬配線６が形成されている。配線４及び模擬配線６は共に、層間絶縁膜１４、絶縁膜１６、１８を貫通して形成されたホール内壁にバリアメタル膜２０を介してＣｕシード膜２２が形成され、更に、Ｃｕ２４が埋め込まれて形成されている。また、上述したが、配線４及び模擬配線６の幅Ｗ_４、Ｗ_６は、共に、約１００nmであり、また、配線４と模擬配線６との間隔ｄ_２は、約１００nmである。

図３及び図４は、上述のようなＴＥＧ配線１１０が形成されたウェーハ１００について説明するための上面模式図である。図４は、図３において点線で囲んだ部分付近を拡大して表している。
図３に示すように、ウェーハ１００上は、スクライブライン領域３０により複数の領域に分割され、各領域に半導体装置１２０が、形成されている。図４に示すように、ＴＥＧ配線１１０は、ウェーハ１００上のスクライブライン領域３０に並べられて形成されている。

図５は、この発明の実施の形態１におけるＴＥＧ配線１１０の形成方法について説明するためのフロー図である。以下、ＴＥＧ配線１１０の形成方法について説明する。
まず、Ｓｉ基板１０上に、熱酸化により、シリコン酸化膜１２を形成する（ステップＳ２）。その後、ＣＶＤ（Chemical Vapor Deposition）法により、層間絶縁膜１４、絶縁膜１６、絶縁膜１８を、順に積層する（ステップＳ４〜Ｓ８）。

次に、層間絶縁膜１４、絶縁膜１６、１８を貫通するように、所定の位置に、ホールを形成する。ここでは、まず、絶縁膜１８上にレジストを塗布し（ステップＳ１０）、露光、現像処理等を行うことによりレジストをパターニングする（ステップＳ１２）。

なお、この露光の際用いられるレチクルには、ＴＥＧ配線１１０に対応するパターンと、半導体装置１２０において必要なパターンに対応するパターンとが形成されている。ウェーハ１００のスクライブライン領域３０により分離された各領域には、各半導体装置１００のパターンに対応するパターンのみが用いられて露光される。そして、必要に応じて、即ち、実施の形態１においては、スクライブライン領域３０とこれにより分離された領域とに露光を行う場合には、ＴＥＧ配線１１０に対応するパターンと半導体装置１２０のパターンとを含むレチクルのパターン全面が用いられる。

その後、パターニングされたレジストをマスクとして、絶縁膜１８、絶縁膜１６、層間絶縁膜１４をエッチング加工することにより絶縁膜１４〜１８を貫通するホールを形成する（ステップＳ１４）。尚、レジストは、ホール形成後除去する（ステップＳ１６）。

次に、バリアメタル膜２０として、ＴａＮ及びＴａ膜をＰＶＤ（Physical Vapor Deposition）法により形成し（ステップＳ１８）、更に、その上に電解メッキ用シード膜として、Ｃｕシード膜２２を、ＰＶＤ法により形成する（ステップＳ２０）。その後、電解メッキ法により、Ｃｕ２４を埋め込む（ステップＳ２２）。その後、ＣＭＰ（Chemical Mechanical Polishing）による平坦化を行う（ステップＳ２４）。
以上のようにして、ウェーハ１００に、ＴＥＧ配線１１０及び半導体装置１２０のパターンが形成される。

次に、以上のように形成されたＴＥＧ配線１１０を用いてパターン検査を行う方法について説明する。
図６は、ＴＥＧ配線１１０を用いて行うＯＢＩＲＣＨ法について説明するための模式図である。

図６に示すように、ＯＢＩＲＣＨ法において用いる検査装置には、試料４０の表面からレーザー４２、あるいは、裏面からレーザー４４を照射できるようになっている。また、試料４０の必要箇所に、電流４６を供給できる。また、試料４０を流れた電流は、高感度アンプ４８により検出される。高感度アンプ４８により検出された電流データは変動電流像取得部５０に送信され、このデータから電流像が取得される。

具体的に、試料４０として、上述のＴＥＧ配線１１０をパターン検査に用いる場合について説明する。まず、パッド２には、バイアス電圧が印加され、電流４６が配線４に流される。ここで、電流４６が流れている時に、配線４に波長約１．３μmのレーザー４２が照射される。照射ポイントはわずかに発熱する。

この発熱により、配線４の抵抗値がわずかに変化する。この変動電流（ＯＢＩＲＣＨ電流）を、他方のパッド２に接続した高感度アンプ４８により検出する。レーザースキャンと同期させて、ＯＢＩＲＣＨ電流を検出することにより、変動電流像取得部５０において、配線４の２次元の変動電流像（ＯＢＩＲＣＨ像）が取得できる。

例えば、配線４の途中に、ボイドや析出Ｓｉ等の欠陥が存在する場合、正常な箇所に比べて放熱が起こり難い。従って、レーザー照射による温度上昇ΔＴが、欠陥の有無により異なる。欠陥が存在する箇所は温度上昇が大きくなるため、その箇所における配線抵抗の変化が大きくなる。従って、ＯＢＩＲＣＨ像にコントラストがついて欠陥箇所を特定することができる。また、温度係数（ＴＣＲ）の違いにより、電流変動を起こす場合がある。特に、遷移金属等の高抵抗な合金が存在する場合には、ＴＣＲがマイナスの値を持つようになり、温度上昇により抵抗値が減少して電流が流れやすくなる。これによっても、高抵抗箇所を特定することができる。

なお、ここで、電流経路とは関係のない部分、即ち、模擬配線６にレーザー４２が照射されても、電流変動は起こらないため、ＯＢＩＲＣＨ像と反射パターン像とを特定することで、電流経路を特定することができる。但し、例えば、模擬配線６と配線４との間が、形状欠陥等によりショートしているような場合等、欠陥が存在する場合、配線４の抵抗値が変化するため、欠陥箇所として検出することができる。
以上のようにして、ＴＥＧ配線１１０の不良分析を行うことができる。

以上説明したように、実施の形態１においては、不良解析用のＴＥＧ配線１１０において、パッド２と導通する配線４の間に、模擬配線６が形成されている。この構造において、左右方向に並行な部分の配線４の間隔ｄ_１は、約３umとなっている。また、この模擬配線６は、左右方向に並行な部分の配線４に挟まれた部分には、配線４と同じ幅Ｗ_４（＝Ｗ_６）、同じピッチで形成されている。即ち、ＴＥＧ配線１１０においては、パッド２と導通する配線４においては、間隔を３um以上に確保し、かつ、模擬配線６を含むＴＥＧ配線１１０全体では微細な密集パターンとなっている。これにより、ＯＢＩＲＣＨ法による不良箇所解析が可能な、微細配線ピッチのＴＥＧ配線構造を実現することができる。

なお、実施の形態１においては、ウェーハ１００のスクライブライン領域３０にＴＥＧ配線１１０を形成する場合について説明した。これは、実際には半導体チップとして用いないＴＥＧ配線１１０の形成用のスペースを特に確保するといった無駄を省き、ウェーハ１００全面を効率よく使用するためである。しかし、この発明においては、ＴＥＧ配線１１０は、スクライブライン領域３０に形成されるものに限らず、必要に応じて、他の部分に形成したものであってもよい。

また、実施の形態１においては、幅Ｗ_４が約１００nm、間隔ｄ_１が約３umの配線４の左右方向に並行に、模擬配線６を、同ピッチ（約２００nm）で、同幅Ｗ_６（約１００nm）で形成する場合について説明した。しかし、この発明はこれに限るものではなく、例えば、光近接効果抑制のためのＯＰＣやあるいは超解像技術によるフレア等を考慮して、適切な幅の模擬配線６を、適切な間隔を持って、適切な本数配置したものであればよい。また、配線４の間隔ｄ_１は、約３um以上確保されることが望ましい。しかし、この発明はこれに限るものではなく、ＯＢＩＲＣＨ法の分解能を考慮したものであれば、これ以下の間隔であってもよい。

また、実施の形態１では、配線４がコの字形状に配置されている場合について説明した。しかし、この発明は、これに限るものではなく、並行に伸びるラインの幅が適切に確保されているものであれば、他の形状であってもよい。また、模擬配線は、このようにある程度幅をもって配置された配線の間の粗密差が解消されるように適切なピッチを持って配置されるものであればよい。

また、実施の形態１においては、絶縁膜１４〜１８に、配線４及び模擬配線６を形成する場合について説明した。しかし、この発明において、ＴＥＧ配線の構造はこれに限るものではない。例えば、１層の絶縁膜に配線が形成されているものであってもよい。また、例えば、各配線４、６は、複数層の絶縁膜に分かれて形成された配線をヴィア等より接続して、１の配線としたような構造であってもよい。また、ＴＥＧ配線１１０の形成方法も実施の形態１に説明したものに限らず、その構造や用いる膜に応じて、この発明の範囲内で適切な方法を用いればよい。

また、実施の形態１においては、ＯＢＩＲＣＨ法による不良解析について説明した。しかし、この発明はこれに限るものではなく、ＴＥＧ配線１１０を用いる他の方法により不良解析を行うものであってもよい。また、ＯＢＩＲＣＨ法においても、実施の形態１において説明したように、表面からレーザー４２を照射する場合に限らず、裏面からレーザー４４を照射すること等も考えられる。

また、図２においては、簡略のため、Ｓｉ基板１０上に、１層のシリコン酸化膜１２のみを図示している。しかし、この発明は、これに限るものではなく、少なくともＳｉ基板１０が、配線４と電気的に絶縁されていればよい。従って、例えば、Ｓｉ基板１０上に必要に、複数の絶縁膜が形成され、ここにヴィア、プラグ等（図示せず）が形成されたような多層配線構造となっているものであってもよい。

また、実施の形態１では、ＴＥＧ配線１１０の構造について説明したが、この配線構造は、フレア効果及び光近接効果を抑えるパターン形状であるため、通常の半導体装置の配線パターンとしても有効に用いることができる。

実施の形態２．
図７は、この発明の実施の形態２におけるＴＥＧ配線２１０を説明するための上面模式図である。
図７に示すように、ＴＥＧ配線２１０においては、パッド５２と、パッド５２に接続する配線５４とが形成されている。また、配線５４の両側（図７においては、左右）には、模擬配線５６が形成されている。

パッド５２は、上下に１ずつ配置され、それぞれに、配線５４の各端部が接続されている。配線５４は、左右方向に並行なラインと、これを上下方向に接続するラインとで構成された、上下方向に折り返しながら伸びた配線である。

模擬配線５６は、配線５４の左右のスペース部分に、左右方向に並行に、上下に連続して複数本配置されている。模擬配線５６の幅Ｗ₅₆は約１００nmであり、隣り合う模擬配線５６の間隔ｄ_４は約１００nmである。

図８は、光近接効果による配線幅の減少量と、フレア効果による配線幅の減少量との、模擬配線幅の依存性を説明するためのグラフである。横軸は、模擬配線幅（um）を表し、縦軸は、配線幅の減少量（%）を表す。
図８からわかるように、光近接効果によるパターン細りの傾向は、模擬配線サイズが小さい場合に大きく作用するのに対して、フレア効果によるパターン細りの傾向は、模擬配線サイズが５０um以下の場合でも確認される。従って、光近接効果及びフレア効果による配線形状劣化を防ぐため、この実施の形態２では、約５０umの保護配線サイズが採用されている。

なお、このＴＥＧ配線２１０は、実施の形態１と同様にウェーハ１００のスクライブライン領域等に形成すればよい。また形成方法、及び、このＴＥＧ配線２１０を用いた不良解析方法等は、実施の形態１と同様である。

以上説明したように、実施の形態２においては、パッド５２に接続する配線５４の両側に、模擬配線５６を形成する。これにより、光近接効果及びフレアの影響を抑えて、ＴＥＧ配線２１０を形成することができる。

具体的に、図９に、ＴＥＧ配線２１０の表面ＳＥＭ写真を示す。ＴＥＧ配線２１０の形状及び配線幅Ｗ５は設計寸法とほぼ一致しており、ウェーハ面内の配線幅も、１００±５０nm程度である。これにより、光効果及びフレア効果によるＴＥＧパターン形状劣化は生じていないことが確認された。

また、実施の形態２においても、模擬配線群は、パッド５２とは電気的には分離されている。従って、ＯＢＩＲＣＨ法による不良分析に用いられる回路は、パッド５２と同通する配線５４部分である。従って、微細配線パターンを実現しつつ、ＯＢＩＲＣＨ法を行うことができるＴＥＧ配線２１０を確保することができる。

また、ここでは、ＴＥＧ配線２１０の形状について説明したが、実施の形態２における配線形状は、フレア効果及び光近接効果を抑えるパターン形状であるため、通常の半導体装置の配線パターンとしても有効に用いることができる。

また、実施の形態２においては、ＴＥＧ配線２１０を実施の形態１と同様に、基板のスクライブライン領域に形成する場合について説明した。しかし、この発明はこれに限るものではなく、必要に応じて必要な位置に形成すればよい。
その他の部分についても、実施の形態１と同様であるから説明を省略する。

実施の形態３．
図１０は、実施の形態３におけるＴＥＧ配線を説明するための上面模式図である。
図１０に示すように、実施の形態３におけるＴＥＧ配線３１０は、実施の形態１のＴＥＧ配線１１０と、実施の形態２のＴＥＧ配線２１０とをあわせたような構造を有する。ＴＥＧ配線３１０は、配線幅１００nm、配線間ピッチ２００nmのヴィアチェーン抵抗抽出ＴＥＧであり、実施の形態１、２と同様にＯＢＩＲＣＨによる不良解析を目的とするものである。以下、更に具体的に説明する。

図１０に示すように、ＴＥＧ配線３１０においては、パッド６２に、配線６４の両端が接続している。配線６４は、パッド６２に接続され、左右に長く伸びる並行な２本のラインと、このラインの間に挟まれた部分に左右方向に並行に配置された複数のラインの一端を上下方向に交互に接続した、上下方向に伸びる折り返し部分とを有する。この配線６４のパッドに接続された２本のラインの間隔ｄ_５は、約３umである。また、配線６４の幅Ｗ_６４は、約１００nmである。また、折り返し部分の左右方向の配線間隔ｄ_６は約１００nmである。

配線６４の上下及び左側のスペース、また、配線６４のパッド６２に接続する２本のラインに挟まれた部分には、模擬配線６６が形成されている。模擬配線６６の幅Ｗ_６６は、約１００nmであり、模擬配線６６とこれに隣接する模擬配線６６又は配線６４との間隔ｄ_７は、約１００nmである。

また、図１０に示すように各配線６４及び模擬配線６６は、Ｍ１層に形成された配線とその上のＭ２層に形成された配線とを、所定箇所においてヴィア６８で接続することにより、それぞれ、１本の配線として構成されている。

このようなＴＥＧ配線３１０は、実施の形態１、２と同様に、ウェーハのスクライブライン領域等、必要に応じて適切な場所に形成すればよい。またこの形成方法は、実施の形態１に説明したものと同様である。また、ＴＥＧ配線３１０を用いたＯＢＩＲＣＨ法による解析方法も実施の形態１において説明したものと同様である。

以上説明したように、実施の形態３のＴＥＧ配線３１０においては、パッド６２に接続する配線６４と模擬配線６６とを含めて、配線を一定のピッチ（約２００nm）で、左右方向に形成している。また、パッドに接続する配線５４の外側には、長さ５０umの保護配線を形成している。従って、光近接効果及びフレア効果による配線幅の現象を考慮して、パターンの形成を行うことができる。

また、このようにパターンを形成しても、実際にパッド６２と導通する配線６４の間隔ｄ５は、約３umであるため、ＯＢＩＲＣＨ法を用いて、不良解析を行うことができる。従って、微細ピッチの密集パターンについても、ＯＢＩＲＣＨ法による正確な不良解析を行うことができる。

また、配線率を均一化することにより、ＣＭＰプロセスに対する耐性を高くすることができる。したがって、充分信頼性の高いＴＥＧ配線を形成することができる。

なお、実施の形態３においては、ＴＥＧ配線３１０の配線構造について説明した。しかし、このような配線構造は、例えば、Ｃｕ/Low-k膜多層配線構造等、半導体チップ内で通常形成される配線構造としても有効である。
その他の部分については、実施の形態１、２と同様である。

なお、例えば、実施の形態１におけるウェーハ１００は、この発明の基板に該当し、実施の形態１〜３のパッド２、５２、６２は、電極に、配線４、５４、６４は、実配線に、また、模擬配線６、５６、６６は、模擬配線に該当する。また、この発明において、所定の間隔とは、模擬配線とこの模擬配線とに隣り合う模擬配線（又は実配線）との距離を意味し、例えば、実施の形態１〜３におけるｄ_２、ｄ_４、ｄ_７が該当する。また、この発明において、実配線の２本のライン部分とは、例えば、実施の形態１の配線４における、パッド２に接続して左右方向に伸びる部分等が該当し、この部分の間隔には、例えば、実施の形態１、３におけるｄ_１、ｄ_５等が該当する。また、例えば、実施の形態１におけるスクライブライン領域３０は、この発明のスクライブラインに該当し、スクライブライン領域３０により分離される領域は、チップ領域に該当し、半導体装置１２０は、半導体チップに該当する。

この発明の実施の形態１におけるＴＥＧ配線を説明するための上面模式図である。この発明の実施の形態１におけるＴＥＧ配線を説明するための断面模式図である。この発明の実施の形態１における基板を説明するための上面模式図である。この発明の実施の形態１における基板を説明するための上面模式図である。この発明の実施の形態１におけるＴＥＧ配線の形成方法について説明するためのフロー図である。この発明の実施の形態１において用いるＯＢＩＲＣＨ法について説明するための概念図である。この発明の実施の形態２におけるＴＥＧ配線を説明するための上面模式図である。光近接効果による配線幅の減少量と、フレア効果による配線幅の減少量との、模擬配線幅の依存性を説明するためグラフである。この発明の実施の形態２におけるＴＥＧ配線の表面ＳＥＭ写真を示す図である。この発明の実施の形態３におけるＴＥＧ配線を説明するための上面模式図である。

符号の説明

１００ウェーハ
１１０、２１０、３１０ＴＥＧ配線
１２０半導体装置
２パッド
４配線
６模擬配線
１０Ｓｉ基板
１２シリコン酸化膜
１４層間絶縁膜
１６絶縁膜（ＳｉＯＣ系）
１８絶縁膜
２０バリアメタル膜
２２Ｃｕシード膜
２４Ｃｕ
３０スクライブライン領域
４０試料
４２レーザー（表面）
４４レーザー（裏面）
４６電流
４８高感度アンプ
５０変動電流像取得部
５２パッド
５４配線
５６模擬配線
６２パッド
６４配線
６６模擬配線
６８ヴィア

Claims

１層以上の絶縁膜を含む基板と、
前記基板に形成された電極と、
前記電極に電気的に導通する実配線と、
前記電極とは電気的に分離された模擬配線と、
を備え、
前記模擬配線は、
前記実配線に隣接し、所定の間隔で配置されていることを特徴とするＴＥＧ配線構造。
前記模擬配線は、前記基板に複数本形成され、
前記複数の模擬配線は、同形状であり、一定の間隔で配置されていることを特徴とする請求項１に記載のＴＥＧ配線構造。
前記実配線は、所定の間隔でほぼ並行に配置された２本以上のライン部分を有し、
前記模擬配線は、前記ライン部分に挟まれた部分に、所定の間隔で、前記ライン部分にほぼ並行に配置されていることを特徴とする請求項１または２に記載のＴＥＧ配線構造。
前記ライン部分の間隔は、約３um以上であることを特徴とする請求項３に記載のＴＥＧ配線構造。
前記実配線は、ほぼ並行に配置された２以上のライン部分と、
前記ライン部分に対してほぼ垂直方向に配置され、かつ前記ライン部分に接続する折り返し部分と、
を含み、
前記模擬配線は、前記ライン部分に並行に配置され、かつ、前記折り返し部分方向に連続して、所定の間隔で配置されていることを特徴とする請求項１または２に記載のＴＥＧ配線構造。
前記模擬配線と、これに隣接する前記模擬配線又は前記実配線との間隔は、約０．１μ以下であることを特徴とする請求項１から５のいずれかに記載のＴＥＧ配線構造。
基板を複数のチップ領域に区分するスクライブラインと、
前記スクライブラインにより区分されるチップ領域に形成された複数の半導体チップと、
前記スクライブラインに形成された請求項１から６のいずれかに記載のＴＥＧ配線構造と、
を備えることを特徴とする半導体基板。