JP2005252025A - パターン状フォトレジスト層の形成方法および装置 - Google Patents

パターン状フォトレジスト層の形成方法および装置 Download PDF

Info

Publication number
JP2005252025A
JP2005252025A JP2004061127A JP2004061127A JP2005252025A JP 2005252025 A JP2005252025 A JP 2005252025A JP 2004061127 A JP2004061127 A JP 2004061127A JP 2004061127 A JP2004061127 A JP 2004061127A JP 2005252025 A JP2005252025 A JP 2005252025A
Authority
JP
Japan
Prior art keywords
photoresist layer
forming
overlay
exposure
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004061127A
Other languages
English (en)
Inventor
Ryoketsu Rin
陵 杰 林
De-Hung Wu
得 鴻 呉
國 俊 ▲黄▼
Kokushun Ko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of JP2005252025A publication Critical patent/JP2005252025A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 パターン転写処理のサイクル時間および再処理時間を短縮することのできるパターン状フォトレジスト層の形成方法および装置を提供する。
【解決手段】
所定のウェハ層と整合するパターン状フォトレジスト層の形成方法を提供する。フォトレジスト層は基板上に形成され、露光を行う。フォトレジスト層の露光部分と所定のウェハ層との間のオーバーレイオフセットを測定し、フォトレジスト層の露光部分が所定のウェハ層と整合するか否かを判断する。現像段階は、フォトレジスト層の露光部分が所定のウェハ層と整合する場合に行われる。パターン状フォトレジスト層を形成するための装置も提供する。この装置は、前述の方法を利用し、オーバーレイオフセットを即座にフィードバックして、パターン転写処理のサイクル時間および再処理時間を短縮する。
【選択図】 図2

Description

本発明は、パターン状フォトレジスト層の形成方法および装置に関する。より詳細には、オーバーレイオフセットを即座に測定およびフィードバックするパターン状フォトレジスト層の形成方法および装置に関する。
半導体産業の進展に伴い、無数のトランジスタ、キャパシタ、レジスタ等を備えた数々の高性能半導体機器や集積回路が開発されている。半導体機器や集積回路の性能を高めるには、これらの集積度を高める必要がある。具体的には、導電性層の数の増加および/またはデバイスの最小寸法の縮小が不可欠である。
集積回路の集積度が継続的に高まっていることから、異なるウェハ層間における整合精度は重要な問題である。例えば、ある集積回路の導電線とプラグとの間に不整合が生じると、集積回路の性能が低下するか、あるいは機能しない。不整合は、不純物添加処理やイオン注入処理においても発生し易く、集積回路の性能を低下させてしまう。
一般的に、集積回路においては、フィルムあるいはフィルムの不純物添加/イオン注入領域のパターンをパターン状フォトレジスト層によって区画する。このフォトレジスト層は、露光段階および現像段階からなるパターン転写処理において形成される。したがって、パターン転写処理の後にパターン状フォトレジスト層のオーバーレイオフセットを測定し、起こり得る不整合を検出する必要がある。
図1に示すのは、従来技術によるパターン状フォトレジスト層を形成するための処理フロー図である。図1に示すように、フォトレジスト層をウェハに塗布し(S100)、露光ツールを用いて露光を行い(S110)、現像して(S120)パターン状フォトレジスト層を形成する。続いて、フォトレジストパターンと別のフィルムとの間のオーバーレイオフセットを測定する(S130)。さらに、オーバーレイオフセットが許容範囲内であるか否かを判断する(S140)。すなわち、フォトレジストパターンが他のフィルムと十分に整合しているか否かを判断する。許容範囲内であれば、次の段階(S150)を実行する。許容範囲外の場合には、フォトレジスト層を除去および再処理し、オーバーレイ測定ツールから露光ツールへと制御信号をフィードバックする(S160)。これにより、再処理の際に露光状態を調節することが可能となる。
従来技術における一般的なオーバーレイ測定ツールはACML(製品名)ツールである。しかし、ACMLツールは現像段階の後に用いるので、再処理が必要な場合には現像液が無駄になってしまう。また、ACMLツールは、オーバーレイの測定を行ったり、露光ツールに即座に制御信号をフィードバックしたりすることができない。したがって、オーバーレイオフセットが許容範囲外である場合には、制御信号の受信以前に処理されたウェハを再処理しなければならない。
さらに、ACMLツールは高価であるため、製造コストが増大してしまう。その上、ACMLツールを使用する場合には、スクライブ領域を狭めないよう、ウェハのスクライブ領域の上にオーバーレイマークを形成する必要がある。
以上の課題に鑑み、本発明が提供するのは、パターン状フォトレジスト層の形成方法である。この方法においては、フォトレジストパターンのオーバーレイオフセットを即座にフィードバックするので、パターン転写処理のサイクル時間および再処理時間が短縮される。
また、本発明はパターン状フォトレジスト層を形成するための装置も提供する。この装置は、フォトレジストパターンのオーバーレイオフセットを即座にフィードバックすることが可能な構造を有するので、パターン転写処理のサイクル時間および再処理時間が短縮される。
本発明が提供するパターン状フォトレジスト層の形成方法は、所定のウェハ層と整合するパターン状フォトレジスト層を形成するのに用いられる。この方法は、以下の段階(a)乃至(e)からなる。
まず、段階(a)において基板上にフォトレジスト層を形成し、段階(b)において露光を行う。続いて、段階(c)において、フォトレジスト層の露光を行った部分と所定のウェハ層との間のオーバーレイオフセットを測定する。次に、段階(d)において、オーバーレイオフセットを用いて、フォトレジスト層の露光部分の整合精度が許容範囲内であるか否かを判断する。許容範囲内である場合には、段階(e)においてフォトレジスト層を現像する。
一方、整合精度が許容範囲を超えている場合には、段階(d)において整合精度が許容範囲内であると判断されるまで、フォトレジストを除去する段階(f)と前述の段階(a)乃至(e)とを順に少なくとも1回繰り返す。各サイクルにおける露光状態は、前のサイクルの段階(c)において測定したオーバーレイオフセットに従って校正される。
本発明の実施例によると、露光段階において、フォトレジスト層に潜像を形成する。オーバーレイオフセットの測定は、潜像をレーザ光線で走査し、レーザ走査から発生した信号を分析することによって行われる。オーバーレイオフセットを用いて、潜像の整合精度が許容範囲内であるか否かを判断する。
本発明が提供するパターン状フォトレジスト層の別の形成方法は、以下の段階(a)乃至(e)からなる。
まず、段階(a)においてフォトレジスト層を基板上に形成し、段階(b)において、露光/オーバーレイ測定ツールを用いてフォトレジスト層に潜像を形成する。次に段階(c)において、露光/オーバーレイ測定ツールを用いて潜像と所定のウェハ層との間のオーバーレイオフセットを測定する。続いて、段階(d)において、オーバーレイオフセットと所定の値とを比較する。オーバーレイオフセットが所定の値より小さい場合には、段階(e)においてフォトレジスト層を現像する。
一方、オーバーレイオフセットが所定の値より大きい場合には、段階(d)においてオーバーレイオフセットが所定の値よりも小さいとわかるまで、フォトレジストを除去する段階(f)と前述の段階(a)乃至(e)とを順に少なくとも1回繰り返す。各サイクルにおける露光状態は、前のサイクルの段階(c)で測定したオーバーレイオフセットに従って校正される。
露光状態の校正方法は、例えば、オーバーレイオフセットに基づいて発生した制御信号を、露光/オーバーレイ測定ツールへとフィードバックする段階からなる。フィードバックはフォトレジスト層を除去する前に行われ、露光/オーバーレイ測定ツールに命令して露光状態を校正する。
本発明の方法によれば、前述したオーバーレイオフセット測定は、レーザ光線を用いてフォトレジスト層の潜像を走査し、レーザ走査から発生した信号を分析することによって行われる。オーバーレイオフセットは、潜像の整合精度が許容範囲内であるか否かを判断するのに用いられる。
本発明によるパターン状フォトレジスト層を形成するための装置は、所定のウェハ層と整合するパターン状フォトレジスト層の形成に用いられる。この装置は、少なくとも1つのフォトレジスト塗布ツールと、露光/オーバーレイ測定ツールと、現像ツールと、基板搬送ツールとを備える。
フォトレジスト塗布ツールは、基板上にフォトレジスト層を塗布するためのツールである。露光/オーバーレイ測定ツールは、フォトレジスト層に対して露光を行って潜像を形成し、潜像と所定のウェハ層との間のオーバーレイオフセットを測定するのに用いられる。現像ツールはフォトレジスト層の現像のためのツールである。また、基板搬送ツールはフォトレジスト塗布ツール、露光/オーバーレイ測定ツールおよび現像ツールと接続し、その間で基板を移動する。
本発明の実施例によると、この装置はさらにフォトレジスト除去ツールを含んでもよい。フォトレジスト除去ツールは、基板搬送ツールを介して露光/オーバーレイ測定ツールおよび/またはフォトレジスト塗布ツールと接続してもよい。
基板搬送ツールは、オーバーレイオフセット値に従って、基板をフォトレジスト除去ツールまたは現像ツールに移動してもよい。具体的には、オーバーレイオフセットが許容範囲を超える場合には、基板搬送ツールが基板をフォトレジスト除去ツールに移動し、再処理を行う。また、オーバーレイオフセットが許容範囲内である場合には、基板搬送ツールが基板を現像ツールに移動し、フォトレジスト層を現像する。
露光/オーバーレイ測定ツールは、例えば露光モジュールとオーバーレイ測定モジュールとからなる。露光モジュールは、フォトレジスト層において潜像を形成するためのものである。また、オーバーレイ測定モジュールは、潜像と所定のウェハ層との間のオーバーレイオフセットを測定するためのものであり、オーバーレイオフセットに基づいて制御信号を露光モジュールにフィードバックする。
露光モジュールは、露光光源およびフォトマスクを含む。露光光源は、例えば基板の上に設置されてもよい。また、フォトマスクは露光光源と基板との間に設置されてもよい。オーバーレイ測定モジュールは、レーザ光源と、信号受信デバイスと、信号フィードバックデバイスとを含んでもよい。レーザ光源は潜像を走査するためのものであり、信号受信デバイスがレーザ走査から発生したテスト信号を受信する。レーザ走査はオーバーレイオフセットの情報を含む。信号フィードバックデバイスはテスト信号に基づいて制御信号を発生し、露光モジュールに制御信号をフィードバックする。
オーバーレイ測定は露光段階の後で行われる。これは本発明においては現像段階の前であるため、オーバーレイオフセットは即座にフィードバックされ、好ましくない再処理を回避することができる。
以上の概略的な説明と以下の詳細な説明とはともに例であり、特許請求の範囲に記載の発明をさらに説明するものであることは理解されなければならない。
添付の図面は本発明の理解を深めるためのものであり、本明細書に組み込まれ、その一部を構成する。また、図面は本発明の実施例を説明しており、明細書とあわせて、本発明の理念を説明する。
前述した従来技術の課題を解決するため、本発明はオーバーレイ測定モジュールと露光モジュールとを備える。したがって、露光段階の後、現像段階の前にオーバーレイ測定を行って、即座にオーバーレイオフセットを監視することができる。これにより、パターン転写におけるサイクル時間および再処理時間が効果的に短縮される。
図2は、本発明の好適な実施例によるパターン状フォトレジスト層を形成するための処理フロー図である。当初、基板の上にはフィルムが備えられている。この基板は、例えば半導体デバイスや集積回路の製造に用いられるウェハ、ガラス基板、水晶基板、プラスチック基板、ディスプレイパネルを製造するためのシリコン基板、あるいはプリント基板(PCB)の製造に用いられるプラスチック基板やセラミック基板である。
まず、フォトレジスト層を基板上に形成する(S200)。フォトレジスト層に対して露光を行い、フォトレジスト層の露光部分と所定のウェハ層との間のオーバーレイオフセットを測定する(S210)。本実施例においては、露光段階とオーバーレイ測定段階とが同一の露光/オーバーレイ測定ツールにおいて行われる。このツールはフォトレジスト層を露光して潜像を形成するのに用いられた後、潜像と所定のウェハ層との間のオーバーレイオフセットの測定に用いられる。
本実施例において形成されるパターン状フォトレジスト層は、例えば導電線のパターン、誘電体層の開口パターン、導電性プラグのパターン、あるいは不純物添加領域のパターンなど、半導体デバイスや集積回路のパターンを区画してもよい。さらに、パターン状のフォトレジスト層は、フィルムエッチング処理、不純物添加処理、イオン注入処理、あるいはフィルム蒸着処理においてマスクの役割を果たしてもよい。
いずれにせよ、本発明は以上の場合に制限されることは無く、当業者は、本発明の範囲および理念を離れることなく、前述の方法を適当な形に修正して、正確な整合を必要とする他の場合に用いることができる。
オーバーレイオフセット値は、フォトレジストパターンの整合精度が許容範囲内であるか否かを判断する(S220)のに用いられる。より具体的には、測定されたオーバーレイオフセットと所定の値とを比較して、フォトレジスト層の整合精度が許容範囲内であるか否かを判断する。
オーバーレイオフセットが所定の値より小さい場合、すなわちオーバーレイオフセットが許容範囲内である場合には、フォトレジスト層を現像してフォトレジストパターンを形成する(S230)。パターン状フォトレジスト層はマスクとして用いられ、フィルムエッチング処理、不純物添加処理、イオン注入処理、あるいはフィルム蒸着処理を行って、正確に整合されたパターン状フィルムまたは不純物添加領域を形成する(S240)。
一方、オーバーレイオフセットが所定の値より大きい場合には、オーバーレイオフセットに基づいて発生した制御信号を露光/オーバーレイ測定ツールにフィードバックし、フォトレジスト層を除去および再処理する(S250)。制御信号のフィードバックは、例えばフォトレジスト層の除去に優先する。したがって、段階S200乃至S220が再度行われ、フォトレジスト層の露光状態を制御信号に従って校正する。
段階220において、オーバーレイオフセットが所定の値より小さい場合には、フォトレジスト層は現像され、フォトレジストパターンを形成する(S230)。それでもオーバーレイオフセットが所定の値より大きい場合には、オーバーレイオフセットが所定の値より小さくなるまで、段階S250、S200、S210およびS220が順に繰り返され、フォトレジスト層を現像してフォトレジストパターンを形成する(S230)。
図3に示すのは、本発明の好適な実施例によるパターン状フォトレジスト層を形成するための装置である。装置300は、フォトレジスト塗布ツール400、露光/オーバーレイ測定ツール500、現像ツール600および基板搬送ツール700からなる。フォトレジスト塗布ツール400は、基板上にフォトレジスト層を塗布するためのものである。露光/オーバーレイ測定ツール500は、フォトレジスト層に対して露光を行い、潜像を形成して、潜像と所定のウェハ層との間のオーバーレイオフセットを測定する。現像ツール600はフォトレジスト層を現像するためのものであり、基板搬送ツール700は、フォトレジスト塗布ツール400、露光/オーバーレイ測定ツール500、現像ツール600と接続し、その間で基板を移動する。
パターン状フォトレジスト層を形成するための装置300はさらに、フォトレジスト除去ツール800を含んでいてもよい。フォトレジスト除去ツール800は、基板搬送ツール700を介して露光/オーバーレイ測定ツール500および/またはフォトレジスト塗布ツール400と接続してもよい。
基板搬送ツール700は、オーバーレイオフセット値に従って、基板をフォトレジスト除去ツール800または現像ツール600に移動することができる。具体的には、オーバーレイオフセットが許容範囲を超える場合には、基板搬送ツール700が基板をフォトレジスト除去ツール800に移動し、再処理を行う。オーバーレイオフセットが許容範囲内であれば、基板搬送ツール700は基板を現像ツール600に移動し、フォトレジスト層を現像する。
図4は、図3の露光/オーバーレイ測定ツールの概略図である。露光/オーバーレイ測定ツール500は、例えばオーバーレイ測定モジュール510と露光モジュール520とからなる。露光モジュール520は、フォトレジスト層に潜像を形成するためのものである。オーバーレイ測定モジュール510は、潜像と所定のウェハ層との間でオーバーレイオフセットを測定し、オーバーレイオフセットに基づいて発生した制御信号を露光モジュール520にフィードバックして露光状態を校正するためのものである。
図4を参照すると、オーバーレイ測定モジュール510は、レーザ光源512と、信号受信デバイス514と、信号フィードバックデバイス516とを備えていてもよい。レーザ光源512は潜像の走査に用いられる。また、信号受信デバイス514はレーザ走査から発生したテスト信号SMEASUREMENTを受信するためのものである。このテスト信号SMEASUREMENTはオーバーレイオフセットの情報を含む。
信号フィードバックデバイス516は、テスト信号SMEASUREMENTに基づいて制御信号SCONTROLを発生するとともに、この制御信号SCONTROLを露光モジュール520にフィードバックして、露光状態を校正するのに用いられる。露光モジュール520は、例えば露光光源522とフォトマスク524とを含む。露光光源522は基板の上に設置してもよい。また、フォトマスク524は露光光源522と基板との間に設置してもよい。
前述したように、本発明では露光段階およびオーバーレイ測定段階が同一のツールにおいて行われるので、パターン転写処理のサイクル時間を短縮することができる。さらに、露光段階の後、現像段階の前にオーバーレイ測定を行うので、オーバーレイオフセットを即座に露光モジュールにフィードバックし、好ましくない再処理を回避することができる。
オーバーレイ測定は現像段階の前に行われるため、その精度は現像段階の処理パラメータの影響を受けることがない。また、本発明は、従来の高価なACMLツールに代わって露光/オーバーレイ測定ツールを採用しているので、製造コストを削減することができる。
露光/オーバーレイ測定ツールの走査精度は、現行の露光ツールの露光装置の走査精度と同等である。したがって、オーバーレイ測定は高精度であり、次世代型の製造工程の要件を満たしている。さらに、本発明においては、オーバーレイマークにわずかな修正を加えるだけで、あるいは全く修正を加えずに、フォトレジストパターンの十分な整合精度を達成することができる。したがって、製造コストの心配をする必要がない。加えて、本発明はウェハ上のスクライブを狭めることができるので、ウェハのダイの総数を削減することが可能である。
当業者には、本発明の範囲または理念を離れることなく、本発明の構造に修正および変形を加えられることは明らかである。以上の観点から、本発明は、特許請求の範囲およびそれと同等の範囲内である限り、本発明の修正および変形も含むものとする。
従来技術によるパターン状フォトレジスト層の形成の処理フロー図である。 本発明の好適な実施例によるパターン状フォトレジスト層の形成の処理フロー図である。 本発明の好適な実施例によるパターン状フォトレジスト層の形成のための装置である。 図3の露光/オーバーレイ測定ツールの概略図である。
符号の説明
522 露光光源
524 フォトマスク
512 レーザ光源
514 信号受信デバイス
516 信号フィードバックデバイス

Claims (14)

  1. 所定のウェハ層と整合するパターン状フォトレジスト層の形成に用いられるフォトレジスト層の形成方法であって、
    (a)基板上にフォトレジスト層を形成する段階と、
    (b)前記フォトレジスト層に対して露光を行う段階と、
    (c)前記フォトレジスト層の露光部分と前記所定のウェハ層との間のオーバーレイオフセットを測定する段階と、
    (d)前記オーバーレイオフセットが許容範囲内であるか否かを判断する段階と、
    (e)前記オーバーレイオフセットが許容範囲内である場合には前記フォトレジスト層を現像する段階と、
    からなることを特徴とするパターン状フォトレジスト層の形成方法。
  2. 請求項1に記載のパターン状フォトレジスト層の形成方法であって、前記オーバーレイオフセットが許容範囲を超えている場合に、前記段階(e)の前に、
    段階(d)において前記オーバーレイオフセットが許容範囲内であると判断されるまで、フォトレジストを除去する段階(f)と前記段階(a)乃至(d)とを順に少なくとも1回繰り返し、各サイクルの段階(b)における露光状態を、前のサイクルの段階(c)において測定される前記オーバーレイオフセットに従って校正することを特徴とするパターン状フォトレジスト層の形成方法。
  3. 請求項1に記載のパターン状フォトレジスト層の形成方法において、前記フォトレジスト層に対して露光を行う段階が前記フォトレジスト層において潜像を形成し、前記オーバーレイオフセットを測定する段階が、
    レーザ光線を提供する段階と、
    前記レーザ光線を用いて前記潜像を走査し、前記レーザ走査から発生した信号を分析して前記オーバーレイオフセットを得る段階と、
    からなることを特徴とするパターン状フォトレジスト層の形成方法。
  4. 所定のウェハ層と整合するパターン状フォトレジスト層の形成方法であって、
    (a)基板上にフォトレジスト層を形成する段階と、
    (b)露光/オーバーレイ測定ツールを用いて前記フォトレジスト層に対して露光を行い、前記フォトレジスト層に潜像を形成する段階と、
    (c)前記露光/オーバーレイ測定ツールを用いて、前記潜像と前記所定のウェハ層との間のオーバーレイオフセットを測定する段階と、
    (d)前記オーバーレイオフセットと所定の値とを比較する段階と、
    (e)前記オーバーレイオフセットが前記所定の値よりも小さい場合には、前記フォトレジスト層を現像する段階と、
    からなることを特徴とするパターン状フォトレジスト層の形成方法。
  5. 請求項4に記載のパターン状フォトレジスト層の形成方法であって、前記オーバーレイオフセットが前記所定の値よりも大きい場合に、段階(e)の前に、
    前記段階(d)において前記オーバーレイオフセットが前記所定の値よりも小さいとわかるまで、フォトレジストを除去する段階(f)と前記段階(a)乃至(d)とを順に少なくとも1回繰り返し、各サイクルの段階(b)における露光状態を、前のサイクルの段階(c)において測定される前記オーバーレイオフセットに従って校正することを特徴とするパターン状フォトレジスト層の形成方法。
  6. 請求項5に記載のパターン状フォトレジスト層の形成方法において、前記オーバーレイオフセットに従って前記露光状態を校正する段階が、
    前記オーバーレイオフセットに基づいて発生した制御信号を前記露光/オーバーレイ測定ツールへフィードバックし、前記露光/オーバーレイ測定ツールに命令して前記露光状態を校正することを特徴とするパターン状フォトレジスト層の形成方法。
  7. 請求項4に記載のフォトレジスト層の形成方法において、前記オーバーレイオフセットを測定する段階が、
    前記露光/オーバーレイ測定ツールが提供するレーザ光線を用いて前記潜像を走査する段階と、
    前記レーザ光線から発生した信号を分析して前記オーバーレイオフセットを求める段階と、
    からなることを特徴とするフォトレジスト層の形成方法。
  8. 所定のウェハ層と整合するパターン状フォトレジスト層の形成に用いられるパターン状フォトレジスト層の形成装置であって、
    基板上にフォトレジスト層を塗布するためのフォトレジスト塗布ツールと、
    前記フォトレジスト層に対して露光を行い、潜像を形成するとともに、前記潜像と前記所定のウェハ層との間のオーバーレイオフセットを測定するための露光/オーバーレイ測定装置と、
    前記フォトレジスト層を現像するための現像ツールと、
    前記フォトレジスト塗布ツール、前記露光/オーバーレイ測定ツールおよび前記現像ツールと接続した基板搬送ツールと、
    を備えることを特徴とするパターン状フォトレジスト層の形成装置。
  9. 請求項8に記載のパターン状フォトレジスト層の形成装置であって、フォトレジスト除去ツールをさらに備え、
    前記フォトレジスト除去ツールは、前記基板搬送ツールを介して前記露光/オーバーレイ測定ツールと接続していることを特徴とするパターン状フォトレジスト層の形成装置。
  10. 請求項9に記載のパターン状フォトレジスト層の形成装置において、前記フォトレジスト除去ツールは、前記基板搬送ツールを介して前記フォトレジスト塗布ツールと接続していることを特徴とするパターン状フォトレジスト層の形成装置。
  11. 請求項9に記載のパターン状フォトレジスト層の形成装置において、前記基板搬送ツールが、前記オーバーレイオフセット値に従って、前記フォトレジスト除去ツールまたは前記現像ツールに前記基板を移動することを特徴とするフォトレジスト層の形成装置。
  12. 請求項8に記載のフォトレジスト層の形成装置において、前記露光/オーバーレイ測定ツールが、
    前記フォトレジスト層に潜像を形成するための露光モジュールと、
    前記潜像と前記所定のウェハ層との間のオーバーレイオフセットを測定し、前記オーバーレイオフセットに基づいて発生した制御信号を前記露光モジュールにフィードバックするためのオーバーレイ測定モジュールと、
    を備えることを特徴とするフォトレジスト層の形成装置。
  13. 請求項12に記載のフォトレジスト層の形成装置において、前記露光モジュールが、
    前記基板の上に配置された露光光源と、
    前記露光光源と前記基板との間に配置されたフォトマスクと、
    を備えることを特徴とするフォトレジスト層の形成装置。
  14. 請求項12に記載のフォトレジスト層の形成装置において、前記オーバーレイ測定モジュールが、
    前記フォトレジスト層において前記潜像を走査するためのレーザ光源と、
    前記レーザ走査から発生した、前記オーバーレイオフセットの情報を含むテスト信号を受信するための信号受信デバイスと、
    前記テスト信号に基づいて前記制御信号を発生し、前記露光モジュールに前記制御信号をフィードバックするための信号フィードバックデバイスと、
    を備えることを特徴とするフォトレジスト層の形成装置。
JP2004061127A 2004-02-18 2004-03-04 パターン状フォトレジスト層の形成方法および装置 Pending JP2005252025A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/782,369 US7033903B2 (en) 2004-02-18 2004-02-18 Method and apparatus for forming patterned photoresist layer

Publications (1)

Publication Number Publication Date
JP2005252025A true JP2005252025A (ja) 2005-09-15

Family

ID=34838806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004061127A Pending JP2005252025A (ja) 2004-02-18 2004-03-04 パターン状フォトレジスト層の形成方法および装置

Country Status (2)

Country Link
US (3) US7033903B2 (ja)
JP (1) JP2005252025A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153504A (ja) * 2008-12-24 2010-07-08 Toshiba Corp 半導体装置の製造方法
JP2021518585A (ja) * 2018-04-06 2021-08-02 エーエスエムエル ネザーランズ ビー.ブイ. 非線形光学系を有する検査装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403259B2 (en) * 2003-10-17 2008-07-22 Asml Netherlands B.V. Lithographic processing cell, lithographic apparatus, track and device manufacturing method
JP4721651B2 (ja) * 2004-04-14 2011-07-13 株式会社 日立ディスプレイズ 表示装置
US7184853B2 (en) * 2005-05-18 2007-02-27 Infineon Technologies Richmond, Lp Lithography method and system with correction of overlay offset errors caused by wafer processing
WO2009013741A2 (en) * 2007-07-22 2009-01-29 Camtek Ltd Method and system for controlling a manufacturing process
US9588441B2 (en) * 2012-05-18 2017-03-07 Kla-Tencor Corporation Method and device for using substrate geometry to determine optimum substrate analysis sampling
US9760020B2 (en) * 2012-11-21 2017-09-12 Kla-Tencor Corporation In-situ metrology
JP6470484B2 (ja) * 2013-03-29 2019-02-13 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
US10642255B2 (en) * 2013-08-30 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Component control in semiconductor performance processing with stable product offsets
CN111435219B (zh) * 2019-01-15 2023-08-25 无锡华润上华科技有限公司 不同光刻机之间的套刻匹配方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124927A (en) * 1990-03-02 1992-06-23 International Business Machines Corp. Latent-image control of lithography tools
TW285779B (ja) * 1994-08-08 1996-09-11 Tokyo Electron Co Ltd
US6699630B2 (en) * 2000-07-07 2004-03-02 Nikon Corporation Method and apparatus for exposure, and device manufacturing method
US6759112B2 (en) * 2000-12-30 2004-07-06 Intel Corporation Exposed and embedded overlay structure
US6486956B2 (en) * 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error
JP4001469B2 (ja) * 2001-06-19 2007-10-31 大日本スクリーン製造株式会社 基板処理装置および基板処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153504A (ja) * 2008-12-24 2010-07-08 Toshiba Corp 半導体装置の製造方法
JP2021518585A (ja) * 2018-04-06 2021-08-02 エーエスエムエル ネザーランズ ビー.ブイ. 非線形光学系を有する検査装置
JP7022220B2 (ja) 2018-04-06 2022-02-17 エーエスエムエル ネザーランズ ビー.ブイ. 非線形光学系を有する検査装置

Also Published As

Publication number Publication date
US7033903B2 (en) 2006-04-25
US20060166453A1 (en) 2006-07-27
US20050181571A1 (en) 2005-08-18
US20050250225A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
US20060166453A1 (en) Method and apparatus for forming patterned photosensitive material layer
US7569309B2 (en) Gate critical dimension variation by use of ghost features
US8440376B2 (en) Exposure determining method, method of manufacturing semiconductor device, and computer program product
US7160654B2 (en) Method of the adjustable matching map system in lithography
JP2001022051A (ja) レチクル及び半導体装置の製造方法
JP3352354B2 (ja) 露光装置およびデバイス製造方法
US6420077B1 (en) Contact hole model-based optical proximity correction method
KR100589553B1 (ko) 레티클 측정치를 이용한 포토리소그래피 임계 치수 제어
JPH097924A (ja) 半導体装置の製造装置及び半導体装置の製造方法
US6803292B2 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
US20080079925A1 (en) Processing apparatus
EP1654592B1 (en) Measuring the effect of flare on line width
US20100104962A1 (en) Patterning method, exposure system, computer readable storage medium, and method of manufacturing device
USRE39913E1 (en) Method to control gate CD
JPH1115139A (ja) マスクパターン作成方法およびこの方法により形成されたマスク
KR102413895B1 (ko) 패턴 형성 방법, 리소그래피 장치, 및 물품 제조 방법
KR100714266B1 (ko) 반도체장치의 제조공정에서 이미지 보정 방법
JP7022807B2 (ja) パターン形成方法、リソグラフィ装置、および物品製造方法
KR20190142106A (ko) 반도체 소자의 제조 방법
JP2003318092A (ja) 露光装置および半導体装置の製造方法
JPH0536583A (ja) 位置合せ方法および半導体集積回路装置の製造方法
US20030211411A1 (en) Method for monitoring focus in lithography
US7153711B2 (en) Method for improving a drive current for semiconductor devices on a wafer-by-wafer basis
TWI230983B (en) Method of forming patterned photoresist layer and equipment for forming the same
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619