JP6470484B2 - 描画装置、露光描画装置、プログラム及び描画方法 - Google Patents
描画装置、露光描画装置、プログラム及び描画方法 Download PDFInfo
- Publication number
- JP6470484B2 JP6470484B2 JP2013074277A JP2013074277A JP6470484B2 JP 6470484 B2 JP6470484 B2 JP 6470484B2 JP 2013074277 A JP2013074277 A JP 2013074277A JP 2013074277 A JP2013074277 A JP 2013074277A JP 6470484 B2 JP6470484 B2 JP 6470484B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- wiring board
- multilayer wiring
- exposure
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 59
- 238000012937 correction Methods 0.000 claims description 114
- 230000009467 reduction Effects 0.000 claims description 97
- 238000013461 design Methods 0.000 claims description 21
- 238000009795 derivation Methods 0.000 claims description 20
- 230000008602 contraction Effects 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 238000006073 displacement reaction Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims 3
- 239000000758 substrate Substances 0.000 description 133
- 239000010410 layer Substances 0.000 description 37
- 238000012545 processing Methods 0.000 description 35
- 230000008569 process Effects 0.000 description 29
- 238000006243 chemical reaction Methods 0.000 description 20
- 230000009466 transformation Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
Description
以下、実施形態に係る露光描画装置について添付図面を用いて詳細に説明する。本実施形態では、本発明を、被露光基板(後述する被露光基板C)に光ビームを露光して回路パターン、ソルダーレジスト層の部品実装用の開口穴を示すソルダーレジストパターン等の描画パターンを描画する露光描画装置に適用した場合を例に挙げて説明する。なお、被露光基板としては、プリント配線基板、フラットパネルディスプレイ用ガラス基板等の平板基板が例示される。また、本実施形態に係る露光描画装置では、露光描画の対象とする被露光基板が矩形状の形状を呈したものとされている。
次に、図12を参照して、本実施形態に係る露光描画装置10の作用を説明する。なお、図12は、操作装置44の入力部を介して実行指示が入力された際に露光描画装置10のシステム制御部40によって実行される露光制御処理プログラムの処理の流れを示すフローチャートである。当該プログラムは、システム制御部40に上記ROMの所定領域に予め記憶されている。
以下、本発明の第2実施形態に係る露光描画装置10について説明する。
12 ステージ
22 露光部
22a 露光ヘッド
34 撮影部
40 システム制御部
40A HDD
62 対象画像
C 被露光基板
M、M1乃至M4 基準マーク
Claims (10)
- 多層配線基板の対象領域の4隅に設けられた複数の基準マークの設計上の位置である第1の位置を示す座標データ、前記第1の位置を基準として定められた前記多層配線基板に描画する、ソルダーレジスト層の部品実装用の開口穴を示すソルダーレジストパターンである描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の位置である第2の位置を示す座標データを取得する取得部と、
前記第1の位置及び前記第2の位置に基づいて前記多層配線基板の歪みの大きさを示す物理量を導出し、かつ前記複数の基準マークの各々毎に、前記第1の位置及び前記第2の位置のずれに対する、前記多層配線基板の歪みに応じて前記描画パターンを補正するための補正量であって、前記第2の位置を示す座標データを、前記多層配線基板の平行移動によるずれ、回転によるずれ、及び伸縮によるずれの少なくとも1つに基づいて変換して、前記多層配線基板を描画用のステージに配置する際の配置位置のずれによる基準マークの各々の位置ずれを打ち消した座標データに基づく補正量を導出する導出部と、
前記導出部で導出された補正量の各々から、前記物理量が大きくなるほど多い量を低減する低減部であって、前記開口穴が、部品と接合するための導体パッドの内部に納まるよう低減する低減部と、
前記第2の位置を基準として前記多層配線基板に前記描画パターンを描画する場合、前記低減部で低減された補正量に基づいて前記描画パターンを示す座標データを補正する補正部と、
を備えた描画装置。 - 前記導出部は、前記物理量として、前記複数の基準マークの各々毎の前記第1の位置及び前記第2の位置のずれ量の最大値、前記ずれ量の各々の平均値、及び前記ずれ量の各々の積算値の少なくとも1つを導出する
請求項1記載の描画装置。 - 前記導出部は、前記物理量として、前記第1の位置に基づいて得られる前記複数の基準マークの相互間の距離と、対応する前記第2の位置に基づいて得られる前記複数の基準マークの相互間の距離との差分の最大値、前記差分の各々の平均値、及び前記差分の各々の積算値の少なくとも1つを導出する
請求項1記載の描画装置。 - 前記低減部は、前記導出部で導出された補正量の各々に、前記物理量が大きくなるほど小さい1未満の正の値を乗算すること、前記物理量が大きくなるほど大きい1を超える値で除算すること、及び前記物理量が大きくなるほど大きくかつ当該補正量より小さい正の値を減算することの少なくとも1つを行うことにより、前記導出部で導出された補正量の各々から、前記物理量が大きくなるほど多い量を低減する
請求項1乃至3の何れか1項記載の描画装置。 - 前記物理量及び前記補正量の低減率が各々対応付けられた低減情報の入力を受け付ける受付部を更に備え、
前記低減部は、前記受付部で受け付けられた低減情報において前記導出部で導出された前記物理量に対応付けられた低減率を用いて、前記導出部で導出された補正量を低減する
請求項1乃至4の何れか1項記載の描画装置。 - 請求項1乃至5の何れか1項記載の描画装置と、
前記描画装置の前記補正部で補正された座標データに基づいて前記多層配線基板に前記描画パターンを露光して描画する露光部と、
を備えた露光描画装置。 - 前記多層配線基板に複数の層の描画パターンを積層させて描画する場合に、前記取得部、前記導出部、前記低減部、前記補正部、及び前記露光部を制御し、前記複数の層の各々毎に、前記取得部による取得、前記導出部による導出、前記低減部による低減、前記補正部による補正、及び前記露光部による露光の各々を行う制御部を更に備えた
請求項6記載の露光描画装置。 - 前記多層配線基板の歪みの大きさとして許容される上限である前記物理量の最大許容量を示す許容量情報を記憶する記憶部を更に備え、
前記制御部は、前記導出部で導出された前記物理量が前記許容量情報によって示される最大許容量より大きい場合、前記多層配線基板に対する前記露光部による露光を禁止する
請求項7記載の露光描画装置。 - コンピュータを、
多層配線基板の対象領域の4隅に設けられた複数の基準マークの設計上の位置である第1の位置を示す座標データ、前記第1の位置を基準として定められた前記多層配線基板に描画する、ソルダーレジスト層の部品実装用の開口穴を示すソルダーレジストパターンである描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の位置である第2の位置を示す座標データを取得する取得部と、
前記第1の位置及び前記第2の位置に基づいて前記多層配線基板の歪みの大きさを示す物理量を導出し、かつ前記複数の基準マークの各々毎に、前記第1の位置及び前記第2の位置のずれに対する、前記多層配線基板の歪みに応じて前記描画パターンを補正するための補正量であって、前記第2の位置を示す座標データを、前記多層配線基板の平行移動によるずれ、回転によるずれ、及び伸縮によるずれの少なくとも1つに基づいて変換して、前記多層配線基板を描画用のステージに配置する際の配置位置のずれによる基準マークの各々の位置ずれを打ち消した座標データに基づく補正量を導出する導出部と、
前記導出部で導出された補正量の各々から、前記物理量が大きくなるほど多い量を低減する低減部であって、前記開口穴が、部品と接合するための導体パッドの内部に納まるよう低減する低減部と、
前記第2の位置を基準として前記多層配線基板に前記描画パターンを描画する場合、前記低減部で低減された補正量に基づいて前記描画パターンを示す座標データを補正する補正部と、
として機能させるためのプログラム。 - 多層配線基板の対象領域の4隅に設けられた複数の基準マークの設計上の位置である第1の位置を示す座標データ、前記第1の位置を基準として定められた前記多層配線基板に描画する、ソルダーレジスト層の部品実装用の開口穴を示すソルダーレジストパターンである描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の位置である第2の位置を示す座標データを取得する取得ステップと、
前記第1の位置及び前記第2の位置に基づいて前記多層配線基板の歪みの大きさを示す物理量を導出し、かつ前記複数の基準マークの各々毎に、前記第1の位置及び前記第2の位置のずれに対する、前記多層配線基板の歪みに応じて前記描画パターンを補正するための補正量であって、前記第2の位置を示す座標データを、前記多層配線基板の平行移動によるずれ、回転によるずれ、及び伸縮によるずれの少なくとも1つに基づいて変換して、前記多層配線基板を描画用のステージに配置する際の配置位置のずれによる基準マークの各々の位置ずれを打ち消した座標データに基づく補正量を導出する導出ステップと、
前記導出ステップで導出された補正量の各々から、前記物理量が大きくなるほど多い量を低減する低減ステップであって、前記開口穴が、部品と接合するための導体パッドの内部に納まるよう低減する低減ステップと、
前記第2の位置を基準として前記多層配線基板に前記描画パターンを描画する場合、前記低減ステップで低減された補正量に基づいて前記描画パターンを示す座標データを補正する補正ステップと、
を備えた描画方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013074277A JP6470484B2 (ja) | 2013-03-29 | 2013-03-29 | 描画装置、露光描画装置、プログラム及び描画方法 |
CN201380074439.2A CN105143985B (zh) | 2013-03-29 | 2013-11-25 | 描绘装置、曝光描绘装置以及描绘方法 |
PCT/JP2013/081671 WO2014155830A1 (ja) | 2013-03-29 | 2013-11-25 | 描画装置、露光描画装置、プログラムを記録した記録媒体及び描画方法 |
KR1020157023787A KR102138066B1 (ko) | 2013-03-29 | 2013-11-25 | 묘화 장치, 노광 묘화 장치, 프로그램을 기록한 기록 매체 및 묘화 방법 |
TW102144516A TWI606313B (zh) | 2013-03-29 | 2013-12-05 | 描繪裝置、曝光描繪裝置、記錄程式的記錄媒體及描繪方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013074277A JP6470484B2 (ja) | 2013-03-29 | 2013-03-29 | 描画装置、露光描画装置、プログラム及び描画方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017116690A Division JP6326170B2 (ja) | 2017-06-14 | 2017-06-14 | 描画装置、露光描画装置、プログラム及び描画方法 |
JP2018128066A Division JP6637120B2 (ja) | 2018-07-05 | 2018-07-05 | 描画装置、露光描画装置、プログラム及び描画方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014199298A JP2014199298A (ja) | 2014-10-23 |
JP6470484B2 true JP6470484B2 (ja) | 2019-02-13 |
Family
ID=51622865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013074277A Active JP6470484B2 (ja) | 2013-03-29 | 2013-03-29 | 描画装置、露光描画装置、プログラム及び描画方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6470484B2 (ja) |
KR (1) | KR102138066B1 (ja) |
CN (1) | CN105143985B (ja) |
TW (1) | TWI606313B (ja) |
WO (1) | WO2014155830A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106601634B (zh) * | 2016-08-25 | 2021-04-02 | 合肥祖安投资合伙企业(有限合伙) | 芯片封装工艺以及芯片封装结构 |
CN109981930B (zh) * | 2017-12-27 | 2021-04-16 | 财团法人工业技术研究院 | 数字直接成像方法与系统、影像产生方法与电子装置 |
TWI648604B (zh) | 2017-12-27 | 2019-01-21 | 財團法人工業技術研究院 | 數位直接成像方法與系統、影像產生方法與電子裝置 |
JP6977098B2 (ja) * | 2020-04-07 | 2021-12-08 | キヤノン株式会社 | 露光装置、パターン形成装置及び露光方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7033903B2 (en) * | 2004-02-18 | 2006-04-25 | United Microelectronics Corp. | Method and apparatus for forming patterned photoresist layer |
US7420676B2 (en) * | 2004-07-28 | 2008-09-02 | Asml Netherlands B.V. | Alignment method, method of measuring front to backside alignment error, method of detecting non-orthogonality, method of calibration, and lithographic apparatus |
TW200704146A (en) * | 2005-02-21 | 2007-01-16 | Fuji Photo Film Co Ltd | Plotting method, plotting device, plotting system and correction method |
JP5134767B2 (ja) * | 2005-04-19 | 2013-01-30 | 株式会社オーク製作所 | 描画データ補正機能を有する描画装置 |
CN101573665A (zh) * | 2006-10-27 | 2009-11-04 | 伊利诺伊大学评议会 | 用于通过油墨光刻生成图案的器件和方法 |
NL1036742A1 (nl) * | 2008-04-18 | 2009-10-20 | Asml Netherlands Bv | Stage system calibration method, stage system and lithographic apparatus comprising such stage system. |
JP5449702B2 (ja) * | 2008-05-30 | 2014-03-19 | 株式会社オーク製作所 | 描画データを補正可能な露光装置 |
JP2011039264A (ja) * | 2009-08-11 | 2011-02-24 | Sony Chemical & Information Device Corp | 積層基板の製造方法 |
US8271919B2 (en) * | 2009-10-30 | 2012-09-18 | Ibiden Co., Ltd. | Method for correcting image rendering data, method for rendering image, method for manufacturing wiring board, and image rendering system |
JP5441633B2 (ja) * | 2009-11-16 | 2014-03-12 | 富士フイルム株式会社 | マーク認識装置 |
-
2013
- 2013-03-29 JP JP2013074277A patent/JP6470484B2/ja active Active
- 2013-11-25 WO PCT/JP2013/081671 patent/WO2014155830A1/ja active Application Filing
- 2013-11-25 CN CN201380074439.2A patent/CN105143985B/zh active Active
- 2013-11-25 KR KR1020157023787A patent/KR102138066B1/ko active IP Right Grant
- 2013-12-05 TW TW102144516A patent/TWI606313B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN105143985B (zh) | 2017-04-26 |
TWI606313B (zh) | 2017-11-21 |
KR102138066B1 (ko) | 2020-07-27 |
WO2014155830A1 (ja) | 2014-10-02 |
TW201437770A (zh) | 2014-10-01 |
CN105143985A (zh) | 2015-12-09 |
KR20150138180A (ko) | 2015-12-09 |
JP2014199298A (ja) | 2014-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10563977B2 (en) | Three-dimensional measuring device | |
US8271919B2 (en) | Method for correcting image rendering data, method for rendering image, method for manufacturing wiring board, and image rendering system | |
JP2008078464A (ja) | 印刷配線板の製造方法および穴明け装置 | |
JP2010162559A (ja) | レーザ加工方法および加工装置並びに被加工物 | |
JP6470484B2 (ja) | 描画装置、露光描画装置、プログラム及び描画方法 | |
JP2008270649A (ja) | 表面実装機、及び、そのカメラ位置補正方法 | |
US9423242B2 (en) | Board-warping measuring apparatus and board-warping measuring method thereof | |
US20130075135A1 (en) | Printed circuit board and manufacturing method thereof | |
JP6085433B2 (ja) | 描画装置、露光描画装置、プログラム及び描画方法 | |
JP6326170B2 (ja) | 描画装置、露光描画装置、プログラム及び描画方法 | |
JP5975785B2 (ja) | 描画装置、露光描画装置、プログラム及び描画方法 | |
JP6637120B2 (ja) | 描画装置、露光描画装置、プログラム及び描画方法 | |
JP6234694B2 (ja) | 描画装置、露光描画装置、プログラム及び描画方法 | |
JP6595870B2 (ja) | 補正情報生成装置、描画装置、補正情報生成方法および描画方法 | |
JP5336301B2 (ja) | パターン描画方法、パターン描画装置および描画データ生成方法 | |
JP2009253224A (ja) | 部品実装方法 | |
JP5339884B2 (ja) | 撮像装置の焦点調整方法および焦点調整装置 | |
JP2003022954A (ja) | 重ね合わせ誤差測定装置 | |
JP2006259204A (ja) | パターン描画装置、パターン検査装置、基板、パターン描画方法およびパターン検査方法 | |
JP2007079220A (ja) | 直接描画装置 | |
JP2007232464A (ja) | 寸法測定方法およびこれの実施に用いる寸法計測装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170614 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170627 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6470484 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |